JPH0347741B2 - - Google Patents

Info

Publication number
JPH0347741B2
JPH0347741B2 JP56213979A JP21397981A JPH0347741B2 JP H0347741 B2 JPH0347741 B2 JP H0347741B2 JP 56213979 A JP56213979 A JP 56213979A JP 21397981 A JP21397981 A JP 21397981A JP H0347741 B2 JPH0347741 B2 JP H0347741B2
Authority
JP
Japan
Prior art keywords
substrate
film
nitride film
silicon nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56213979A
Other languages
English (en)
Other versions
JPS58114441A (ja
Inventor
Junji Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56213979A priority Critical patent/JPS58114441A/ja
Publication of JPS58114441A publication Critical patent/JPS58114441A/ja
Publication of JPH0347741B2 publication Critical patent/JPH0347741B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は半導体装置の製造方法に係り、素子間
分離層の形成方法に関する。
(2) 技術の背景 半導体の集積回路がLSIから超LSIと集積度も
集積密度も大きくなるにつれ、集積されるデハイ
スの寸法はますます微細化される方向にある。特
に半導体素子の絶縁分離に於いては所謂選択化法
があり、これは高集積、配線の容易さ、セルフア
ラインが使用できる等の特徴を有している。
(3) 従来技術と問題点 従来の選択酸化法を簡単に説明し、その問題点
を挙げることにする。
第１図は従来の問題点を示した半導体装置の断
面図である。
シリコン（Si）基板１上に成長温度700〜800℃
で厚さ1000Åのシリコンナイトライド（Si3N4）
膜２を成長し、パターンニングした後、600℃以
上の温度で該Si3N4膜２をマスクとして選択酸化
を行なうと、二酸化シリコン（SiO2）絶縁分離
層３が形成されると共に、Si3N4膜直下のSi基板
表面に転位密度1015cm-2、転位の深さ2μｍの転位
４が発生する。これは、熱が加えられる工程を通
る際、Si基板１表面に107dyn／cm2程度の圧縮応力
が働くことが要因になつている。
(4) 発明の目的 本発明の目的はSi基板表面に加えられる応力を
軽減し、従来よりも転位の発生の少ない半導体装
置の製造方法を提供するにある。
(5) 発明の構成 本発明は素子を形成すべきSi基板表面上に第１
のSi3N4膜を形成し、且つ前記Si基板裏面に前記
第１のSi3N4膜より厚い第２のSi3N4を形成した
後、前記第１のSi3N4膜をマスクとして前基Si基
板表面を酸化したものである。
(6) 発明の実施例 本発明を本発明の一実施例を用いて説明するこ
とにする。第２図は本発明の一実施例を説明する
半導体装置の断面図である。
Si基板１の裏面全面に成長温度1000℃で膜厚
2000ÅのSi3N4膜５を形成し、続いてSi基板１表
面に成長温度1000℃で膜厚1000ÅのSi3N4膜２を
形成する。次に素子を形成すべき領域のみを残し
て該Si3N4膜２をパターニングする。しかる後、
900〜1000℃の湿潤雰囲気中でSi3N4膜２をマス
クとして選択酸化を行なうと、SiO2絶縁分離層
３が形成される。このとき、Si3N4膜２が設けら
れたことによつて生じるSi基板１表面での圧縮応
力は、裏面に設けられたSi3N4膜５から生じる基
板１表面での引張応力に打ち消されるが、Si3N4
膜２及び５の膜厚と形成領域の大きさの違いによ
り、基板１表面にはむしろ引張応力がかかる（第
２図）。しかしこの応力は従来の107dyn／cm2から
106dyn／cm2以下に抑えることができた。
本実施例によれば、Si基板１表面にかかる応力
を106dyn／cm2以下にでき且つ転位密度を50-2以
下、転位の深さを5000Å以下に低減することがで
きた。
尚、本実施例では、基板１表面にかかる応力を
引張応力の状態にしているが、これは圧縮応力に
比べて引張応力の方が転位が入りにくいからであ
る。
(7) 発明の効果 本発明によれば、Si基板裏面にSi3N4膜を設け
ることにより、従来よりも該Si基板表面に加えら
れる応力を軽減でき、且つ転位の発生を低減でき
るという効果がある。
【図面の簡単な説明】
第１図は従来の方法で行なつた時に発生したSi
基板表面の転位を示した半導体装置の断面図、第
２図は本発明の一実施例を説明する半導体装置の
断面図である。 １……Si基板、２，５……Si3N4膜、３……
SiO2絶縁分離層、４……転位。

Claims (1)

    【特許請求の範囲】
  1. １ 素子を形成すべきシリコン基板表面上に直接
    第１のシリコンナイトライド膜を形成し、且つ前
    記シリコン基板裏面に前記第１のシリコンナイト
    ライド膜より厚い第２のシリコンナイトライド膜
    を形成した後、前記第１のシリコンナイトライド
    膜をマスクとして前記シリコン基板表面を、前記
    第２のシリコンナイトライド膜の形成温度より低
    い温度で酸化することを特徴とする半導体装置の
    製造方法。
JP56213979A 1981-12-26 1981-12-26 半導体装置の製造方法 Granted JPS58114441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56213979A JPS58114441A (ja) 1981-12-26 1981-12-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56213979A JPS58114441A (ja) 1981-12-26 1981-12-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58114441A JPS58114441A (ja) 1983-07-07
JPH0347741B2 true JPH0347741B2 (ja) 1991-07-22

Family

ID=16648230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56213979A Granted JPS58114441A (ja) 1981-12-26 1981-12-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58114441A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131462A (en) * 1976-04-28 1977-11-04 Mitsubishi Electric Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS58114441A (ja) 1983-07-07

Similar Documents

Publication Publication Date Title
JP3033412B2 (ja) 半導体装置の製造方法
US3745072A (en) Semiconductor device fabrication
US5696020A (en) Method for fabricating semiconductor device isolation region using a trench mask
JPH0347741B2 (ja)
JPH02246267A (ja) 半導体装置の製造方法
JPH0666257B2 (ja) 半導体膜の製造方法
JPS6359538B2 (ja)
JPS618944A (ja) 半導体装置およびその製造方法
JPS5885520A (ja) 半導体装置の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPH0258248A (ja) 半導体装置の製造方法
KR0139890B1 (ko) 반도체 소자의 필드 산화막 제조방법
JPS63170922A (ja) 配線方法
JPS61219148A (ja) 半導体装置の製造方法
JPS6034065A (ja) Ｍｏｓ型半導体装置の製造方法
JPS6027120A (ja) 選択的エピタキシヤル成長方法
JPS5596652A (en) Method of fabricating semiconductor device
JPH01173738A (ja) 半導体装置の製造方法
JPS6079711A (ja) 半導体装置の製造方法
JPS6136380B2 (ja)
JPH04219923A (ja) 半導体基板の製造方法
JPS6027144A (ja) 半導体装置の製造方法
JPS6165447A (ja) 半導体装置の製造方法
JPS589584B2 (ja) ハンドウタイソウチ
JPH0221137B2 (ja)