JPH0347968A - 成膜処理装置及び方法 - Google Patents

成膜処理装置及び方法

Info

Publication number
JPH0347968A
JPH0347968A JP18210189A JP18210189A JPH0347968A JP H0347968 A JPH0347968 A JP H0347968A JP 18210189 A JP18210189 A JP 18210189A JP 18210189 A JP18210189 A JP 18210189A JP H0347968 A JPH0347968 A JP H0347968A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
substrate
film
gas
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18210189A
Other languages
English (en)
Other versions
JP2728176B2 (ja
Inventor
Kimihiro Matsuse
公裕 松瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TERU BARIAN KK
Tokyo Electron Ltd
Tel Varian Ltd
Original Assignee
TERU BARIAN KK
Tokyo Electron Ltd
Tel Varian Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TERU BARIAN KK, Tokyo Electron Ltd, Tel Varian Ltd filed Critical TERU BARIAN KK
Priority to JP1182101A priority Critical patent/JP2728176B2/ja
Publication of JPH0347968A publication Critical patent/JPH0347968A/ja
Application granted granted Critical
Publication of JP2728176B2 publication Critical patent/JP2728176B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体ウェハ等の被処理基板に膜を形成する
ための成膜処理装置に関する。
[従来の技術] デバイスの高密度化、高速化の中で配線構造の多層化及
び低抵抗化が重要度を増し、ゲート配線しとて金属又は
金属シリサイドを用いる技術が開発されている。このよ
うな金属膜を形成する手法としてメタルCVDがある。
すなわち、メタルCVD装置においては、処理室用のサ
セプタに保護された半導体ウェハを高温に加熱し、処理
室内に反応ガスとしてWFG(六フッ化タングステン)
や5IH4(シラン)を供給すると共に真空排気する。
これにより例えばSi、Aρ等の基板21に酸化822
を形成した半導体ウェハ20表面においては、第4図に
示すように5i02等、反応ガスに対し非選択性の酸化
膜22との間の孔部分に選択的にW(タングステン)膜
40が形成される。
ところで、このようなメタルCVD装置においては、C
VD処理に先立って処理室内の自然酸化膜をエツチング
により除去するセルフクリーニングが行われる。このた
めメタルCVD装置ではサセプタとして5iC(炭化ケ
イ素)、金属等の電極材料を用い、このサセプタに高周
波電圧を印加してまずエツチング用ガスにより自然酸化
膜を除去した後、次いで前述のCVD反応が行なわれる
[発明が解決しようとする課題] しかしながら、このようなエツチングのためにサセプタ
に必要とされる電極材料(SiC1金属等)は、また金
属膜形成用の反応ガス(WFc等)に対し非選択性材料
ではないため、第4図に示すように成膜反応時にサセプ
タ30のウェハ20が設置される部分以外の周辺部にタ
ングステン等が付着する。このようなサセプタ30への
デポ41は、はがれやすくパーティクル発生の原因とな
りやすい。特に、成膜工程の前工程として自然酸化膜を
除去するエツチングを行う装置においては、エツチング
時これらがパーティクルとしてウェハ汚染の大きな原因
となる。
[発明の目的] 本発明は上記従来の成膜処理装置における問題点を解決
し、パーティクルの発生を最小限に押え、極めてクリー
ンな状態で成膜を行うことのできる成膜処理装置を提供
することを目的とする。
[課題を解決するための手段] このような目的を達成する本発明の成膜処理装置は、処
理室内に配置した被処理基板に所定の反応ガスを供給し
て膜を形成する装置において、前記被処理基板の設置台
は前記被処理基板の設置部又、設置台3周囲の処理室1
上壁には複数本の排気管7が接続されており、これら排
気管7は排気のコンダクタンスが高くならないように一
つの排気管に集合され排気口に接続されている。
また、処理室1内の下部には、反応ガス例えばWF、(
六フッ化タングステン)とキャリアガスであるAr(ア
ルゴン)との混合気体、5iH4(シラン)とArとの
混合気体及びN2ガス又はN2ガスを処理室内1に供給
するためのガス導入機構8.9が設けられており、更に
これら反応ガスのガス流を制御するためのガス流制御板
10が設置台3と対向して設けられている。ガス流制御
板10は駆動機構11によって上下に移動可能で、最適
な位置に調整することで半導体ウェハ2の被処理面に、
より均一に反応ガスが接するようにその流れを制御する
。又、設置台3は図示しない高周波電源に接続されてお
り、エツチングの際の平板電極を兼ねている。尚、処理
室1、ガス流制御板10等はすべてグランドレベルにな
っている。
このように電極を兼ねる設置台3はSiC(炭分を除い
て前記反応ガスに対し非選択性の材料で被覆されている
ものである。
[実施例] 以下、本発明の成膜処理装置をメタルCVD装置に適用
した一実施例につき図面に基き説明する。
第1図に示すCVD装置の処理室1は、例えばAfi(
アルミニウム)から成る円筒状の反応室で、内部を気密
に保持するとともに図示しない冷却機構により壁面は冷
却可能に構成されている。
また、上記処理室1内の上部には、被処理基板である半
導体ウェハ2を被処理面が下向きになるように設置する
設置台3が設けられている。
この設置台3には、半導体ウェハ2の外周縁部を係止し
て設置台3に固定するための支持体5が設けられており
、支持体5は例えばエアシリンダ等の昇降機構4によっ
て駆動される。
更に、設置台3の上方には、設置台に設置された半導体
ウェハを所定の温度例えば200〜400℃に加熱する
ためのIRランプ6が設けられている。
4− 化ケイ素)、金属などの電極を構成する材料から成り、
更に、第2図(a)、(b)に示すように半導体ウェハ
2が設置される部分を除く外周部分3aは反応ガスに対
し非選択性の材料3aによって被覆されている。
このような材料は、反応ガスによってデポを生じない材
料であり、反応ガスとして前述のWF、、SiH4を用
いた場合、例えば石英(Sin2)が好適である。
被覆3aは設置台3を半導体ウェハ2よりわずかに大き
い、同形のマスク材でマスクした上で成膜することによ
り形成することができる。
被覆しない部分の大きさ、すなわちマスク材の大きさは
、設置台3の中央に半導体ウェハ2を設置する際の位置
合わせの精度を考慮し、被覆3aとウェハ2との間隙d
が例えば3〜5mm程度となるようにする。間隙dが大
きすぎると、この部分に反応ガスによるデポが生じ好ま
しくない。又、間隙dが狭すぎると、半導体ウェハ2を
設置する際、高精度な位置合わせが必要となり、実用的
でない。
以」二のような構成において、本実施例のメタルCVD
装置の動作を説明する。
まず、CVD工程に先立ってセルフクリーニングを行う
。すなわち、設置台3に所定の周波数の高周波電源の電
圧を印加し、ガス導入機構8.9より例えばNF3(三
フッ化窒素)のようなエツチングガスをAr(アルゴン
)、He(ヘリウム)、N2(窒素) 、N2 (水素
)等のキャリアガスと共に供給し、所定の減圧下、例え
ば0.05〜0.3Torr下常温〜500℃でエツチ
ングすることにより処理室内の自然酸化膜を除去する。
次いで高周波電源をOFFにすると共にエツチングガス
の供給を停止し、処理室内のエツチングガスを排気し次
のCVD工程に入る。
次に図示しない搬送系において処理すべき半導体ウェハ
2を取り出し、公知の光学手段等によりオリフラ合わせ
及びセンタ合わせを行う。このように位置決めされた半
導体ウェハ2をロボッ1〜アーム等の搬送手段で、設置
台3に設置すると共に、のデボを防止することができる
従って、前工程であるエツチング工程で自然酸化膜をエ
ツチングする際にも、デボ材のエツチングによるパーテ
ィクルの発生が防止でき、処理室1内での半導体ウェハ
へのパーティクル付着を極力少なくすることができる。
尚、本実施例はメタルCVD装置について述べたが、本
発明はメタルCVD装置のみならず、チン化シリコン(
SiN4)膜、酸化膜等を形成する各種成膜処理装置に
適用できるのはいうまでもない。
[発明の効果] 以上の説明からも明らかなように、本発明の成膜処理装
置によれば、被処理体の設置される設置台の非設置部分
を反応ガスに対し非選択性の材料で保護しているのでそ
の部分への膜形成物質のデボ、それによるパーティクル
の発生を防止することでき、極めてクリーン度の高い処
理を行うことができる。
特に本発明の成膜処理装置はエツチング等の異昇降機構
4の駆動により支持体5を上昇させて半導体ウェハ2を
設置台3に固定する。
ここで、半導体ウェハ2は予めオリフラ合わせ及びセン
タ合わせがされているので設置台3の被覆3aがない中
央部に設置される。
このように半導体ウェハ2を固定した後、設置台3上の
半導体ウェハ2をIRクランプにより予め加熱し、半導
体ウェハ2をCVD反応に適当な温度例えば200〜4
00°Cに設定する。しかる後にガス流制御板10の高
さを所定位置に調整し、ガス導入機構8.9より所定の
反応ガスを導入すると共に排気管8より所定の真空排気
を行う。
これにより例えば第3図に示すように半導体ウェハ2の
シリコン2a上に形成されたオキサイド2bとオキサイ
ド2bの間にある配線間接続穴に選択的にタングステン
膜2cを形成することができる。
この場合、設置台3の半導体ウェハ2が設置されていな
い面3aは石英等の反応ガスに対する非選択材料で被覆
されているので、この部分3aへ一 種工程を統合したプロセス用の装置として最適である。
【図面の簡単な説明】
第1図は本発明の成膜処理装置の一実施例を示す全体構
成図、第2図(a)、(b)はそれぞれ同装置の要部を
示す平面図及び断面図、第3図は被処理基板における成
膜の状態を示す断面図、第4図は従来の成膜処理装置に
おける成膜の状態を示す図である。 1・・・・・・・処理室 2・・・・・・・被処理基板 3・・・・・・・設置台 3a・・・・・被覆

Claims (1)

    【特許請求の範囲】
  1. 処理室内に配置した被処理基板に所定の反応ガスを供給
    して膜を形成する装置において、前記被処理基板の設置
    台は前記被処理基板の設置部分を除いて前記反応ガスに
    対し非選択性の材料で被覆されていることを特徴とする
    成膜処理装置。
JP1182101A 1989-07-14 1989-07-14 成膜処理装置及び方法 Expired - Fee Related JP2728176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1182101A JP2728176B2 (ja) 1989-07-14 1989-07-14 成膜処理装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1182101A JP2728176B2 (ja) 1989-07-14 1989-07-14 成膜処理装置及び方法

Publications (2)

Publication Number Publication Date
JPH0347968A true JPH0347968A (ja) 1991-02-28
JP2728176B2 JP2728176B2 (ja) 1998-03-18

Family

ID=16112362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1182101A Expired - Fee Related JP2728176B2 (ja) 1989-07-14 1989-07-14 成膜処理装置及び方法

Country Status (1)

Country Link
JP (1) JP2728176B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322429A (ja) * 1989-06-19 1991-01-30 Matsushita Electron Corp 化学的気相成長装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322429A (ja) * 1989-06-19 1991-01-30 Matsushita Electron Corp 化学的気相成長装置

Also Published As

Publication number Publication date
JP2728176B2 (ja) 1998-03-18

Similar Documents

Publication Publication Date Title
KR100375343B1 (ko) 성막처리장치및성막처리방법
CN101916715B (zh) 用于前段工艺制造的原地干洗腔
CN101379214B (zh) 外延沉积工艺及装置
JP3217798B2 (ja) 化学蒸着プロセスのための多目的プロセス室
JP3590416B2 (ja) 薄膜形成方法および薄膜形成装置
JPH06342760A (ja) 差圧cvdチャック
US20030119328A1 (en) Plasma processing apparatus, and cleaning method therefor
US6797068B1 (en) Film forming unit
JP3258885B2 (ja) 成膜処理装置
EP1475823B1 (en) Heat treatment device and heat treatment method
JP2004263209A (ja) 真空処理装置
JP2603909B2 (ja) Cvd装置、マルチチャンバ方式cvd装置及びその基板処理方法
JP3253002B2 (ja) 処理装置
JP3024940B2 (ja) 基板処理方法及びcvd処理方法
JP3131860B2 (ja) 成膜処理装置
JP3131855B2 (ja) 成膜処理方法及びその装置
JPH06168914A (ja) エッチング処理方法
KR20030074418A (ko) 기판 처리 방법 및 장치
JPH0347968A (ja) 成膜処理装置及び方法
JP2003158081A (ja) 基板処理装置
US6283273B1 (en) Substrate processing apparatus
JPH0582450A (ja) 半導体装置製造用気相反応装置
JP3576828B2 (ja) エッチング方法及び基板処理装置
JP2963145B2 (ja) Cvd膜の形成方法及び形成装置
JPH01298169A (ja) 膜形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees