JPH0348174A - ピーク検波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、放電特性が良好なピーク検波回路に関するも
ので、特に家庭用ＶＴＲのＤＯＣ（ドロップアウト補償
）回路に用いて好適なピーク検波回路に関する。

（ロ）従来の技術 ＶＴＲのＤＯＣ回路において、該ＤＯＣ回路が長時間（
例えば２０Ｈ以上）働くと、画面がむしろ見苦しくなる
為、ノイズバー期間などでＤＯＣ回路が長時間、動作す
るのを制限しているものが提案されている。第２図は、
その様なりＯＣ回路に用いるドロップアウト検出回路を
示すもので、入力端子（１）に第３図（イ）の如き再生
ＦＭ信号が印加されると、エンベロープ検波回路（２）
の出力には第３図（ロ）の信号が得られる。第３図（ロ
）の信号は、フンパレータ（３）の負入力端子（−）に
印加されるとともに、ピーク検波回路〈４）に印加され
、ピーク検波が行なわれる。前記ピーク検波回路（４）
のピーク検波出力が、第３図（ハ）の如くなると、フン
パレータ（３）の出力端には第３図（ニ）の信号が得ら
れ、該信号がドロップアウト検出パルスとなる。ここで
、前記ピーク検波回路（４〉の放電電流を小さく設定す
れば、第３図（ハ〉の信号の傾きは、点線の如くなりド
ロップアウト検出パルスとしては、第３図（＊）の如き
ものが得られる。

従って、第２図の回路に依れば、ピーク検波回路（４）
の放電電流を変えることでＤＯＣ回路の動作時間を設定
することが出来る。

（ハ）発明が解決しようとする課題 さて、第２図のピーク検波回路（４）は、第４図の如き
構成のものが考えられる。第４図において、入力端子〈
５）に被検波信号が印加されると、該信号に応じてコン
デンサ（６）の充電が行なわれ、充電電圧が出力トラン
ジスタ（７）を介して出力端子（８）に導出される。前
記コンデンサ（６）の放電電流は、出力トランジスタ（
７）のベースに流れるので、前記出力トランジスタ（７
）のベース電流によって、時定数を変えることが出来る
。従って、第４図の回路を用いれば、ドロップアウト検
出パルスのパルス幅を可変出来る。

ところで、一般にトランジスタのｈｆｅ　（電流増幅率
）は、製造工程などに起因してバラツキを持つが、特に
ＩＣ化した場合などはそれが顕著であり、倍以上変動す
る場合がある。第４図において、出力トランジスタ（７
）のｈｆｅが変動すると、それに応じてベース電流の値
が変動してしまい、放電時間が変動してしまうという問
題がある。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、ピーク検波
電流が供給されるコンデンサと、該コンデンサの放電電
流がベースに供給される第１トランジスタと、定電流源
からの定電流がベースに供給される第２トランジスタと
、入力が前記第２トランジスタのコレクタに接続され、
出力が前記第１トランジスタのエミッタに接続された電
流ミラー回路と、から成り、前記第１トランジスタのエ
ミッタよりピーク検波出力を得るようにしたことを特徴
とする。

（ホ）作用 本発明に依れば、コンデンサの放電Ｘ流がベースに供給
される第１トランジスタに流れる電流を該第１トランジ
スタの電流増幅率の変動に応じて変化させているので、
前記第１トランジスタのベース電流を常に一定にするこ
とが出来る。その為、ピーク検波電流が供給されるコン
デンサの放電電流を一定にすることが出来る。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（９）は
入力端子（１０〉からの被検波信号が印加される検波用
トランジスタ、（１１）は検波用のコンデンサ、（１２
）は前記コンデンサ（１１）の放電電流がベースに印加
跡れる第１トランジスタ、（１３）は検波信号が得られ
る出力端子、（１４）は電流ミラー回路で構成される定
電流源、（１５）は前記定電流源（１４）からの電流が
ベースに供給される第２トランジスタ、（１６）は入力
が前記第２トランジスタ（１５）のコレクタに接続され
、入力側と出力側の電流比が１０：１に設定される第１
電流ミラー回路、及び（■）は入力が前記第１電流ミラ
ー回路（１６）の出力に接続されると共に、出力が前記
第１トランジスタ（１２）のエミッタに接続され、入力
側と出力側の電流比が１０：１に設定される第２電流ミ
ラー回路である。

次に動作を説明する。定電流源（１４）のトランジスタ
（１８）に流れる電流を１００１．に設定したとすると
、該電流１００Ｉａと等しい電流がトランジスタ（１９
）に流れ第２トランジスタ（１５）のベースに供給され
る。すると、前記第２トランジスタ〈１５）のコレクタ
電流は１００ｈｆｅＩ　ｍｌなり、該コレクタ電流は第
１電流ミラー回路（坏）で反転されて１０ｈｆｅＩ、と
なり第２電流ミラー回路（１７）の入力に供給される。

ここでも、前記１０ｈｆｅＩａの電流は、反転されてｈ
ｆｅＩｍとなり該電流ｈｆｅｌ５が出力に流れる。この
時の、第１トランジスタ（１２）のベース電流は、第１
トランジスタ（１２）のエミッタ電流（ｈｆｅ　Ｉ　ｓ
）を第１トランジスタ（１２）のｈｆｅで割った値であ
るから１．となる。

従って、第１トランジスタ（１２）のベース電流は、ト
ランジスタのｈｆｅの影響を受けなくなり、定電流源（
１４）の電流値に応じて定めることが出来る、これは、
第１トランジスタ（１２）のｈｆｅの変動率と等しい変
動率を有する第２トランジスタの出力電流を前記第１ト
ランジスタ（１２）のエミッタ電流とすることで、第１
トランジスタ（１２）のｈｆｅが変動しても、そのエミ
ッタ電流が同じ方向に変化しベース電流を一定値にする
ことが可能となる。

一般にＩＣ化に際して、同一のチップ内に形成されるト
ランジスタは、ｈｆｅの変動率がほぼ等しくなる。その
為、第１図の回路はＩＣ化に特に好適である。

次に第１図の回路をＤＯＣ回路に適用する場合について
説明する。ＤＯＣ回路では最長の動作時間が２０Ｈ（Ｈ
は１水平周期）程度に設定されているので、時間に直し
て約１　、２７　ｍ５ｅｃである。

第１図において、ＩＣ化を考慮して出力端子（１３）の
最大電圧を２〔Ｖ〕、コンデンサ（１１）の容量をｓ　
ＯＰ（Ｆ　）とすると放電電流工はＩ　＝　ＣＶ／Ｔ＝
　５０Ｘ１０−目ｘ２／１．２７Ｘ１０−”　：　８０
ｎＡとなる。これを、第１図の回路で実現するには定′
ＷＬ流源（１４）に流れる電流を８μ［Ａ）に設定すれ
ば良い。

（ト）発明の効果 以上、述べた如く本発明に依れは、充電されたコンデン
サの放電電流としてトランジスタのベース電流を利用す
るのに際し、該ベース電流の値を前記トランジスタのｈ
ｆｅの変動に拘わらず、一定にすることが出来る。その
為、本発明のピーク検波回路をＶＴＲ（７）ＤＯＣ回路
に用いれば、該り。

Ｃ回路をＩＣ化しても最適なりＯＣの動作時間を設定す
ることが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図はＤ
ＯＣ回路を示す回路図、第３図（イ）乃至（ネ）は第２
図の説明に供する為の波形図、及び第４図は第２図のＤ
ＯＣ回路のピーク検波回路の具体例を示す回路図である
。 （１２〉・・・第１トランジスタ、　（１４）一定電流
源、（１５〉・・・第２トランジスタ、　（１６）・・
・第１電流ミラー回路、　（１７）・・・第２電流ミラ
ー回路。

Claims (2)

【特許請求の範囲】
1. （１）ピーク検波電流が供給されるコンデンサと、 該コンデンサの放電電流がベースに供給される第１トラ
   ンジスタと、 定電流源からの定電流がベースに供給される第２トラン
   ジスタと、 入力が前記第２トランジスタのコレクタに接続され、出
   力が前記第１トランジスタのエミッタに接続された電流
   ミラー回路と、 から成り、前記第１トランジスタのエミッタよりピーク
   検波出力を得るようにしたことを特徴とするピーク検波
   回路。
2. （２）前記コンデンサ及び前記第１及び第２トランジス
   タを同一の集積回路に内蔵することを特徴とする請求項
   第１項記載のピーク検波回路。