JPH0348436A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH0348436A JPH0348436A JP2101281A JP10128190A JPH0348436A JP H0348436 A JPH0348436 A JP H0348436A JP 2101281 A JP2101281 A JP 2101281A JP 10128190 A JP10128190 A JP 10128190A JP H0348436 A JPH0348436 A JP H0348436A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- electrode
- flexible film
- high frequency
- frequency semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明｛上 優れた高周波特性を与える半導体実装に係
も 従来の技術 ３ＧＨｚ以上の高周波トランジスタ特にＧａＡｓＦＥＴ
チップ１００は第５図に示すようなアルミナセラミック
１０ｌをペース素材としたパッケージに封止されも１０
３はボンディングワイヤ、１０３Ａ． １０３Ｂ， １
０３ＣはＡｕメッキ層見 それぞれドレンリード１０４
．ソースリードｌ０５，ゲートリード１０６が接続され
てい４ １０７はセラミックのふたであん このよう
なパッケージとしてＧａＡｓＦＥＴを組立てる時の組立
フローチャートの一例を第６図に示机 ま哄 所定の厚
さに研鳳整形したＧａＡｓウエハーの裏面に ダイスボ
ンド用ろう材（半田）接着のためｌ，＝ Ａｕなどの
メタライズを行う。次に これをチップ毎に切断し ブ
レークすム 次＋．：， １個１個のチップをＡｕ／
Ｓｎ半田などのろう材を用いてＡｕメッキ層１０３Ｂに
ダイスボンドすム この後でボレデイングワイヤ１０２
Ｓ， １０２Ｄ，１０２Ｇでワイヤボンドすも このと
き、ソースインダクタンスをできる限り小さくすること
爪 高周波特怯 特に雑音指数（Ｆ），利得（ Ｇａ）
を良くするために大切であん このたべ ソースのボン
デイングワイヤ１ ０２Ｓの長さをできる限り短くした
り、本数を増やしたり（第５図では４本）していも ワ
イヤボンディングの眞 キャップ（ふたｌ０７）を接着
すも 発明が解決しようとする課題 ところ玄 近亀 マイクロ波半導体パッケージのコスト
ダウン要望力ｔ 半導体チップのコストダウンだけでは
吸収しきれない程大きく、組立 実装コストの低減が切
望されていも そして、マイクロ波パッケージの中には
組立 実装コストが全優格の半分程度を占めるものか
あも しかし従来のセラミックパッケージを使用する限
りはコストダウンに限界がありｔ４ また さらに一
層の高性能化に対する要望も大きく、チップだけの改善
では限界があり、実装面からの改善が必要であも たと
えば前述ソースワイヤの長さを短くするために セラミ
ックパッケージの電極上にバンプを形成し チップ上の
パッドを対向させて接着するいわゆるフリップボンド方
式バ パワ一ＦＥＴで周知であん しかし この方法Ｃ
上 性能は向上するがセラミックパッケージを使用し
ており、高価なセラミック本体上にバンプを形或すると
いうプロセスが必要となり、いぜんとして高価であり、
低コスト化という方向とは相反すん 本発明ｇ１ か
かる不都合に鑑みてなされたもので、極めてすぐれた高
周波特性を低コストで実現するパッケージを得ることを
目的とすも 課題を解決するための手段 本発明の高周波半導体装置１よ フレキシブルフィルム
の片面上に金属電極パターンを設《ナ、前記電極パター
ンの一部に複数のバンプを形成し 高周波半導体素子の
複数の電極パッドと前記バンプを対向させて接着したも
のであり、そのとき複数のバンプの間のフレキシブルフ
ィルム上に凹みを設け、あるいはまた望ましくはフレキ
シブルフィルム上に設けられた凹みの表面の一部を、電
極パッドと接続される金属電極パターンでおおったもの
であム また 本発明（上 入出力間にシールド板が存
在するリードフレームの片面の一部にバンプを形＃ｔ，
ｔＡ たとえｌ．ｃ ３ＧＨｚ以上で使用する高周
波半導体素子の複数の電極パッドと前記バンプを対向さ
せて接着するとともにリードフレームと素子間に空隙を
設εナ、しかる抵 前記半導体装置を封止し しかる檄
前記フレームの一部を切断してリードを形成するもの
であも 作用 本発明によれ（Ｌ 高周波半導体チップを通常とは逆の
裏向きにして金属パターン上に接着するいわゆるフリッ
プボンド方式を、フィルムキャリア上で行うことができ
も そして、金属突起（バンプ）を用いるた△ 従来の
ワイヤボンディングエ程が省略できるばかりでなく、高
周波特性に悪い影響を与える素子のソースインダクタン
スを小さく抑えることができも また フイルムキャリ
アを使うとともに ここにバンプを形或するたべセラミ
ックパッケージに比べ大幅に低コスト化が達成できも
また セラミックパッケージに比べ浮遊容量を小さく抑
えることができ、高性能化に極めて有利であも また
本発明によれ（Ｌ 高周波トランジスタで特に問題とな
る入 出力間の分離において、凹みによる空気分離を行
うことにより、アイソレーション性能を大きく向上させ
ることが可能となん さらにまた 本発明はフィルムキ
ャリアリード又はリードフレームにバンプを形成し し
かるのち封止してリードとする方法を用いることにより
、低コストのパッケージを得ることが可能となん 実施例 本発明の実施例を、図面により説明すも 第ｌ図に示す
フレキシブルフィルム３０（ポリイミド・フィルム）の
主面側に 第ｌ図（ａ）に示すように金属パターンより
なる電極リード３２を形或し 次に 転写バンプ等の手
法により、電極リード３２上の必要な部分に金バンプ３
４を形成すも 例えば本実施例で（上 高周波半導体素
子として３ＧＨｚ以上の信号を処理するＧａＡｓＦＥＴ
３１のチップのボンディングパッドに合わせて、 リー
ド３２上にバンプ３４が形成されていも 転写バンプに
よるバンプの形成方法はま哄 ガラス板（図示せず）上
にバンプを形成Ｌ このバンプを金属リード３２上に接
合し バンプをガラス基板からはくリさせて転写するこ
とによって行えばよ鶏 但し バンプの形或は必ずしも
転写バンプ法でなくても良く、 リード３２に他の方法
でバンプ３４を形戊しても良Ｌ〜 半導体チップである
ＦＥＴ３１はパターンリード３２のバレプ３４ＦＥＴ３
１の電極パッドを認識して位置決めをし 一括ボンディ
ングすモ３５はバレブの間のフレキシブルフィルム３０
に形成した空隙部（凹部）であも な耘第１図（ａ）で
はセラミックのふた３６は省略していもまた第１図のリ
ード３２においてＳはソースリード、Ｂはドイレンすな
わち出力リーに Ｇはゲートすなわち入力リードであん
本発明Ｑ バンプ３４付近の拡大斜視図を第２図に示
す。この金属パターン３２の上に形或する金バンプ３４
の高さ及び径（上本実施例では５０〜１００μｍ，５０
μ鵬φとしｔ４ バンプの高さはある程度以上に高く
ないとＧａＡｓチップ３１と金属リードの間の寄生容量
が大きくなってしまい特性が劣化すも 本実施例で１友
高価な高周波半導体素子側にバンプを形或する必要が
なく、かつ高価権 高誘電率のアルミナセラミックを用
いる通常のセラミックパッケージに比べ 低価格低誘電
率のポリイミドフィルムを用いるたべ 大幅な低コスト
化 低浮遊容量化が達成できん ところで、高周波特性
において、入出力のアイソレーション（−１″＋２１）
が大きくとれることパ 良い性能を引き出すために重要
であん この−１″＋２１上 ほぼ入出力の結合容量に
よって決まも 本発明のように 入出力電極ポリイミド
フィルム上に構成した場念 第５図における従来例と異
なり、人出力間にシールド用のアースパターンがないた
べ アイソレーションが悪くなるという問題が生じも
実際のＦＥＴ３１のチップ上で｛上 ソース，ドレイン
の間隔は約３μｍと極めて近接しており、ここのアイソ
レーションを良好にすることは高周波チップにとって極
めて重要であも そこで本実施例で｛友 フレキシブル
フィルムの入出力電極の間に深さ２００μＩＱ〜３００
μｍ程度の凹み（空隙）３５を設け、人出力間に樹脂等
の誘電率の大きいものを存在させ哄 空気層で入出力を
分離するようにして、アイソレーションを高めるように
してあも またその凹み３５の表面にソースリード電極
パターン３２（Ｓ）をはわせることにより、シールド効
果をもたせ、一層アイソレーションが高められる構或に
してあ：ｌ， ＧａＡｓＦＥＴの一種であるＨＥＭＴ
半導体チップを実装した例ではこのようにすることによ
り、下表に示すようにＫｕ帯でアイソレーシタンが５ｄ
Ｂ程改善できｔラ この結果＆上 この種ＧＨｚ状上
に使用される高周波半導体素子にとって極めて大きい効
果をもたらも また雑音指数ＮＦも０．１ｄＢ程改善で
きｔラ（測定周波数／２ＧＨｚ） フレキシブルフィルム３０上に接着されたチップ３１
Ｊ＆ セラミックのふた３６で封止し九 このような
封止方法で｛上 耐湿性に対し不完全である爪チップを
ＳｉＮで完全にパシベーションしておけば問題な〜１
本発明（上 外形上１上 従来のセラミックパッケージ
とあまり変わらないた奴 回路への実装は ほぼ同様に
可能であも 第３図は 本発明の他の実施例の方法によ
り、ビームリードタイプの半導体装置を与えるものであ
も 第４図（よ バンプ付近の拡大図を示す。リードフ
レームよりなるリード６２に前述のごとく転写バンプ法
等でバンプを形或すも 各リードは図示しない部分で一
体につながって支持されていも 第３図でｉ；Ｌ Ｆ
ＥＴ３１で入出力阻 あるい（上 ゲートドレイン間の
シールド効果をもたせるために ソースリード６２（Ｓ
）をくぼませて空隙３５を形成し 第３，４図に示すよ
うにバンプ３４を形成し接続した バンプ６３の高さが
５０μ船以上高ければ ソースリード６２（Ｓ）は必ず
し転 くぼませる必要はな（１ その抵 第４図では
セラミックケース（ふた）６０を、 リードをはさむよ
うにして接着しｔラ この後、 リードの接続部（図
示せず）すなわちリードフレームに一部を切断し リー
ドを１個ずつ独立したものとすることにより、ビームリ
ードタイプの半導体装置ができ上も セラミックケース
６０で封止する代りに樹脂をモールドしてもよいし フ
レキシブルフィルム樹脂でおおってもよ鶏 このような
ビームリードタイプの半導体装置（．ｔ．小型 低コス
トで有用であり、従来のセラミックパッケージに比べ半
分程度のコストが可能となん 発明の効果 本発明により３ＧＨｚ以上の高周波トランジスタにおい
て、極めて優れた高周波特性と、低コスト化が同時に実
現でき高周波半導体装置の製造に格別となん 特に衛生
放送東 衛星通信におけるＳＨＦコンバー夕のコストダ
ウン化に有利であり、本発明は高性能な高周波半導体装
置の提供にすぐれた工業的価値を発揮するものであも
も 従来の技術 ３ＧＨｚ以上の高周波トランジスタ特にＧａＡｓＦＥＴ
チップ１００は第５図に示すようなアルミナセラミック
１０ｌをペース素材としたパッケージに封止されも１０
３はボンディングワイヤ、１０３Ａ． １０３Ｂ， １
０３ＣはＡｕメッキ層見 それぞれドレンリード１０４
．ソースリードｌ０５，ゲートリード１０６が接続され
てい４ １０７はセラミックのふたであん このよう
なパッケージとしてＧａＡｓＦＥＴを組立てる時の組立
フローチャートの一例を第６図に示机 ま哄 所定の厚
さに研鳳整形したＧａＡｓウエハーの裏面に ダイスボ
ンド用ろう材（半田）接着のためｌ，＝ Ａｕなどの
メタライズを行う。次に これをチップ毎に切断し ブ
レークすム 次＋．：， １個１個のチップをＡｕ／
Ｓｎ半田などのろう材を用いてＡｕメッキ層１０３Ｂに
ダイスボンドすム この後でボレデイングワイヤ１０２
Ｓ， １０２Ｄ，１０２Ｇでワイヤボンドすも このと
き、ソースインダクタンスをできる限り小さくすること
爪 高周波特怯 特に雑音指数（Ｆ），利得（ Ｇａ）
を良くするために大切であん このたべ ソースのボン
デイングワイヤ１ ０２Ｓの長さをできる限り短くした
り、本数を増やしたり（第５図では４本）していも ワ
イヤボンディングの眞 キャップ（ふたｌ０７）を接着
すも 発明が解決しようとする課題 ところ玄 近亀 マイクロ波半導体パッケージのコスト
ダウン要望力ｔ 半導体チップのコストダウンだけでは
吸収しきれない程大きく、組立 実装コストの低減が切
望されていも そして、マイクロ波パッケージの中には
組立 実装コストが全優格の半分程度を占めるものか
あも しかし従来のセラミックパッケージを使用する限
りはコストダウンに限界がありｔ４ また さらに一
層の高性能化に対する要望も大きく、チップだけの改善
では限界があり、実装面からの改善が必要であも たと
えば前述ソースワイヤの長さを短くするために セラミ
ックパッケージの電極上にバンプを形成し チップ上の
パッドを対向させて接着するいわゆるフリップボンド方
式バ パワ一ＦＥＴで周知であん しかし この方法Ｃ
上 性能は向上するがセラミックパッケージを使用し
ており、高価なセラミック本体上にバンプを形或すると
いうプロセスが必要となり、いぜんとして高価であり、
低コスト化という方向とは相反すん 本発明ｇ１ か
かる不都合に鑑みてなされたもので、極めてすぐれた高
周波特性を低コストで実現するパッケージを得ることを
目的とすも 課題を解決するための手段 本発明の高周波半導体装置１よ フレキシブルフィルム
の片面上に金属電極パターンを設《ナ、前記電極パター
ンの一部に複数のバンプを形成し 高周波半導体素子の
複数の電極パッドと前記バンプを対向させて接着したも
のであり、そのとき複数のバンプの間のフレキシブルフ
ィルム上に凹みを設け、あるいはまた望ましくはフレキ
シブルフィルム上に設けられた凹みの表面の一部を、電
極パッドと接続される金属電極パターンでおおったもの
であム また 本発明（上 入出力間にシールド板が存
在するリードフレームの片面の一部にバンプを形＃ｔ，
ｔＡ たとえｌ．ｃ ３ＧＨｚ以上で使用する高周
波半導体素子の複数の電極パッドと前記バンプを対向さ
せて接着するとともにリードフレームと素子間に空隙を
設εナ、しかる抵 前記半導体装置を封止し しかる檄
前記フレームの一部を切断してリードを形成するもの
であも 作用 本発明によれ（Ｌ 高周波半導体チップを通常とは逆の
裏向きにして金属パターン上に接着するいわゆるフリッ
プボンド方式を、フィルムキャリア上で行うことができ
も そして、金属突起（バンプ）を用いるた△ 従来の
ワイヤボンディングエ程が省略できるばかりでなく、高
周波特性に悪い影響を与える素子のソースインダクタン
スを小さく抑えることができも また フイルムキャリ
アを使うとともに ここにバンプを形或するたべセラミ
ックパッケージに比べ大幅に低コスト化が達成できも
また セラミックパッケージに比べ浮遊容量を小さく抑
えることができ、高性能化に極めて有利であも また
本発明によれ（Ｌ 高周波トランジスタで特に問題とな
る入 出力間の分離において、凹みによる空気分離を行
うことにより、アイソレーション性能を大きく向上させ
ることが可能となん さらにまた 本発明はフィルムキ
ャリアリード又はリードフレームにバンプを形成し し
かるのち封止してリードとする方法を用いることにより
、低コストのパッケージを得ることが可能となん 実施例 本発明の実施例を、図面により説明すも 第ｌ図に示す
フレキシブルフィルム３０（ポリイミド・フィルム）の
主面側に 第ｌ図（ａ）に示すように金属パターンより
なる電極リード３２を形或し 次に 転写バンプ等の手
法により、電極リード３２上の必要な部分に金バンプ３
４を形成すも 例えば本実施例で（上 高周波半導体素
子として３ＧＨｚ以上の信号を処理するＧａＡｓＦＥＴ
３１のチップのボンディングパッドに合わせて、 リー
ド３２上にバンプ３４が形成されていも 転写バンプに
よるバンプの形成方法はま哄 ガラス板（図示せず）上
にバンプを形成Ｌ このバンプを金属リード３２上に接
合し バンプをガラス基板からはくリさせて転写するこ
とによって行えばよ鶏 但し バンプの形或は必ずしも
転写バンプ法でなくても良く、 リード３２に他の方法
でバンプ３４を形戊しても良Ｌ〜 半導体チップである
ＦＥＴ３１はパターンリード３２のバレプ３４ＦＥＴ３
１の電極パッドを認識して位置決めをし 一括ボンディ
ングすモ３５はバレブの間のフレキシブルフィルム３０
に形成した空隙部（凹部）であも な耘第１図（ａ）で
はセラミックのふた３６は省略していもまた第１図のリ
ード３２においてＳはソースリード、Ｂはドイレンすな
わち出力リーに Ｇはゲートすなわち入力リードであん
本発明Ｑ バンプ３４付近の拡大斜視図を第２図に示
す。この金属パターン３２の上に形或する金バンプ３４
の高さ及び径（上本実施例では５０〜１００μｍ，５０
μ鵬φとしｔ４ バンプの高さはある程度以上に高く
ないとＧａＡｓチップ３１と金属リードの間の寄生容量
が大きくなってしまい特性が劣化すも 本実施例で１友
高価な高周波半導体素子側にバンプを形或する必要が
なく、かつ高価権 高誘電率のアルミナセラミックを用
いる通常のセラミックパッケージに比べ 低価格低誘電
率のポリイミドフィルムを用いるたべ 大幅な低コスト
化 低浮遊容量化が達成できん ところで、高周波特性
において、入出力のアイソレーション（−１″＋２１）
が大きくとれることパ 良い性能を引き出すために重要
であん この−１″＋２１上 ほぼ入出力の結合容量に
よって決まも 本発明のように 入出力電極ポリイミド
フィルム上に構成した場念 第５図における従来例と異
なり、人出力間にシールド用のアースパターンがないた
べ アイソレーションが悪くなるという問題が生じも
実際のＦＥＴ３１のチップ上で｛上 ソース，ドレイン
の間隔は約３μｍと極めて近接しており、ここのアイソ
レーションを良好にすることは高周波チップにとって極
めて重要であも そこで本実施例で｛友 フレキシブル
フィルムの入出力電極の間に深さ２００μＩＱ〜３００
μｍ程度の凹み（空隙）３５を設け、人出力間に樹脂等
の誘電率の大きいものを存在させ哄 空気層で入出力を
分離するようにして、アイソレーションを高めるように
してあも またその凹み３５の表面にソースリード電極
パターン３２（Ｓ）をはわせることにより、シールド効
果をもたせ、一層アイソレーションが高められる構或に
してあ：ｌ， ＧａＡｓＦＥＴの一種であるＨＥＭＴ
半導体チップを実装した例ではこのようにすることによ
り、下表に示すようにＫｕ帯でアイソレーシタンが５ｄ
Ｂ程改善できｔラ この結果＆上 この種ＧＨｚ状上
に使用される高周波半導体素子にとって極めて大きい効
果をもたらも また雑音指数ＮＦも０．１ｄＢ程改善で
きｔラ（測定周波数／２ＧＨｚ） フレキシブルフィルム３０上に接着されたチップ３１
Ｊ＆ セラミックのふた３６で封止し九 このような
封止方法で｛上 耐湿性に対し不完全である爪チップを
ＳｉＮで完全にパシベーションしておけば問題な〜１
本発明（上 外形上１上 従来のセラミックパッケージ
とあまり変わらないた奴 回路への実装は ほぼ同様に
可能であも 第３図は 本発明の他の実施例の方法によ
り、ビームリードタイプの半導体装置を与えるものであ
も 第４図（よ バンプ付近の拡大図を示す。リードフ
レームよりなるリード６２に前述のごとく転写バンプ法
等でバンプを形或すも 各リードは図示しない部分で一
体につながって支持されていも 第３図でｉ；Ｌ Ｆ
ＥＴ３１で入出力阻 あるい（上 ゲートドレイン間の
シールド効果をもたせるために ソースリード６２（Ｓ
）をくぼませて空隙３５を形成し 第３，４図に示すよ
うにバンプ３４を形成し接続した バンプ６３の高さが
５０μ船以上高ければ ソースリード６２（Ｓ）は必ず
し転 くぼませる必要はな（１ その抵 第４図では
セラミックケース（ふた）６０を、 リードをはさむよ
うにして接着しｔラ この後、 リードの接続部（図
示せず）すなわちリードフレームに一部を切断し リー
ドを１個ずつ独立したものとすることにより、ビームリ
ードタイプの半導体装置ができ上も セラミックケース
６０で封止する代りに樹脂をモールドしてもよいし フ
レキシブルフィルム樹脂でおおってもよ鶏 このような
ビームリードタイプの半導体装置（．ｔ．小型 低コス
トで有用であり、従来のセラミックパッケージに比べ半
分程度のコストが可能となん 発明の効果 本発明により３ＧＨｚ以上の高周波トランジスタにおい
て、極めて優れた高周波特性と、低コスト化が同時に実
現でき高周波半導体装置の製造に格別となん 特に衛生
放送東 衛星通信におけるＳＨＦコンバー夕のコストダ
ウン化に有利であり、本発明は高性能な高周波半導体装
置の提供にすぐれた工業的価値を発揮するものであも
第１図（ａ）は本発明の一実施例の半導体装置の要部平
面は 第１図（ｂ）は同図（ａ）のＡ−Ａ’線断面は第
２図は第１図の装置のバンプ付近の拡大斜視は第３図（
ａ）は本発明の他の実施例の半導体装置の平面は 第３
図（ｂ）は同（ａ）のｃ−ｃ’線断面は 第４図は第３
図の実施例のバンプ付近の拡大斜視は 第５図（ａ）．
（ｂ）は従来の半導体装置の平面図 断面は第６図は
従来パッケージの組立工程図であも３ｌ・・・・ＧａＡ
ｓＦＥＴチッス ３２・・・・リード、 ３４・・・・
バンズ ３５・・・・空隙（凹部）、３６・・・・セラ
ミックのフ？，．５０・・・・樹Ｂ８． ６２−−−
−フレームリード、６０・・・・セラミックケ一人
面は 第１図（ｂ）は同図（ａ）のＡ−Ａ’線断面は第
２図は第１図の装置のバンプ付近の拡大斜視は第３図（
ａ）は本発明の他の実施例の半導体装置の平面は 第３
図（ｂ）は同（ａ）のｃ−ｃ’線断面は 第４図は第３
図の実施例のバンプ付近の拡大斜視は 第５図（ａ）．
（ｂ）は従来の半導体装置の平面図 断面は第６図は
従来パッケージの組立工程図であも３ｌ・・・・ＧａＡ
ｓＦＥＴチッス ３２・・・・リード、 ３４・・・・
バンズ ３５・・・・空隙（凹部）、３６・・・・セラ
ミックのフ？，．５０・・・・樹Ｂ８． ６２−−−
−フレームリード、６０・・・・セラミックケ一人
Claims (4)
- （１）フレキシブルフィルムの片面上に金属電極パター
ンを設け、前記電極パターンの一部に複数のバンプを形
成し、前記複数のバンプの間のフレキシブルフィルム上
に凹みを設け、高周波半導体素子の複数の電極パッドと
前記バンプを対向させて接着したことを特徴とする高周
波半導体装置。 - （２）フレキシブルフィルム上に設けられた凹みの表面
の一部を、電極パッドと接続される金属電極パターンで
おおい、前記パターンを入出力間に設置してシールド電
極としてなることを特徴とする特許請求の範囲第１項記
載の高周波半導体装置。 - （３）半導体素子をセラミック容器で覆って前記素子を
中空封止してなることを特徴とする特許請求の範囲第１
項記載の高周波半導体装置。 - （４）入出力間にシールド板が存在するリードフレーム
片面の一部にバンプを形成し、高周波半導体素子の複数
の電極パッドと前記リードフレームのバンプを対向させ
て接着するとともに前記リードフレームと素子間に空隙
を設け、前記半導体素子を封止し、前記フレームの一部
を切断してリードを形成することを特徴とする高周波半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101281A JP2574510B2 (ja) | 1989-04-17 | 1990-04-17 | 高周波半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711489 | 1989-04-17 | ||
| JP1-97114 | 1989-04-17 | ||
| JP2101281A JP2574510B2 (ja) | 1989-04-17 | 1990-04-17 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0348436A true JPH0348436A (ja) | 1991-03-01 |
| JP2574510B2 JP2574510B2 (ja) | 1997-01-22 |
Family
ID=26438317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101281A Expired - Lifetime JP2574510B2 (ja) | 1989-04-17 | 1990-04-17 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574510B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529393A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | 半導体装置実装用基板 |
| JPH05283552A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 高周波半導体装置 |
| JP2001185655A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | マイクロ波回路 |
| US6486412B2 (en) | 2000-09-13 | 2002-11-26 | Seiko Epson Corporation | Wiring board, method for producing same, display device, and electronic device |
| US6617521B1 (en) | 1998-12-21 | 2003-09-09 | Seiko Epson Corporation | Circuit board and display device using the same and electronic equipment |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11270969B2 (en) | 2019-06-04 | 2022-03-08 | Jmj Korea Co., Ltd. | Semiconductor package |
| KR102343920B1 (ko) * | 2019-06-04 | 2021-12-29 | 제엠제코(주) | 반도체 패키지 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51103772A (ja) * | 1975-03-10 | 1976-09-13 | Tokyo Shibaura Electric Co | |
| JPS5811246U (ja) * | 1981-07-13 | 1983-01-25 | 三菱電機株式会社 | 半導体装置 |
| JPS63209152A (ja) * | 1987-02-25 | 1988-08-30 | Nec Corp | リ−ドフレ−ム |
-
1990
- 1990-04-17 JP JP2101281A patent/JP2574510B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51103772A (ja) * | 1975-03-10 | 1976-09-13 | Tokyo Shibaura Electric Co | |
| JPS5811246U (ja) * | 1981-07-13 | 1983-01-25 | 三菱電機株式会社 | 半導体装置 |
| JPS63209152A (ja) * | 1987-02-25 | 1988-08-30 | Nec Corp | リ−ドフレ−ム |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529393A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | 半導体装置実装用基板 |
| JPH05283552A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 高周波半導体装置 |
| US6617521B1 (en) | 1998-12-21 | 2003-09-09 | Seiko Epson Corporation | Circuit board and display device using the same and electronic equipment |
| JP2001185655A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | マイクロ波回路 |
| US6486412B2 (en) | 2000-09-13 | 2002-11-26 | Seiko Epson Corporation | Wiring board, method for producing same, display device, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2574510B2 (ja) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7622793B2 (en) | Flip chip shielded RF I/O land grid array package | |
| US6597059B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package | |
| US7268426B2 (en) | High-frequency chip packages | |
| TWI378550B (en) | System in packages (sips) and fabrication methods thereof | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| CN106024643B (zh) | 引线框架上的衬底中介层 | |
| TWI785515B (zh) | 半導體封裝體及包含半導體封裝體之裝置 | |
| EP0393584B1 (en) | High frequency semiconductor device | |
| US11830842B2 (en) | Hybrid device assemblies and method of fabrication | |
| US7045883B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package and method of making same | |
| JPH11150225A (ja) | リードフレームベースの垂直相互接続パッケージ | |
| JPH04229643A (ja) | 高周波パワ−半導体デバイスおよびその製造方法 | |
| US5917241A (en) | High frequency semiconductor device having source, drain, and gate leads | |
| US7064009B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package and method of making same | |
| JPH0348436A (ja) | 高周波半導体装置 | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| US6933603B2 (en) | Multi-substrate layer semiconductor packages and method for making same | |
| US6982483B2 (en) | High impedance radio frequency power plastic package | |
| JPH0563136A (ja) | 混成集積回路装置 | |
| JP7746888B2 (ja) | 半導体装置およびその製造方法 | |
| JP2701348B2 (ja) | 半導体装置 | |
| JP2970626B2 (ja) | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH04137753A (ja) | 高周波半導体装置 | |
| US20020030260A1 (en) | Electronic component and method of manufacture |