JPH0529393A - 半導体装置実装用基板 - Google Patents
半導体装置実装用基板Info
- Publication number
- JPH0529393A JPH0529393A JP3206460A JP20646091A JPH0529393A JP H0529393 A JPH0529393 A JP H0529393A JP 3206460 A JP3206460 A JP 3206460A JP 20646091 A JP20646091 A JP 20646091A JP H0529393 A JPH0529393 A JP H0529393A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- signal transmission
- transmission line
- device mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の高速性を損なうことなく直接実
装することができる半導体装置実装用基板とする。 【構成】 信号伝達線路210 が形成され、当該信号伝達
線路210 と半導体装置100 の電極パッドと間にバンプ電
極300 を介在させて半導体装置100 が直接実装される半
導体装置実装用基板200であって、半導体装置100 の真
下の部分が切り抜かれて開口220が形成されている。
装することができる半導体装置実装用基板とする。 【構成】 信号伝達線路210 が形成され、当該信号伝達
線路210 と半導体装置100 の電極パッドと間にバンプ電
極300 を介在させて半導体装置100 が直接実装される半
導体装置実装用基板200であって、半導体装置100 の真
下の部分が切り抜かれて開口220が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の実装構
造、詳しくは高速で作動する半導体装置が直接実装され
る半導体装置実装用基板に関する。
造、詳しくは高速で作動する半導体装置が直接実装され
る半導体装置実装用基板に関する。
【０００２】
【従来の技術】近年、ＳｉやＧａＡｓ等を材料に用いた
半導体装置の高速化が著しい。これに伴い、これらを使
用するコンピュータや通信機器も高速化されつつある。
しかし、半導体装置の高速化に比例してシステム全体が
高速化されているわけではない。これは、半導体装置単
体では高速化されても、それを収めるパッケージに起因
する遅延や波形の歪みがシステム全体のスピードを遅く
するからである。
半導体装置の高速化が著しい。これに伴い、これらを使
用するコンピュータや通信機器も高速化されつつある。
しかし、半導体装置の高速化に比例してシステム全体が
高速化されているわけではない。これは、半導体装置単
体では高速化されても、それを収めるパッケージに起因
する遅延や波形の歪みがシステム全体のスピードを遅く
するからである。
【０００３】かかる問題を解消するために、半導体装置
をパッケージに収めず、直接基板に実装する方法が多く
提案されている。それらがワイヤボンディング法、フリ
ップチップ法である。
をパッケージに収めず、直接基板に実装する方法が多く
提案されている。それらがワイヤボンディング法、フリ
ップチップ法である。
【０００４】ワイヤボンディング法は、図４及び図５に
示すように、基板600 の信号伝達線路610 と、半導体装
置100 の電極パッド150 とを金やアルミニウム等の細線
ワイヤ700 を用いて接続する方法である。なお、図４に
おける800 は、基板600 を支持する金属基台を示してい
る。
示すように、基板600 の信号伝達線路610 と、半導体装
置100 の電極パッド150 とを金やアルミニウム等の細線
ワイヤ700 を用いて接続する方法である。なお、図４に
おける800 は、基板600 を支持する金属基台を示してい
る。
【０００５】また、フリップチップ法は、図６及び図７
に示すように、基板600 の信号伝達線路610 と、半導体
装置100 の電極パッド (図示省略) とを半田や金等から
なるバンプ電極300 を介して接続する。そして、半導体
装置100 と基板600 との間には、バンプ電極300 を保護
するために、合成樹脂400 が充填される。また、バンプ
電極300 を保護する合成樹脂400 は、図７に示すように
バンプ電極300 の周囲にのみ充填されることもある。
に示すように、基板600 の信号伝達線路610 と、半導体
装置100 の電極パッド (図示省略) とを半田や金等から
なるバンプ電極300 を介して接続する。そして、半導体
装置100 と基板600 との間には、バンプ電極300 を保護
するために、合成樹脂400 が充填される。また、バンプ
電極300 を保護する合成樹脂400 は、図７に示すように
バンプ電極300 の周囲にのみ充填されることもある。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
たワイヤボンディング法やフリップチップ法には以下の
ような問題点がある。すなわち、ワイヤボンディング法
は、パッケージを用いないため、パッケージに起因する
信号の遅延や波形の歪みは生じない。しかし、信号が高
速になればなるほど細線ワイヤ700 のインダクタンスが
無視できないようになり、インピーダンスの不整合が生
じる。このため、半導体装置100 と外部回路との間での
信号の受け渡しができなくなる。
たワイヤボンディング法やフリップチップ法には以下の
ような問題点がある。すなわち、ワイヤボンディング法
は、パッケージを用いないため、パッケージに起因する
信号の遅延や波形の歪みは生じない。しかし、信号が高
速になればなるほど細線ワイヤ700 のインダクタンスが
無視できないようになり、インピーダンスの不整合が生
じる。このため、半導体装置100 と外部回路との間での
信号の受け渡しができなくなる。
【０００７】また、フリップチップ法に用いられるバン
プ電極300 は、直径が数μm から数十μm 程度であるの
で、インダクタンスは無視できインピーダンスの不整合
は生じず、半導体装置100 と外部回路との間での信号の
受け渡しは良好である。しかし、半導体装置100 と基板
600 との間に充填された合成樹脂400 の大きな誘電率
が、半導体装置100 の高速動作に悪影響を及ぼす。
プ電極300 は、直径が数μm から数十μm 程度であるの
で、インダクタンスは無視できインピーダンスの不整合
は生じず、半導体装置100 と外部回路との間での信号の
受け渡しは良好である。しかし、半導体装置100 と基板
600 との間に充填された合成樹脂400 の大きな誘電率
が、半導体装置100 の高速動作に悪影響を及ぼす。
【０００８】たとえ、半導体装置100 と基板600 との間
の全てではなく、図７に示すようにバンプ電極300 の周
囲のみに合成樹脂400 を充填したとしても、バンプ電極
300の高さ（直径）が数μmから数十μm と小さいため、
基板600 の誘電率が半導体装置100 の高速動作に悪影響
を及ぼす。具体的には、半導体装置100 に高速信号が伝
達されると、半導体装置100 内の信号伝達線路は分布定
数回路として振る舞い、その電磁界は合成樹脂400 や基
板600 の影響を受けるため、信号伝達線路のロスが大き
くなり、半導体装置100 の特性が劣化する。また、半導
体装置100 内の能動素子も合成樹脂400 や基板600 の影
響を受けるが、半導体装置100 の設計時にかかる影響を
考慮することは困難である。
の全てではなく、図７に示すようにバンプ電極300 の周
囲のみに合成樹脂400 を充填したとしても、バンプ電極
300の高さ（直径）が数μmから数十μm と小さいため、
基板600 の誘電率が半導体装置100 の高速動作に悪影響
を及ぼす。具体的には、半導体装置100 に高速信号が伝
達されると、半導体装置100 内の信号伝達線路は分布定
数回路として振る舞い、その電磁界は合成樹脂400 や基
板600 の影響を受けるため、信号伝達線路のロスが大き
くなり、半導体装置100 の特性が劣化する。また、半導
体装置100 内の能動素子も合成樹脂400 や基板600 の影
響を受けるが、半導体装置100 の設計時にかかる影響を
考慮することは困難である。
【０００９】本発明は上記事情に鑑みて創案されたもの
で、半導体装置の高速性を損なうことなく直接実装する
ことができる半導体装置実装用基板を提供することを目
的としている。
で、半導体装置の高速性を損なうことなく直接実装する
ことができる半導体装置実装用基板を提供することを目
的としている。
【００１０】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置実装用基板は、信号伝達線路が形成され、当
該信号伝達線路と半導体装置の電極パッドと間にバンプ
電極を介在させて半導体装置が直接実装される半導体装
置実装用基板であって、半導体装置の真下の部分が切り
抜かれている。
半導体装置実装用基板は、信号伝達線路が形成され、当
該信号伝達線路と半導体装置の電極パッドと間にバンプ
電極を介在させて半導体装置が直接実装される半導体装
置実装用基板であって、半導体装置の真下の部分が切り
抜かれている。
【００１１】また、本発明の請求項２に係る半導体装置
実装用基板は、信号伝達線路が形成され、当該信号伝達
線路と半導体装置の電極パッドと間にバンプ電極を介在
させて半導体装置が直接実装される半導体装置実装用基
板であって、半導体装置の真下の部分が凹設されてい
る。
実装用基板は、信号伝達線路が形成され、当該信号伝達
線路と半導体装置の電極パッドと間にバンプ電極を介在
させて半導体装置が直接実装される半導体装置実装用基
板であって、半導体装置の真下の部分が凹設されてい
る。
【００１２】
【実施例】図１は本発明の第１の実施例に係る半導体装
置実装用基板に半導体装置を実装した状態を示す図面で
あって、図２のＡ−Ａ線断面図、図２は第１及び第２の
実施例に係る半導体装置実装用基板に半導体装置を実装
した状態の平面図、図３は第２の実施例に係る半導体装
置実装用基板に半導体装置を実装した状態を示す断面図
である。
置実装用基板に半導体装置を実装した状態を示す図面で
あって、図２のＡ−Ａ線断面図、図２は第１及び第２の
実施例に係る半導体装置実装用基板に半導体装置を実装
した状態の平面図、図３は第２の実施例に係る半導体装
置実装用基板に半導体装置を実装した状態を示す断面図
である。
【００１３】第１の実施例に係る半導体装置実装用基板
200 は、信号伝達線路210 が形成され、当該信号伝達線
路210 と半導体装置100 の電極パッド (図示省略) と間
にバンプ電極300 を介在させて半導体装置100 が直接実
装される半導体装置実装用基板200 である。すなわち、
この半導体装置実装用基板200 には、フリップチップ法
により半導体装置100 が実装されるのである。
200 は、信号伝達線路210 が形成され、当該信号伝達線
路210 と半導体装置100 の電極パッド (図示省略) と間
にバンプ電極300 を介在させて半導体装置100 が直接実
装される半導体装置実装用基板200 である。すなわち、
この半導体装置実装用基板200 には、フリップチップ法
により半導体装置100 が実装されるのである。
【００１４】この半導体装置実装用基板200 に半導体装
置100 が直接実装される部分には、開口220 が切り抜か
れている。この開口220 は実装されるべき半導体装置10
0 より小さく、かつ実装すべき半導体装置100 の内部に
形成されている演算回路や信号伝達線路等が存在する領
域Ｌ（図面では破線で示している）より大きく設定され
ている。また、当該開口220 の周囲には、複数の信号伝
達線路210 が半導体装置100 の電極パッドの配置に従っ
て形成されている。
置100 が直接実装される部分には、開口220 が切り抜か
れている。この開口220 は実装されるべき半導体装置10
0 より小さく、かつ実装すべき半導体装置100 の内部に
形成されている演算回路や信号伝達線路等が存在する領
域Ｌ（図面では破線で示している）より大きく設定され
ている。また、当該開口220 の周囲には、複数の信号伝
達線路210 が半導体装置100 の電極パッドの配置に従っ
て形成されている。
【００１５】半導体装置100 を所定の位置に実装したな
らば、バンプ電極300 をエポキシ系樹脂等の合成樹脂40
0 で封止する。半導体装置100 のエッジ部から半導体装
置100 と半導体装置実装用基板200 との隙間に合成樹脂
400 を流し込むと、毛細管現象により自然とバンプ電極
300 は封止される。この封止の後に加熱して合成樹脂40
0 を硬化させる。
らば、バンプ電極300 をエポキシ系樹脂等の合成樹脂40
0 で封止する。半導体装置100 のエッジ部から半導体装
置100 と半導体装置実装用基板200 との隙間に合成樹脂
400 を流し込むと、毛細管現象により自然とバンプ電極
300 は封止される。この封止の後に加熱して合成樹脂40
0 を硬化させる。
【００１６】また、開口220 は裏面側から金属製或いは
樹脂製のプレート500 によって封止される。これは、半
導体装置100 の耐湿性を向上させることを目的としてい
る。なお、プレート500 は、少なくとも半導体装置実装
用基板200 の厚み分だけ半導体装置100 から離れている
ので、半導体装置100 の作動に悪影響を与えることはな
い。
樹脂製のプレート500 によって封止される。これは、半
導体装置100 の耐湿性を向上させることを目的としてい
る。なお、プレート500 は、少なくとも半導体装置実装
用基板200 の厚み分だけ半導体装置100 から離れている
ので、半導体装置100 の作動に悪影響を与えることはな
い。
【００１７】また、第２の実施例に係る半導体装置実装
用基板200 は、前記開口220 の代わりに凹設により凹部
250 が形成されている。この凹部250 は、前記開口220
と同様に、実装されるべき半導体装置100 より小さく、
かつ実装すべき半導体装置100 の内部に形成されている
演算回路や信号伝達線路等が存在する領域Ｌより大きく
設定されている。凹部250 の周囲に複数の信号伝達線路
210 が半導体装置100の電極パッドの配置に従って形成
されているのは第１の実施例に係る半導体装置実装用基
板200 と同様である。なお、合成樹脂400 によるバンプ
電極300 の封止も第１実施例に係る半導体装置実装用基
板200 と同様である。しかし、この凹部250 が凹設され
た半導体装置実装用基板200 であれば、耐湿性向上のた
めのプレート500 は不必要になる。
用基板200 は、前記開口220 の代わりに凹設により凹部
250 が形成されている。この凹部250 は、前記開口220
と同様に、実装されるべき半導体装置100 より小さく、
かつ実装すべき半導体装置100 の内部に形成されている
演算回路や信号伝達線路等が存在する領域Ｌより大きく
設定されている。凹部250 の周囲に複数の信号伝達線路
210 が半導体装置100の電極パッドの配置に従って形成
されているのは第１の実施例に係る半導体装置実装用基
板200 と同様である。なお、合成樹脂400 によるバンプ
電極300 の封止も第１実施例に係る半導体装置実装用基
板200 と同様である。しかし、この凹部250 が凹設され
た半導体装置実装用基板200 であれば、耐湿性向上のた
めのプレート500 は不必要になる。
【００１８】
【発明の効果】本発明に係る半導体装置実装用基板は、
信号伝達線路が形成され、当該信号伝達線路と半導体装
置の電極パッドと間にバンプ電極を介在させて半導体装
置が直接実装される半導体装置実装用基板において、半
導体装置の真下の部分が切り抜かれているか、凹設され
ているので、半導体装置の高速性が損なわれずに発揮さ
れるため、コンピュータや通信機器等のシステムにその
高速性を反映させることができる。
信号伝達線路が形成され、当該信号伝達線路と半導体装
置の電極パッドと間にバンプ電極を介在させて半導体装
置が直接実装される半導体装置実装用基板において、半
導体装置の真下の部分が切り抜かれているか、凹設され
ているので、半導体装置の高速性が損なわれずに発揮さ
れるため、コンピュータや通信機器等のシステムにその
高速性を反映させることができる。
【図１】本発明の第１の実施例に係る半導体装置実装用
基板に半導体装置を実装した状態を示す図面であって、
図２のＡ−Ａ線断面図である。
基板に半導体装置を実装した状態を示す図面であって、
図２のＡ−Ａ線断面図である。
【図２】第１及び第２の実施例に係る半導体装置実装用
基板に半導体装置を実装した状態の平面図である。
基板に半導体装置を実装した状態の平面図である。
【図３】第２の実施例に係る半導体装置実装用基板に半
導体装置を実装した状態を示す断面図である。
導体装置を実装した状態を示す断面図である。
【図４】ワイヤボンディング法を示す平面図である。
【図５】図４のＢ−Ｂ線断面図である。
【図６】フリップチップ法の一例を示す説明図である。
【図７】フリップチップ法の一例を示す説明図である。
100 半導体装置
200 半導体装置実装用基板
210 信号伝達線路
220 開口
250 凹部
300 バンプ電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 23/14
Claims (2)
- 【請求項１】 信号伝達線路が形成され、当該信号伝達
線路と半導体装置の電極パッドと間にバンプ電極を介在
させて半導体装置が直接実装される半導体装置実装用基
板において、半導体装置の真下の部分が切り抜かれてい
ることを特徴とする半導体装置実装用基板。 - 【請求項２】 信号伝達線路が形成され、当該信号伝達
線路と半導体装置の電極パッドと間にバンプ電極を介在
させて半導体装置が直接実装される半導体装置実装用基
板において、半導体装置の真下の部分が凹設されている
ことを特徴とする半導体装置実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206460A JPH0529393A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206460A JPH0529393A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529393A true JPH0529393A (ja) | 1993-02-05 |
Family
ID=16523748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206460A Pending JPH0529393A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529393A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139130A (ja) * | 1994-11-09 | 1996-05-31 | Hitachi Ltd | 半導体装置 |
| JP2000223530A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | フリップチップ実装体および実装方法 |
| JP2001185655A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | マイクロ波回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213760B2 (ja) * | 1980-10-31 | 1990-04-05 | Dokutoru Yohanesu Haidenhain Gmbh | |
| JPH02116189A (ja) * | 1988-10-26 | 1990-04-27 | Seiko Epson Corp | 基板実装構造 |
| JPH0348436A (ja) * | 1989-04-17 | 1991-03-01 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
-
1991
- 1991-07-22 JP JP3206460A patent/JPH0529393A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213760B2 (ja) * | 1980-10-31 | 1990-04-05 | Dokutoru Yohanesu Haidenhain Gmbh | |
| JPH02116189A (ja) * | 1988-10-26 | 1990-04-27 | Seiko Epson Corp | 基板実装構造 |
| JPH0348436A (ja) * | 1989-04-17 | 1991-03-01 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139130A (ja) * | 1994-11-09 | 1996-05-31 | Hitachi Ltd | 半導体装置 |
| JP2000223530A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | フリップチップ実装体および実装方法 |
| JP2001185655A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | マイクロ波回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002368157A (ja) | モノリシック・マイクロ波集積回路パッケージ | |
| US5576246A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| US5742101A (en) | Semiconductor device | |
| JPH04127446A (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| JPH0238446Y2 (ja) | ||
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| JPH0529393A (ja) | 半導体装置実装用基板 | |
| JP4328723B2 (ja) | 電子パッケージ | |
| JP2574510B2 (ja) | 高周波半導体装置 | |
| JP2861686B2 (ja) | マルチチップモジュール | |
| EP0405330A2 (en) | Flagless leadframe, package and method | |
| JP2682200B2 (ja) | 半導体装置 | |
| JP3724945B2 (ja) | 半導体装置 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPH11238828A (ja) | Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置 | |
| US20250285943A1 (en) | Leadframe | |
| KR100235108B1 (ko) | 반도체 패키지 | |
| JPH06342873A (ja) | 半導体装置の製造方法 | |
| JPH04369233A (ja) | 半導体装置 | |
| JP3436595B2 (ja) | 半導体装置 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JPH04217335A (ja) | 半導体素子とその作製方法 | |
| JPH05299450A (ja) | 半導体装置 | |
| KR100753405B1 (ko) | 리드온칩형 패키지를 갖는 반도체 장치 |