JPH0348546A - クロック供給方法 - Google Patents
クロック供給方法Info
- Publication number
- JPH0348546A JPH0348546A JP1184152A JP18415289A JPH0348546A JP H0348546 A JPH0348546 A JP H0348546A JP 1184152 A JP1184152 A JP 1184152A JP 18415289 A JP18415289 A JP 18415289A JP H0348546 A JPH0348546 A JP H0348546A
- Authority
- JP
- Japan
- Prior art keywords
- cmi
- frequency divider
- clock
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
ＣＭＩ復号器へのクロック供給方法に関し、通信装置と
して２ＮＦの周波数のクロックを出力する発振器を有す
る場合、ＬＳＩ化が容易な、ＣＭＩ復号器へのクロック
供給方法の提供を目的とし、 ２ＮＦの周波数のクロックを出力する２ＮＦ発振器より
の出力クロックで、ＣＭＩ復号器へ入力するＣＭＩ符号
をサンプリングして立ち下がりを検出し、パルスを発す
る立下り点検出器よりの出力パルスを、 該２ＮＦ発振器の出力をＮ分周するＮ分周器のリセット
信号として入力し、 該Ｎ分周器の出力を該ＣＭｔ復号器のクロックとする構
戒とする。
して２ＮＦの周波数のクロックを出力する発振器を有す
る場合、ＬＳＩ化が容易な、ＣＭＩ復号器へのクロック
供給方法の提供を目的とし、 ２ＮＦの周波数のクロックを出力する２ＮＦ発振器より
の出力クロックで、ＣＭＩ復号器へ入力するＣＭＩ符号
をサンプリングして立ち下がりを検出し、パルスを発す
る立下り点検出器よりの出力パルスを、 該２ＮＦ発振器の出力をＮ分周するＮ分周器のリセット
信号として入力し、 該Ｎ分周器の出力を該ＣＭｔ復号器のクロックとする構
戒とする。
本発明は、ＣＭＩ符号を復号するＣＭＩ復号器へのクロ
ック供給方法に関する。
ック供給方法に関する。
ＣＭ！符号とは、周波数Ｆの原データ「０」に対しては
周波数２ＦのｒＯ，ＩＪの２ビットを割当て、周波数Ｆ
の原データ「１Ｊに対しては周波数２Ｆのｒｌ，ＩＪと
ｒＯ，ｏＪとを交互に割り当てることにより０連続，■
連続を防ぐ符号である。
周波数２ＦのｒＯ，ＩＪの２ビットを割当て、周波数Ｆ
の原データ「１Ｊに対しては周波数２Ｆのｒｌ，ＩＪと
ｒＯ，ｏＪとを交互に割り当てることにより０連続，■
連続を防ぐ符号である。
第５図は従来例のＣＭＩ復号器へのクロック供給方法を
示す図で、（Ａ）は構成図，（Ｂ）はＣＭｌ復号器のタ
イムチャートである。
示す図で、（Ａ）は構成図，（Ｂ）はＣＭｌ復号器のタ
イムチャートである。
第５図では、ＣＭＩ復号器１に入力するＣＭＩ符号より
、バンドバスフィルタ５にて周波数２Ｆのクロックを抽
出し、アナログ増幅器６にて増幅して周波数２Ｆのクロ
ツクとして、ＣＭＩ復号器１に供給している。
、バンドバスフィルタ５にて周波数２Ｆのクロックを抽
出し、アナログ増幅器６にて増幅して周波数２Ｆのクロ
ツクとして、ＣＭＩ復号器１に供給している。
ＣＭＩ復号器ｌでは、入力するＣＭＩ符号をフリップフ
ロップ（以下ＦＦと称す）７に入力し、上記周波数２Ｆ
のクロックを用い、第５図（Ｂ）の（ａ）に示す如きＣ
ＭＩ符号に整形し、ＥＸ一ＮＯＲ （排他的否定論理和
回路）９に入力すると共に、ＣＭＩ符号の１周期の時間
Ｔの１／２遅延させる遅延回路８に入力し、遅延させて
（ｂ）に示す如き波形のデータとしＥＸ−ＮＯＲ９に入
力させる。
ロップ（以下ＦＦと称す）７に入力し、上記周波数２Ｆ
のクロックを用い、第５図（Ｂ）の（ａ）に示す如きＣ
ＭＩ符号に整形し、ＥＸ一ＮＯＲ （排他的否定論理和
回路）９に入力すると共に、ＣＭＩ符号の１周期の時間
Ｔの１／２遅延させる遅延回路８に入力し、遅延させて
（ｂ）に示す如き波形のデータとしＥＸ−ＮＯＲ９に入
力させる。
ＥＸ−ＮＯＲ９では、ＣＭＩ符号のデータと、Ｔの１／
２遅延したＣＭＩ符号のデータとを比較し、同符号の存
在する原データ１の部分では（Ｃ）に示す如くｌの符号
を出力し、ＦＦＩＯに入力する。
２遅延したＣＭＩ符号のデータとを比較し、同符号の存
在する原データ１の部分では（Ｃ）に示す如くｌの符号
を出力し、ＦＦＩＯに入力する。
ＦＦＩＯでは、（ｄ）に示す如き、ＣＭＩ符号のデータ
より抽出したクロツクにて、入力した（ｃ）に示す信号
をたたき、（ｅ）に示す如き復号された原データを出力
する。
より抽出したクロツクにて、入力した（ｃ）に示す信号
をたたき、（ｅ）に示す如き復号された原データを出力
する。
しかしながら、上記従来のクロック供給方法では、イン
ダクタンス，キャバシタンス等を有するバンドバスフィ
ルタ５．キャバシタンス等を有するアナログ増幅器６が
必要でＬＳＩ化するのが困難な問題点がある。
ダクタンス，キャバシタンス等を有するバンドバスフィ
ルタ５．キャバシタンス等を有するアナログ増幅器６が
必要でＬＳＩ化するのが困難な問題点がある。
本発明は、通信装置として２ＮＦの周波数のクロックを
出力する発振器を有する場合、ＬＳＩ化が容易な、ＣＭ
Ｉ復号器へのクロック供給方法の提供を目的としている
。
出力する発振器を有する場合、ＬＳＩ化が容易な、ＣＭ
Ｉ復号器へのクロック供給方法の提供を目的としている
。
第ｌ図は本発明の原理ブロック図である。
第１図に示す如く、２ＮＦの周波数のクロックを出力す
る２ＮＦ発振器２よりの出力クロックで、ＣＭＩ復号器
１へ入力するＣＭＩ符号をサンプリングして立ち下がり
を検出し、パルスを発する立下り点検出器３よりの出力
パルスを、 該２ Ｎ Ｆ発振器２の出力をＮ分周するＮ分周器４の
リセット信号として入力し、 該Ｎ分周器４の出力を該ＣＭＩ復号器１のクロックとす
る。
る２ＮＦ発振器２よりの出力クロックで、ＣＭＩ復号器
１へ入力するＣＭＩ符号をサンプリングして立ち下がり
を検出し、パルスを発する立下り点検出器３よりの出力
パルスを、 該２ Ｎ Ｆ発振器２の出力をＮ分周するＮ分周器４の
リセット信号として入力し、 該Ｎ分周器４の出力を該ＣＭＩ復号器１のクロックとす
る。
〔作 用］
ＣＭＩ符号の信号は伝送路を通ると位相が変化するので
、ＣＭＩ復号器１への供給クロックとしては、この変化
した位相に追従するものでなくてはならない。
、ＣＭＩ復号器１への供給クロックとしては、この変化
した位相に追従するものでなくてはならない。
そこで、本発明では、立下り点検出器３にて、２ＮＦ発
振器２よりの出力クロックを用い、ＣＭ■復号器１へ入
力するＣＭＩ符号をサンプリングして立ち下がりを検出
し、検出した時の出力パルスを、 該２ＮＦ発振器２の出力をＮ分周するＮ分周器４のリセ
ット信号として入力する。
振器２よりの出力クロックを用い、ＣＭ■復号器１へ入
力するＣＭＩ符号をサンプリングして立ち下がりを検出
し、検出した時の出力パルスを、 該２ＮＦ発振器２の出力をＮ分周するＮ分周器４のリセ
ット信号として入力する。
すると、Ｎ分周器４は一旦リセットされ、それから分周
するので、Ｎ分周器４は、ＣＭ！符号の立ち下がり点で
位相が合わされる。
するので、Ｎ分周器４は、ＣＭ！符号の立ち下がり点で
位相が合わされる。
即ち、ＣＭＩ符号の位相が変化しても、Ｎ分周器４は、
ＣＭＩ符号の立ち下がり点毎に位相が合わされるので、
ＣＭＴ符号の位相が変化しても、ＣＭＩ復号器ｌで復号
するのに最適に近い位相で出力することが出来る。
ＣＭＩ符号の立ち下がり点毎に位相が合わされるので、
ＣＭＴ符号の位相が変化しても、ＣＭＩ復号器ｌで復号
するのに最適に近い位相で出力することが出来る。
この場合Ｎ分周器４及び、標本器．比較器で構威出来る
立下り点検出器３は、ディジタル回路で構成出来るので
ＬＳＩ化が容易である。
立下り点検出器３は、ディジタル回路で構成出来るので
ＬＳＩ化が容易である。
即ち、通信装置として２ＮＦの周波数のクロツクを出力
する発振器を有する場合は、これを利用すれば、ＬＳＩ
化が容易なクロック供給方法が実現出来る。
する発振器を有する場合は、これを利用すれば、ＬＳＩ
化が容易なクロック供給方法が実現出来る。
第２図は本発明の実施例のＣＭＩ復号器へのクロック供
給方法を示すブロック図、第３図は第２図の場合のＣＭ
Ｉ符号とクロックの関係を示すタイムチャートで、（Ａ
）〜（Ｄ）は第２図の立下り点検出器３のａ，ｂ，ｃ点
及び、第２図のｄ点に対応している。第４図は８分周器
のタイムチャートで、（Ａ）〜（Ｃ）は第２図の８分周
器４のａ，ｂ，ｃ点に対応している。
給方法を示すブロック図、第３図は第２図の場合のＣＭ
Ｉ符号とクロックの関係を示すタイムチャートで、（Ａ
）〜（Ｄ）は第２図の立下り点検出器３のａ，ｂ，ｃ点
及び、第２図のｄ点に対応している。第４図は８分周器
のタイムチャートで、（Ａ）〜（Ｃ）は第２図の８分周
器４のａ，ｂ，ｃ点に対応している。
第２図の８分周器４は通常の８分周器であり、ＦＦＩＩ
，１２．１４とアンド回路１３にて構威され、第４図（
Ａ）に示す如きリセットパルスがＦＦＩＩ，１２．１４
に入力するとリセットされ、（Ｂ）に示す１６Ｆクロッ
クが入力すると、出力より（Ｃ）に示す８分周されたク
ロックが出力される。
，１２．１４とアンド回路１３にて構威され、第４図（
Ａ）に示す如きリセットパルスがＦＦＩＩ，１２．１４
に入力するとリセットされ、（Ｂ）に示す１６Ｆクロッ
クが入力すると、出力より（Ｃ）に示す８分周されたク
ロックが出力される。
又第２図の立下り点検出器３は、第３図（Ａ）に示す如
きＣＭＩ符号が標本器ｌ５に入力すると、（Ｂ）に示す
如き１６Ｆクロックにてサンプリングされて比較器ｌ６
に入力する。
きＣＭＩ符号が標本器ｌ５に入力すると、（Ｂ）に示す
如き１６Ｆクロックにてサンプリングされて比較器ｌ６
に入力する。
比較器１６にはｌレベルか０レベルかを判定する闇値が
入力しており、該闇値より大きいレベルの入力ｌが、該
闇値より小さいレベルの０に変化した立ち下がり点を検
出し、（Ｃ）に示す如きパルスを発し、８分周器４のリ
セット信号として入力する。
入力しており、該闇値より大きいレベルの入力ｌが、該
闇値より小さいレベルの０に変化した立ち下がり点を検
出し、（Ｃ）に示す如きパルスを発し、８分周器４のリ
セット信号として入力する。
すると、８分周器４は一旦リセットされ、それから分周
するので、８分周器４は、ＣＭＩ符号の立ち下がり点で
位相が合わされる。
するので、８分周器４は、ＣＭＩ符号の立ち下がり点で
位相が合わされる。
即ち、ＣＭＩ符号の位相が変化しても、８分周器４は、
ＣＭｒ符号の立ち下がり点で毎に位相が合わされるので
、ＣＭＩ符号の位相が変化しても、ＣＭＩ復号器１で復
号するのに最適に近い位相で出力することが出来る。
ＣＭｒ符号の立ち下がり点で毎に位相が合わされるので
、ＣＭＩ符号の位相が変化しても、ＣＭＩ復号器１で復
号するのに最適に近い位相で出力することが出来る。
この場合８分周器４及び立下り点検出器３は、ディジタ
ル回路で構成出来るのでＬＳＩ化が容易である。
ル回路で構成出来るのでＬＳＩ化が容易である。
即ち、通信装置として１６Ｆの周波数のクロックを出力
する発振器を有する場合は、これを利用すれば、ＬＳＩ
化が容易なクロック供給方法が実現出来る。
する発振器を有する場合は、これを利用すれば、ＬＳＩ
化が容易なクロック供給方法が実現出来る。
尚、発振器２の周波数を高くし、分周器の分周比を変え
て２Ｆの周波数とすれば、立下り点検出器３の標本器１
５にてのサンプリングが細かくなるので、最適位相とす
る精度は向上する。
て２Ｆの周波数とすれば、立下り点検出器３の標本器１
５にてのサンプリングが細かくなるので、最適位相とす
る精度は向上する。
以上詳細に説明せる如く本発明によれば、通信装置とし
て２ＮＦの周波数のクロックを出力する発振器を有する
場合、これを利用すれば、ＬＳＩ化が容易なクロック供
給方法が提供出来る効果がある。
て２ＮＦの周波数のクロックを出力する発振器を有する
場合、これを利用すれば、ＬＳＩ化が容易なクロック供
給方法が提供出来る効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のＣＭＩ復号器へのクロック供
給方法を示すブロック図、 第３図は第２図の場合のＣＭＩ符号とクロックの関係を
示すタイムチャート、 第４図は８分周器のタイムチャート、 第５図は従来例のＣＭＩ復号器へのクロック供給方法を
示す図である。 図において、 ｌはＣＭＩ復号器、 ２は２ＮＦ発振器，１６Ｆ発振器、 ３は立下り点検出器、 ４はＮ分周器，８分周器、 ５はバンドパスフィルタ、 ６はアナログ増幅器、 ７，１０，１１．１２．１４はフリップフロップ、８は
遅延回路、 ９は排他的否定論理和回路、 １３はアンド回路、
給方法を示すブロック図、 第３図は第２図の場合のＣＭＩ符号とクロックの関係を
示すタイムチャート、 第４図は８分周器のタイムチャート、 第５図は従来例のＣＭＩ復号器へのクロック供給方法を
示す図である。 図において、 ｌはＣＭＩ復号器、 ２は２ＮＦ発振器，１６Ｆ発振器、 ３は立下り点検出器、 ４はＮ分周器，８分周器、 ５はバンドパスフィルタ、 ６はアナログ増幅器、 ７，１０，１１．１２．１４はフリップフロップ、８は
遅延回路、 ９は排他的否定論理和回路、 １３はアンド回路、
Claims (1)
- 【特許請求の範囲】 周波数２ＦのＣＭＩ符号を復号するＣＭＩ復号器（１
）へ周波数２Ｆのクロックを供給するに際し、 ２ＮＦの周波数のクロックを出力する２ＮＦ発振器（２
）よりの出力クロックで、該ＣＭＩ復号器（１）へ入力
するＣＭＩ符号をサンプリングして立ち下がりを検出し
、パルスを発する立下り点検出器（３）よりの出力パル
スを、 該２ＮＦ発振器（２）の出力をＮ分周するＮ分周器（４
）のリセット信号として入力し、該Ｎ分周器（４）の出
力を該ＣＭＩ復号器（１）のクロックとすることを特徴
とするクロック供給方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184152A JPH0348546A (ja) | 1989-07-15 | 1989-07-15 | クロック供給方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184152A JPH0348546A (ja) | 1989-07-15 | 1989-07-15 | クロック供給方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348546A true JPH0348546A (ja) | 1991-03-01 |
Family
ID=16148277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184152A Pending JPH0348546A (ja) | 1989-07-15 | 1989-07-15 | クロック供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157221A (ja) * | 2004-11-26 | 2006-06-15 | Pioneer Electronic Corp | 信号デコード装置及び信号デコード方法 |
-
1989
- 1989-07-15 JP JP1184152A patent/JPH0348546A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157221A (ja) * | 2004-11-26 | 2006-06-15 | Pioneer Electronic Corp | 信号デコード装置及び信号デコード方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467975B2 (ja) | 位相検出回路 | |
| JPS63190425A (ja) | カウンタ回路 | |
| JP3813151B2 (ja) | 遷移検出、妥当正確認および記憶回路 | |
| US10797984B1 (en) | Systems and methods for timestamping a data event | |
| US7084679B2 (en) | Method and apparatus for ensuring synchronization of clocks in a multiple clock system | |
| JPS61296843A (ja) | コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法 | |
| US11178036B2 (en) | Systems and methods for measuring latency in a network device | |
| US5848265A (en) | Circuit and method for measuring the difference frequency between two clocks | |
| JPH0348546A (ja) | クロック供給方法 | |
| AU2009212936A1 (en) | Device and method for detecting a target using a high speed sampling device | |
| CN101652926A (zh) | 高频计数器 | |
| US7684533B2 (en) | Phase lock loop jitter measurement | |
| JP2000077990A (ja) | デジタル位相比較器 | |
| US12028232B2 (en) | Systems and methods for timing a signal | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| JPH02119447A (ja) | デジタルパターンデコーダおよびデコード方法 | |
| JP3341544B2 (ja) | 信号周期計測装置 | |
| JPS5948658A (ja) | エイリアシングエラ−検出回路 | |
| US20060269030A1 (en) | Phase lock loop jitter measurement | |
| KR940001727B1 (ko) | 데이타 검출회로 | |
| JP2000183982A (ja) | 情報伝達方式 | |
| JPH10135838A (ja) | Ｃｍｉ／ｎｒｚ変換回路 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JP2000304785A (ja) | 位相差検出回路、及び位相差検出方法 | |
| JPH10240374A (ja) | クロック異常検出回路 |