JPH034895B2 - - Google Patents
Info
- Publication number
- JPH034895B2 JPH034895B2 JP59041584A JP4158484A JPH034895B2 JP H034895 B2 JPH034895 B2 JP H034895B2 JP 59041584 A JP59041584 A JP 59041584A JP 4158484 A JP4158484 A JP 4158484A JP H034895 B2 JPH034895 B2 JP H034895B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- reticle
- synchronization
- actual
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体集積回路の製造に使用されるレ
チクルの検査方法に係り、特にデータ・ベース方
式によるレチクルの検査方法の改良に関する。
チクルの検査方法に係り、特にデータ・ベース方
式によるレチクルの検査方法の改良に関する。
(b) 技術の背景
半導体集積回路の製造に際して、必要なマスク
基板或いは半導体基板に所定の構成パターンを露
光させるために、該パターンを５〜10倍に拡大し
て形成させた例えばガラス基板からなるレチクル
が使用される。従つて該レチクル上の実レチク
ル・パターンが正しく生成されているか否かに困
つて半導体集積回路の良否が決定されるので、該
レチクルの検査は半導体集積回路を製造する際重
要な工程である。
基板或いは半導体基板に所定の構成パターンを露
光させるために、該パターンを５〜10倍に拡大し
て形成させた例えばガラス基板からなるレチクル
が使用される。従つて該レチクル上の実レチク
ル・パターンが正しく生成されているか否かに困
つて半導体集積回路の良否が決定されるので、該
レチクルの検査は半導体集積回路を製造する際重
要な工程である。
現在レチクルの検査方法には、人間が顕微鏡に
より実レチクル・パターンを観察して異常を検出
する目視検査方式、一対の顕微鏡を介して得られ
た２個の実レチクル・パターン像を電気信号に返
還して比較し其の相違を検出するパターン比較検
査方式、光電変換系を介して得られた実レチク
ル・パターンのパターン・データと該レチクルを
製造した際の原データのパターン・データとを比
較照合するデータ・ベースによる検査方式の３種
類がある。
より実レチクル・パターンを観察して異常を検出
する目視検査方式、一対の顕微鏡を介して得られ
た２個の実レチクル・パターン像を電気信号に返
還して比較し其の相違を検出するパターン比較検
査方式、光電変換系を介して得られた実レチク
ル・パターンのパターン・データと該レチクルを
製造した際の原データのパターン・データとを比
較照合するデータ・ベースによる検査方式の３種
類がある。
第１の目視検査方式は検査工数が嵩み、且つ検
査ミスが発生し勝ちであるので、量産工程にはあ
まり使用されない。第２の比較検査方式は、メモ
リ・パターのように繰り返し性のあるレチクル・
パターンの検査には非常に有効であるが、繰り返
し性の少ないロジツク・パターン等の検査には不
適当である。
査ミスが発生し勝ちであるので、量産工程にはあ
まり使用されない。第２の比較検査方式は、メモ
リ・パターのように繰り返し性のあるレチクル・
パターンの検査には非常に有効であるが、繰り返
し性の少ないロジツク・パターン等の検査には不
適当である。
これに対し第３のデータ・ベースによる検査方
式は、繰り返し性の無いパターンについても高精
度で且つ比較的高速で検査が行えるので、ロジツ
ク・パターン等の検査には主として此の方式が用
いられる。又この方式は検査情報の信頼性も高い
ので、最近では繰り返し性のあるメモリ・パター
ンの検査にも多く用いられる。
式は、繰り返し性の無いパターンについても高精
度で且つ比較的高速で検査が行えるので、ロジツ
ク・パターン等の検査には主として此の方式が用
いられる。又この方式は検査情報の信頼性も高い
ので、最近では繰り返し性のあるメモリ・パター
ンの検査にも多く用いられる。
(c) 従来技術と問題点
データ・ベース方式によるレチクルの検査には
第１図に概要をブロツク図で示したようなマスク
検査装置が用いられる。
第１図に概要をブロツク図で示したようなマスク
検査装置が用いられる。
図において、１は被検査レチクル基板Ｒが載置
されるステージ、２は光学系、３は光学系を介し
て得られた実レチクル・パターンの光信号をアナ
ログ電気信号D1に変換するイメージセンサ等の
光電変換部、４は該電気信号を２値化信号D2に
変換するＡ／Ｄ変換部、５は該実パターンの２値
化情報を蓄積する実パターン・メモリ、６はステ
ージ１をＸ，Ｙ方向に移動させるステージ・コン
トローラ、７はレチクル・パターンを形成するた
めにパターン・ジエネレータ等により使用された
ものと同等の原パターン・データ（設計データ）
D3が蓄積されているマグネテイツク・テープ、
８は該原パターン・データをビツト毎の２値化情
報D4に変換する原データ変換部、９は該原デー
タの２値化情報を蓄積する原パターン・メモリ、
１０は実パターン・メモリに蓄積されている実パ
ターン・データを被比較信号D5に変換する第１
の変換部、１１は原パターン・メモリに蓄積され
ている原パターン・データを原比較信号D6に変
換する第２の変換部、１２は信号比較部、１３は
出力、１４はステージ・コントローラ６、光電変
換部３、Ａ／Ｄ変換部４、原データ変換部８、第
１の変換部１０、第２の変換部１１及び信号比較
部１２に同期信号及び制御信号を供給するコンピ
ユータ（CPU）を示している。
されるステージ、２は光学系、３は光学系を介し
て得られた実レチクル・パターンの光信号をアナ
ログ電気信号D1に変換するイメージセンサ等の
光電変換部、４は該電気信号を２値化信号D2に
変換するＡ／Ｄ変換部、５は該実パターンの２値
化情報を蓄積する実パターン・メモリ、６はステ
ージ１をＸ，Ｙ方向に移動させるステージ・コン
トローラ、７はレチクル・パターンを形成するた
めにパターン・ジエネレータ等により使用された
ものと同等の原パターン・データ（設計データ）
D3が蓄積されているマグネテイツク・テープ、
８は該原パターン・データをビツト毎の２値化情
報D4に変換する原データ変換部、９は該原デー
タの２値化情報を蓄積する原パターン・メモリ、
１０は実パターン・メモリに蓄積されている実パ
ターン・データを被比較信号D5に変換する第１
の変換部、１１は原パターン・メモリに蓄積され
ている原パターン・データを原比較信号D6に変
換する第２の変換部、１２は信号比較部、１３は
出力、１４はステージ・コントローラ６、光電変
換部３、Ａ／Ｄ変換部４、原データ変換部８、第
１の変換部１０、第２の変換部１１及び信号比較
部１２に同期信号及び制御信号を供給するコンピ
ユータ（CPU）を示している。
第２図は上記検査装置によつて検査する際、被
検査レチクル基板Ｒがどのように走査されるかを
示す平面図である。即ちレチクル基板Ｒはステー
ジ１に載せられてＸ方向、Ｙ方向に移動する。２
０は光電変換部３が内臓するイメージセンサが光
学系２を介して同時に検出できる領域を示し、Ｙ
方向に例えば1024ビツト分検出できる。そしてス
テージ１がＸ方向に移動することにより２１の幅
でもつて実レチクル・パターン２２上を通過して
レチクル基板Ｒ上の一端から他端迄走査される。
検査レチクル基板Ｒがどのように走査されるかを
示す平面図である。即ちレチクル基板Ｒはステー
ジ１に載せられてＸ方向、Ｙ方向に移動する。２
０は光電変換部３が内臓するイメージセンサが光
学系２を介して同時に検出できる領域を示し、Ｙ
方向に例えば1024ビツト分検出できる。そしてス
テージ１がＸ方向に移動することにより２１の幅
でもつて実レチクル・パターン２２上を通過して
レチクル基板Ｒ上の一端から他端迄走査される。
このような走査帯がＹ方向に移行することで全
面走査がおこなわれ、この走査に従つて順次イメ
ージセンサに含まれる各画素が、それぞれの画素
に対応する領域が白パターンであるか黒パターン
であるかを感知し、これをアナログ電気信号D1
に変換する。このアナログ電気信号D1はＡ／Ｄ
変換部４において２値化信号D2に変換され実パ
ターン・メモリ５に蓄積される。
面走査がおこなわれ、この走査に従つて順次イメ
ージセンサに含まれる各画素が、それぞれの画素
に対応する領域が白パターンであるか黒パターン
であるかを感知し、これをアナログ電気信号D1
に変換する。このアナログ電気信号D1はＡ／Ｄ
変換部４において２値化信号D2に変換され実パ
ターン・メモリ５に蓄積される。
又一方、マグネテイツク・テープ７に蓄積され
ている原パターン・データ（設計データ）D3は、
上記ステージの移動に同期して原データ変換部８
によつてビツト毎の２値化情報D4に変換されて
取り出され、原パターン・メモリ９に一時的に蓄
積される。そして該原パターンの２値化情報D4
と実パターン・メモリ５に蓄積されている実パタ
ーン・データD2とを、第２、第１の変換部１１，
１０を介しそれぞれ比較信号D6，D5に変換して
取り出し、信号比較部１２において逐次比較照合
され、欠陥情報が出力１３に出力される。
ている原パターン・データ（設計データ）D3は、
上記ステージの移動に同期して原データ変換部８
によつてビツト毎の２値化情報D4に変換されて
取り出され、原パターン・メモリ９に一時的に蓄
積される。そして該原パターンの２値化情報D4
と実パターン・メモリ５に蓄積されている実パタ
ーン・データD2とを、第２、第１の変換部１１，
１０を介しそれぞれ比較信号D6，D5に変換して
取り出し、信号比較部１２において逐次比較照合
され、欠陥情報が出力１３に出力される。
上記のようにデータ・ベースにおけるレチクル
検査においては、原レチクル・パターンのビツ
ト・データと実レチクル・パターンのビツト・デ
ータとの照合がCPU１４を介して検査位置の同
期をとつてなされる。
検査においては、原レチクル・パターンのビツ
ト・データと実レチクル・パターンのビツト・デ
ータとの照合がCPU１４を介して検査位置の同
期をとつてなされる。
この同期をとる手段として従来から広く用いら
れているのは、レチクル基板上に形成される実パ
ターンによつて同期を取る方法である。しかしな
がらこの方法においては、パターン密度が低い場
合、同期が取られる位置間の走査距離、即ちステ
ージの移動する行程が非常に長くなるために、同
期に際してステージ駆動系のガタや歪み等による
位置の補正量が非常に大きくなり、そのために補
正用の回路やメモリが膨大になるという問題があ
つた。更に又この方法においては、実パターン自
体で同期が取られて原パターン・データと実パタ
ーン・データとが強制的に重ね合わされるので、
パターンの配設位置や直交性に関する情報は得ら
れないという問題もあつた。
れているのは、レチクル基板上に形成される実パ
ターンによつて同期を取る方法である。しかしな
がらこの方法においては、パターン密度が低い場
合、同期が取られる位置間の走査距離、即ちステ
ージの移動する行程が非常に長くなるために、同
期に際してステージ駆動系のガタや歪み等による
位置の補正量が非常に大きくなり、そのために補
正用の回路やメモリが膨大になるという問題があ
つた。更に又この方法においては、実パターン自
体で同期が取られて原パターン・データと実パタ
ーン・データとが強制的に重ね合わされるので、
パターンの配設位置や直交性に関する情報は得ら
れないという問題もあつた。
そこで発明者等は上記問題点を減少するため
に、先に実パターン配設領域の周囲に同期用の枠
パターンを設けたレチクルを考案し、該枠パター
ンをも含めて同期を取りながらデータ・ベースで
のレチクルの検査を行つている。
に、先に実パターン配設領域の周囲に同期用の枠
パターンを設けたレチクルを考案し、該枠パター
ンをも含めて同期を取りながらデータ・ベースで
のレチクルの検査を行つている。
第３図はこの従来方法に用いるレチクルを模式
的に示した平面図でであり、図中、３１はレチク
ル、３２Ａ，３２Ｂは実レチクル・パターン、３
３は枠パターン、３３ａ，３３ｂ，３３ｃ，３３
ｄは枠パターンの各辺を表している。
的に示した平面図でであり、図中、３１はレチク
ル、３２Ａ，３２Ｂは実レチクル・パターン、３
３は枠パターン、３３ａ，３３ｂ，３３ｃ，３３
ｄは枠パターンの各辺を表している。
この方法においては、少なくとも１回の走査毎
に該枠パターン３３ａ，３３ｃによつて同期がと
られるので、Ｘ方向における同期位置から実パタ
ーン位置迄の走査距離が大幅に短縮されるため
に、該Ｘ方向におけるレチクル・パターン照合時
の同期補正量は大幅に減少し、該補正用の回路や
メモリ等は大幅に縮小される。
に該枠パターン３３ａ，３３ｃによつて同期がと
られるので、Ｘ方向における同期位置から実パタ
ーン位置迄の走査距離が大幅に短縮されるため
に、該Ｘ方向におけるレチクル・パターン照合時
の同期補正量は大幅に減少し、該補正用の回路や
メモリ等は大幅に縮小される。
然しながらＹ方向に関しては、枠パターン３３
ｄで同期が取られてから何段かのＸ方向走査を経
て走査線が初めてレチクル・パターンに到達する
ために、レチクル・パターンに達する迄の走査距
離が長くなるので、該Ｙ方向におけるレチクル・
パターン照合時に大きな同期補正が必要となり、
従つて該方向に対する補正回路や補正メモリは縮
小出来ないという問題があつた。
ｄで同期が取られてから何段かのＸ方向走査を経
て走査線が初めてレチクル・パターンに到達する
ために、レチクル・パターンに達する迄の走査距
離が長くなるので、該Ｙ方向におけるレチクル・
パターン照合時に大きな同期補正が必要となり、
従つて該方向に対する補正回路や補正メモリは縮
小出来ないという問題があつた。
又この方法においては、上記と同様な理由によ
つて、Ｘ方向におけるパターン位置及びパターン
の傾きは比較的正確に検出できるが、Ｙ方向に関
してはそれが出来ないという問題もあつた。
つて、Ｘ方向におけるパターン位置及びパターン
の傾きは比較的正確に検出できるが、Ｙ方向に関
してはそれが出来ないという問題もあつた。
(d) 発明の目的
本発明は上記従来の問題点に鑑みてなされたも
のであり、その目的とするところは、データ・ベ
ースによるレチクルの検査において、原レチク
ル・パターンと実レチクル・パターンの照合位置
の同期を取るための同期補正回路や同期補正用メ
モリを大幅に縮小し、且つパターン形状の検査に
加えて実レチクル・パターンの位置及び直交性に
関する正確な情報が得られるデータ・ベースによ
るレチクル及びその検査方法を提供するにある。
のであり、その目的とするところは、データ・ベ
ースによるレチクルの検査において、原レチク
ル・パターンと実レチクル・パターンの照合位置
の同期を取るための同期補正回路や同期補正用メ
モリを大幅に縮小し、且つパターン形状の検査に
加えて実レチクル・パターンの位置及び直交性に
関する正確な情報が得られるデータ・ベースによ
るレチクル及びその検査方法を提供するにある。
(e) 発明の構成
上記目的は、レチクル基板表面の実パターン領
域内に、実レチクル・パターンと、該実レチク
ル・パターン内を含む該実パターン領域全域内
に、遮光領域においては透光パターンを用い、透
光領域においては遮光パターンを用いて分散配置
された縮尺露光にて解像されない複数の同期パタ
ーンとを有する本発明によるレチクル、及びレチ
クル基板表面の実パターン領域内に、実レチク
ル・パターンと、該実レチクル・パターン内を含
む該実パターン領域全域内に、遮光領域において
は透光パターンを用い、遮光領域においては遮光
パターンを用いて分散配置される縮尺露光にて解
像されない複数の同期パターンとを重ねて形成す
る工程と、該レチクル基板表面を走査して該実レ
チクル・パターンを検査するに際し、前記同期パ
ターンを検知して該走査の同期をとる工程とを有
する本発明によるレチクル検査方法によつて達成
される。
域内に、実レチクル・パターンと、該実レチク
ル・パターン内を含む該実パターン領域全域内
に、遮光領域においては透光パターンを用い、透
光領域においては遮光パターンを用いて分散配置
された縮尺露光にて解像されない複数の同期パタ
ーンとを有する本発明によるレチクル、及びレチ
クル基板表面の実パターン領域内に、実レチク
ル・パターンと、該実レチクル・パターン内を含
む該実パターン領域全域内に、遮光領域において
は透光パターンを用い、遮光領域においては遮光
パターンを用いて分散配置される縮尺露光にて解
像されない複数の同期パターンとを重ねて形成す
る工程と、該レチクル基板表面を走査して該実レ
チクル・パターンを検査するに際し、前記同期パ
ターンを検知して該走査の同期をとる工程とを有
する本発明によるレチクル検査方法によつて達成
される。
即ちレチクル基板上の被露光領域に形成された
多数の微少な同期パターンが、走査時における実
レチクル・パターンの信号と原パターンから得た
パターン信号との同期を取りながら照合検査を容
易にし、且つ該同期パターンが縮尺露光の際解像
しない微少パターンに形成されることによつて、
レチクル・パターンの被露光基板への縮小露光に
際して支障の無いように構成される。かくて短距
離毎の同期によつて、レチクルの検査精度を著し
く向上させることが可能となる。
多数の微少な同期パターンが、走査時における実
レチクル・パターンの信号と原パターンから得た
パターン信号との同期を取りながら照合検査を容
易にし、且つ該同期パターンが縮尺露光の際解像
しない微少パターンに形成されることによつて、
レチクル・パターンの被露光基板への縮小露光に
際して支障の無いように構成される。かくて短距
離毎の同期によつて、レチクルの検査精度を著し
く向上させることが可能となる。
(f) 発明の実施例
以下本発明を実施例について、図を用いて詳細
に説明する。
に説明する。
第４図は本発明に係るレチクルの一実施例を示
す模式平面図、第５図は同期パターンの形状にお
ける一実施例を示す模式平面図で、第６図は本発
明のレチクル検査方法における一実施例を示す模
式平面図である。
す模式平面図、第５図は同期パターンの形状にお
ける一実施例を示す模式平面図で、第６図は本発
明のレチクル検査方法における一実施例を示す模
式平面図である。
本発明に係るレチクルは、例えば第４図に示す
ように、レチクル（ガラス）基板４１上に実レチ
クル・パターン（被露光パターン）４２Ａ，４２
Ｂと同期パターン４３とが重ねて配設される。こ
の同期パターンは例えば該レチクル基板４１にお
ける露光領域（実パターン領域）４４の全面に２
〜20〔mm〕程度の一様なピツチｄでマトリクス状
に形成される。該同期パターンは上記のように実
レチクル・パターンと重ねて配設されるので、黒
パターン（透光膜パターン）即ち実レチクル・パ
ターン上には白パターン（透光パターン）で、又
白パターン、即ち透光領域上には黒パターンで形
成される。
ように、レチクル（ガラス）基板４１上に実レチ
クル・パターン（被露光パターン）４２Ａ，４２
Ｂと同期パターン４３とが重ねて配設される。こ
の同期パターンは例えば該レチクル基板４１にお
ける露光領域（実パターン領域）４４の全面に２
〜20〔mm〕程度の一様なピツチｄでマトリクス状
に形成される。該同期パターンは上記のように実
レチクル・パターンと重ねて配設されるので、黒
パターン（透光膜パターン）即ち実レチクル・パ
ターン上には白パターン（透光パターン）で、又
白パターン、即ち透光領域上には黒パターンで形
成される。
更に該同期パターンは該レチクル・パターンを
１／５〜1/10に縮小投影した際、被露光基板（マス
ク基板或いは半導体基板）上に解像しないような
微細寸法に形成される。第５図は該同期パターン
の一実施例を示したもので、同図のような十字形
状のパターンにした場合、パターンの幅ｗは、1/
５縮小投影に用いるレチクルにおいては１〔μm〕
以下、1/10縮小投影に用いるレチクルにおいては
２〔μm〕以下程度が適切である。なおパターンの
長さ１は適宜に決められて良く、例えば100〔μm〕
程度に形成される。
１／５〜1/10に縮小投影した際、被露光基板（マス
ク基板或いは半導体基板）上に解像しないような
微細寸法に形成される。第５図は該同期パターン
の一実施例を示したもので、同図のような十字形
状のパターンにした場合、パターンの幅ｗは、1/
５縮小投影に用いるレチクルにおいては１〔μm〕
以下、1/10縮小投影に用いるレチクルにおいては
２〔μm〕以下程度が適切である。なおパターンの
長さ１は適宜に決められて良く、例えば100〔μm〕
程度に形成される。
同期パターンの形状は上記の例に限らないが、
如何なる形状においても該同期パターンの幅は、
縮小投影に際して被露光基板上に解像しないよう
な微細寸法でなければならない。
如何なる形状においても該同期パターンの幅は、
縮小投影に際して被露光基板上に解像しないよう
な微細寸法でなければならない。
次ぎに、本発明のレチクル検査方法を第６図に
示す模式平面図を用いて説明する。同図において
４１は本発明の特徴を備えたレチクル、４２は実
レチクル・パターン（被露光パターン）、４３ａ
〜４３ｐは同期パターン、ＳはステージをＸ，Ｙ
方向に移動することによつて検査されるイメー
ジ・センサの走査線を示している。
示す模式平面図を用いて説明する。同図において
４１は本発明の特徴を備えたレチクル、４２は実
レチクル・パターン（被露光パターン）、４３ａ
〜４３ｐは同期パターン、ＳはステージをＸ，Ｙ
方向に移動することによつて検査されるイメー
ジ・センサの走査線を示している。
本発明のレチクル検査には、第１図に示した従
来装置と同様なマスク検査装置が用いられる。
来装置と同様なマスク検査装置が用いられる。
そして第６図に示すレチクル４１をステージ上
に載置し、該ステージをＸ，Ｙ方向に移動させ
て、該レチクル上を光学系を介し光電変換部が具
備するイメージ・センサによつて走査線Ｓに示す
ように走査し、該走査部が各同期パターン上に達
した時点で、レチクル上の各同期パターンと、該
ステージの移動に同期してマグネテイツク・テー
プから出力されている原データにおける前記レチ
クル上の各同期パターンに対応する同期パターン
との同期がとられる。即ち図において、走査線Ｓ
が同期パターン４３ａ，４３ｂ，４３ｃ，４３ｄ
に達した時点でそれぞれ該同期パターンの実パタ
ーンと原パターンの照合がなされ位置が補正され
て同期が取られる。次いで走査線Ｓが実レチク
ル・パターン４２のＡ点に達した時点で該実レチ
クル・パターン端部の照合がなされる。この際ス
テージは同期パターン４３ｄで予め補正され同期
がとられており、それ以後の走査距離（ステージ
が移動する行程）が短いので位置誤差の発生量は
少なく、従つて照合に際しての位置の補正量は極
く僅かで済む。次いで走査線Ｓが実レチクル・パ
ターン４２のＢ点に達した時点で該実レチクル・
パターン端部の照合がなされる。次いで走査線Ｓ
が同期パターン４３ｅに達した時点で同期がとら
れ、次いで走査線Ｓが実レチクル・パターン４２
のＣ点に達した時点で該実レチクル・パターン端
部の照合がなされる。この際ステージは同期パタ
ーン４３ｅで予め補正されているので、補正量は
極く僅かで済む。次いで走査線Ｓが実レチクル・
パターン４２のＤ点に達した時点で該実レチク
ル・パターン端部の照合がなされる。
に載置し、該ステージをＸ，Ｙ方向に移動させ
て、該レチクル上を光学系を介し光電変換部が具
備するイメージ・センサによつて走査線Ｓに示す
ように走査し、該走査部が各同期パターン上に達
した時点で、レチクル上の各同期パターンと、該
ステージの移動に同期してマグネテイツク・テー
プから出力されている原データにおける前記レチ
クル上の各同期パターンに対応する同期パターン
との同期がとられる。即ち図において、走査線Ｓ
が同期パターン４３ａ，４３ｂ，４３ｃ，４３ｄ
に達した時点でそれぞれ該同期パターンの実パタ
ーンと原パターンの照合がなされ位置が補正され
て同期が取られる。次いで走査線Ｓが実レチク
ル・パターン４２のＡ点に達した時点で該実レチ
クル・パターン端部の照合がなされる。この際ス
テージは同期パターン４３ｄで予め補正され同期
がとられており、それ以後の走査距離（ステージ
が移動する行程）が短いので位置誤差の発生量は
少なく、従つて照合に際しての位置の補正量は極
く僅かで済む。次いで走査線Ｓが実レチクル・パ
ターン４２のＢ点に達した時点で該実レチクル・
パターン端部の照合がなされる。次いで走査線Ｓ
が同期パターン４３ｅに達した時点で同期がとら
れ、次いで走査線Ｓが実レチクル・パターン４２
のＣ点に達した時点で該実レチクル・パターン端
部の照合がなされる。この際ステージは同期パタ
ーン４３ｅで予め補正されているので、補正量は
極く僅かで済む。次いで走査線Ｓが実レチクル・
パターン４２のＤ点に達した時点で該実レチク
ル・パターン端部の照合がなされる。
本発明の方法では、上記のように走査線Ｓがレ
チクル・パターン配設領域全面に分散配置した多
数の同期パターン（４３ａ〜４３ｐ）上に達する
毎に同期がとられて、テージ駆動機構のガタや歪
みによる位置誤差が補正されるので、各同期パタ
ーン及び実レチクル・パターン検出点における補
正量は極く少量で済み、従つて補正回路や補正用
メモリは極く小規模で問に合う。又該レチクル基
板の位置が各同期パターンにおいて頻繁に補正さ
れるので、検査精度が向上し、且つ同期パターン
との相関から実レチクル・パターン位置の検出も
可能である。同期パターンは必ずしも規則的に配
設しなくても良いが、例えば該同期パターンを上
記実施例のようにマトリクス状に規則則的に配設
することによつて、実レチクル・パターンの直交
性についても精度良く検出することが可能にな
る。
チクル・パターン配設領域全面に分散配置した多
数の同期パターン（４３ａ〜４３ｐ）上に達する
毎に同期がとられて、テージ駆動機構のガタや歪
みによる位置誤差が補正されるので、各同期パタ
ーン及び実レチクル・パターン検出点における補
正量は極く少量で済み、従つて補正回路や補正用
メモリは極く小規模で問に合う。又該レチクル基
板の位置が各同期パターンにおいて頻繁に補正さ
れるので、検査精度が向上し、且つ同期パターン
との相関から実レチクル・パターン位置の検出も
可能である。同期パターンは必ずしも規則的に配
設しなくても良いが、例えば該同期パターンを上
記実施例のようにマトリクス状に規則則的に配設
することによつて、実レチクル・パターンの直交
性についても精度良く検出することが可能にな
る。
(g) 発明の効果
以上説明したように本発明によれば、データ・
ベースにおけるレチクル検査において、レチクル
基板の実レチクル・パターン内を含む実パターン
領域即ち投影パターン配設領域上に分散配設した
縮尺露光に際して解像しない同期パターンによつ
て、レチクル基板位置の補正が頻繁になされる。
従つて実レチクル・パターン検出点及び個々の同
期点における補正量は極く僅かとなり、補正回路
や補正用メモリが大幅に縮小され且つ検査精度も
向上する。又同期パターンとの相関から、実レチ
クル・パターンの位置及び直交性を精度良く検出
することも可能になる。
ベースにおけるレチクル検査において、レチクル
基板の実レチクル・パターン内を含む実パターン
領域即ち投影パターン配設領域上に分散配設した
縮尺露光に際して解像しない同期パターンによつ
て、レチクル基板位置の補正が頻繁になされる。
従つて実レチクル・パターン検出点及び個々の同
期点における補正量は極く僅かとなり、補正回路
や補正用メモリが大幅に縮小され且つ検査精度も
向上する。又同期パターンとの相関から、実レチ
クル・パターンの位置及び直交性を精度良く検出
することも可能になる。
従つて本発明はデータ・ベースによるレチクル
検査における、検査精度の向上及び検査設備の簡
略化に対して有効である。
検査における、検査精度の向上及び検査設備の簡
略化に対して有効である。
第１図はデータ・ベース方式のマスク検査装置
の構成を示すブロツク図、第２図は上記マスク検
査装置におけるイメージセンサの走査状態を示す
模式平面図、第３図は従来方法で用いられたレチ
クルを模式的に示した平面図、第４図は本発明に
係るレチクルの一実施例を示す模式平面図、第５
図は同期パターンの形状における一実施例を示す
模式平面図で、第６図は本発明の方法の一実施例
を示す模式平面図である。 図において、１は被検査レチクル基板Ｒが載置
されるステージ、２は光学系、３は光電変換部、
４はＡ／Ｄ変換部、５は実パターン・メモリ、６
はステージ・コントローラ、７は原パターン・デ
ータ（設計データ）が蓄積されているマグネテイ
ツク・テープ、８は原データ変換部、９は原パタ
ーン・メモリ、１０は第１の変換部、１１は第２
の変換部、１２は信号比較部、１３は出力、１４
はコンピユータ）、３１はレチクル（ガラス）基
板、４２，４２Ａ，４２Ｂは実レチクル・パター
ン（被露光パターン）、４３，４３ａ〜４３ｐは
同期パターン、４４は露光領域（実パターン領
域）、Ｓは走査線、Ａ，Ｂ，Ｃ，Ｄは実レチク
ル・パターン検出点を示す。
の構成を示すブロツク図、第２図は上記マスク検
査装置におけるイメージセンサの走査状態を示す
模式平面図、第３図は従来方法で用いられたレチ
クルを模式的に示した平面図、第４図は本発明に
係るレチクルの一実施例を示す模式平面図、第５
図は同期パターンの形状における一実施例を示す
模式平面図で、第６図は本発明の方法の一実施例
を示す模式平面図である。 図において、１は被検査レチクル基板Ｒが載置
されるステージ、２は光学系、３は光電変換部、
４はＡ／Ｄ変換部、５は実パターン・メモリ、６
はステージ・コントローラ、７は原パターン・デ
ータ（設計データ）が蓄積されているマグネテイ
ツク・テープ、８は原データ変換部、９は原パタ
ーン・メモリ、１０は第１の変換部、１１は第２
の変換部、１２は信号比較部、１３は出力、１４
はコンピユータ）、３１はレチクル（ガラス）基
板、４２，４２Ａ，４２Ｂは実レチクル・パター
ン（被露光パターン）、４３，４３ａ〜４３ｐは
同期パターン、４４は露光領域（実パターン領
域）、Ｓは走査線、Ａ，Ｂ，Ｃ，Ｄは実レチク
ル・パターン検出点を示す。
Claims (1)
- 【特許請求の範囲】 １ レチクル基板表面の実パターン領域内に、 実レチクル・パターンと、 該実レチクル・パターン内を含む該実パターン
領域全域内に、遮光領域においては透光パターン
を用い、透光領域においては遮光パターンを用い
て分散配置された縮尺露光にて解像されない複数
の同期パターンとを有することを特徴とするレチ
クル。 ２ レチクル基板表面の実パターン領域内に、 実レチクル・パターンと、該実レチクル・パタ
ーン内を含む該実パターン領域全域内に、遮光領
域においては透光パターンを用い、透光領域にお
いては遮光パターンを用いて分散配置される縮尺
露光にて解像されない複数の同期パターンとを重
ねて形成する工程と、 該レチクル基板表面を走査して該実レチクル・
パターンを検査するに際し、前記同期パターンを
検知して該走査の同期をとる工程とを有すること
を特徴とするレチクル検査方法。 ３ 上記同期パターンが十字形パターンよりなる
ことを特徴とする請求項１記載のレチクル。 ４ 上記同期パターンが十字形パターンよりなる
ことを特徴とする請求項２記載のレチクル検査方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041584A JPS60210839A (ja) | 1984-03-05 | 1984-03-05 | レチクルおよびその検査方法 |
| US06/706,316 US4603974A (en) | 1984-03-05 | 1985-02-27 | Reticle used in semiconductor device fabrication and a method for inspecting a reticle pattern thereon |
| DE8585301512T DE3583402D1 (de) | 1984-03-05 | 1985-03-05 | Marke fuer die halbleiterherstellung und verfahren fuer die kontrolle des markenmusters. |
| KR1019850001358A KR900001684B1 (ko) | 1984-03-05 | 1985-03-05 | 반도체장치 제조에 사용되는 십자선과 십자선패턴 검사방법 |
| EP85301512A EP0155138B1 (en) | 1984-03-05 | 1985-03-05 | A reticle used in semiconductor device fabrication and a method for inspecting a reticle pattern thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041584A JPS60210839A (ja) | 1984-03-05 | 1984-03-05 | レチクルおよびその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60210839A JPS60210839A (ja) | 1985-10-23 |
| JPH034895B2 true JPH034895B2 (ja) | 1991-01-24 |
Family
ID=12612479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59041584A Granted JPS60210839A (ja) | 1984-03-05 | 1984-03-05 | レチクルおよびその検査方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4603974A (ja) |
| EP (1) | EP0155138B1 (ja) |
| JP (1) | JPS60210839A (ja) |
| KR (1) | KR900001684B1 (ja) |
| DE (1) | DE3583402D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814626A (en) * | 1985-12-13 | 1989-03-21 | Siemens Aktiengesellschaft | Method for high precision position measurement of two-dimensional structures |
| US4809341A (en) * | 1986-07-18 | 1989-02-28 | Fujitsu Limited | Test method and apparatus for a reticle or mask pattern used in semiconductor device fabrication |
| US4867566A (en) * | 1988-03-07 | 1989-09-19 | The Gerber Scientific Instrument Company | Method and apparatus for calibrating artwork from a direct imaging system |
| KR920004910B1 (ko) * | 1988-09-16 | 1992-06-22 | 삼성전자 주식회사 | 반도체 장치의 최소 접속창 형성방법 |
| JP3187827B2 (ja) * | 1989-12-20 | 2001-07-16 | 株式会社日立製作所 | パターン検査方法および装置 |
| US6246472B1 (en) * | 1997-07-04 | 2001-06-12 | Hitachi, Ltd. | Pattern inspecting system and pattern inspecting method |
| US7055123B1 (en) | 2001-12-31 | 2006-05-30 | Richard S. Norman | High-performance interconnect arrangement for an array of discrete functional modules |
| JP2005156865A (ja) * | 2003-11-25 | 2005-06-16 | Fujitsu Ltd | レチクル、レチクルの検査方法及び検査装置 |
| US7200257B2 (en) * | 2005-05-05 | 2007-04-03 | International Business Machines Corporation | Structure and methodology for fabrication and inspection of photomasks |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1259537A (ja) * | 1969-09-12 | 1972-01-05 | ||
| JPS53119680A (en) * | 1977-03-28 | 1978-10-19 | Toshiba Corp | Position aligning method of mask |
| JPS5683939A (en) * | 1979-12-12 | 1981-07-08 | Fujitsu Ltd | Pattern testing process |
| JPS57198627A (en) * | 1981-06-01 | 1982-12-06 | Fujitsu Ltd | Reticle |
| JPS5837923A (ja) * | 1981-08-31 | 1983-03-05 | Toshiba Corp | フオトマスクの検査装置 |
-
1984
- 1984-03-05 JP JP59041584A patent/JPS60210839A/ja active Granted
-
1985
- 1985-02-27 US US06/706,316 patent/US4603974A/en not_active Expired - Lifetime
- 1985-03-05 KR KR1019850001358A patent/KR900001684B1/ko not_active Expired
- 1985-03-05 EP EP85301512A patent/EP0155138B1/en not_active Expired - Lifetime
- 1985-03-05 DE DE8585301512T patent/DE3583402D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR850006773A (ko) | 1985-10-16 |
| EP0155138A2 (en) | 1985-09-18 |
| KR900001684B1 (ko) | 1990-03-19 |
| JPS60210839A (ja) | 1985-10-23 |
| EP0155138A3 (en) | 1987-11-25 |
| EP0155138B1 (en) | 1991-07-10 |
| US4603974A (en) | 1986-08-05 |
| DE3583402D1 (de) | 1991-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809341A (en) | Test method and apparatus for a reticle or mask pattern used in semiconductor device fabrication | |
| KR102918236B1 (ko) | 부품 검사 동안의 기준 오정렬 보상 | |
| US4783826A (en) | Pattern inspection system | |
| JP3668215B2 (ja) | パターン検査装置 | |
| JPS59119204A (ja) | マ−ク位置検出方法 | |
| JPH0835936A (ja) | プリント回路基板の自動光学検査装置における歪み補正方法及び装置 | |
| US4701859A (en) | Inspecting method and apparatus for a photomask pattern | |
| EP0129751A2 (en) | Method and apparatus for inspecting a photomask reticle for semiconductor device fabrication | |
| CN113299572A (zh) | 一种芯片缺陷检测方法 | |
| EP0132122A2 (en) | Apparatus for inspecting mask for use in manufacturing large scale integrated circuits | |
| JPS60210839A (ja) | レチクルおよびその検査方法 | |
| US20020028013A1 (en) | Size checking method and apparatus | |
| JP3672884B2 (ja) | パターン検査方法、パターン検査装置およびマスクの製造方法 | |
| US20070146707A1 (en) | Pattern inspection apparatus and method along with workpiece tested thereby and management method of workpiece under testing | |
| US6973208B2 (en) | Method and apparatus for inspection by pattern comparison | |
| JP2000147749A (ja) | レチクル外観検査装置の画像アライメント方法 | |
| JPS6243505A (ja) | 半導体ウエハ上の被検査パターンの欠陥検査方法およびその装置 | |
| JPH04295748A (ja) | パターン検査装置 | |
| JP2000047369A (ja) | 欠陥検査方法及びその装置 | |
| JPH0145735B2 (ja) | ||
| JPH0345527B2 (ja) | ||
| JP2001281160A (ja) | 検査装置および検査方法、マスクの製造方法 | |
| JP2982413B2 (ja) | 共通欠陥検査方法 | |
| JP2720935B2 (ja) | 検査装置及び検査方法 | |
| JP2532110B2 (ja) | 電子線露光方法 |