JPH0835936A - プリント回路基板の自動光学検査装置における歪み補正方法及び装置 - Google Patents

プリント回路基板の自動光学検査装置における歪み補正方法及び装置

Info

Publication number
JPH0835936A
JPH0835936A JP7005336A JP533695A JPH0835936A JP H0835936 A JPH0835936 A JP H0835936A JP 7005336 A JP7005336 A JP 7005336A JP 533695 A JP533695 A JP 533695A JP H0835936 A JPH0835936 A JP H0835936A
Authority
JP
Japan
Prior art keywords
signal
small tile
tile area
printed circuit
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7005336A
Other languages
English (en)
Other versions
JP2733206B2 (ja
Inventor
Ronald J Straayer
ジェイ ストレイヤー ロナルド
Scott P Snietka
ピー スニーカ スコット
Peter M Walsh
エム ウォルシュ ピーター
James P Kohler
ピー コーラー ジェームス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gerber Systems Corp
Original Assignee
Gerber Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gerber Systems Corp filed Critical Gerber Systems Corp
Publication of JPH0835936A publication Critical patent/JPH0835936A/ja
Application granted granted Critical
Publication of JP2733206B2 publication Critical patent/JP2733206B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/32—Determination of transform parameters for the alignment of images, i.e. image registration using correlation-based methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 プリント回路基板の自動光学検査装置に用い
られる、基板の局所的な歪みを補正することが可能な方
法及び装置を提供する。 【構成】 基板上のパターン構成要素のＣＡＤ設計上の
データベース信号を、走査線毎に並べられた画素群の状
態遷移に対応する画素群信号として受けるステップと、
基板を小タイル領域に分割し、上記信号を複数の小タイ
ル領域設計信号アレイとして得るステップＳ６６と、完
成された基板を走査して、設計上のデータベース信号と
同様に実走査データベース信号を、複数の小タイル領域
実走査信号アレイとして得るステップＳ６４と、設計と
実走査信号のアレイとを比較するステップＳ７０と、こ
の比較で、完成された基板上のパターン構成要素の画素
の実位置の設計上との位置変化を表す歪みベクトル信号
を生成するステップと、完成基板の欠陥の検査中で、自
動光学検査装置に送られる、走査された画素の位置変化
を取り除く信号を生成するステップＳ７４とを有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プリント回路基板の製
造に用いる自動光学検査装置に関し、より詳細には、プ
リント回路基板に生じる局所的な歪みを補正する装置に
関する。なお本発明の内容は、米国特許第５，１６３，
１２８号、米国特許第５，１５７，７６２号、及び米国
特許出願Ｎｏ．０８／１４３／４３４と関連性がある。
【０００２】
【従来技術及びその問題点】今日、プリント回路基板
（ＰＣＢ：printed circuit board ）は、ほぼ全自動化
されたシステムにより製造される。ある種のプリント回
路基板の回路は、コンピュータ援用自動設計（ＣＡＤ）
装置を用いて作成される。このＣＡＤ装置は、単にプリ
ント回路基板の回路配線図を生成するだけでなく、該プ
リント回路基板上に配設される装置全ての該プリント回
路基板上でのレイアウトをも提供する。このレイアウト
に関する情報は、レーザープロッタ等の装置に供給さ
れ、この装置によってプリント回路基板を製作するのに
必要なアートワークが提供される。このアートワークと
は、透明素材上に不透明な領域を構成し、該不透明な領
域と透明領域とによりプリント回路基板の回路形状を表
すものと定義する。
【０００３】しかしながら、プリント回路基板またはプ
リント回路基板のアートワークにおいて、プリント回路
基板を使用不能とする種々の欠陥が生じることがある。
これら欠陥は、アートワークの収縮または膨張あるいは
プリント回路基板の製作工程での不具合等、多くの原因
による。プリント回路基板における欠陥を検知する従来
の装置の多くは、製造工程で発生した瑕疵を検出するた
め、単に与えられたプリント回路基板を基準品即ち欠陥
のないプリント回路基板（規準基板）と比較するに過ぎ
ない。規準基板を用いた装置では、規準基板自体に欠陥
がある場合、規準基板が有する欠陥と同様の欠陥を有す
るプリント回路基板を不良品として判断することができ
ない。
【０００４】さらに、幾つかの光学式プリント回路基板
検査装置においては、アートワーク上において、回路パ
ターンを構成する構成要素（以下『パターン構成要素』
と称す）から離れた位置に配設された見当合わせマーク
（registration mark ）を利用して検査するように構成
されたものがある。ここでは、プリント回路基板上に描
かれた複数の見当合わせマークの大きさ及び場所が規準
と比較され、これによって収縮または膨張の程度が検査
される。収縮または膨張の量が所定値を超えている場合
には、その基板は不良品と判断される。
【０００５】プリント回路基板の自動光学検査（ＡＯ
Ｉ：automatic optical inspection）に用いられる公知
装置の殆どは、パターン構成要素の長さを検査対象に用
いる装置（rule based systems）である。 これら装置
は、与えられた走査線において、走査されたプリント回
路基板のパターン構成要素を該要素の幅に関して画素で
もって解析し、この測定された幅と理想的なパターン構
成要素の幅とを比較する。これらの装置では瑕疵の存在
を確証するために、パターン構成要素の端部を検査対象
に用いる他の自動光学検査装置（edge based system ）
が用いられる。この装置は、パターン構成要素自体を工
夫することなく、走査線にまたがった、パターン構成要
素の端部（feature edge）に対応する状態遷移（例え
ば、白から黒へ）を求め、これによって瑕疵の有無を検
査する。
【０００６】パターン構成要素の端部を検査対象とする
状態遷移検知装置は、ＣＡＤデータベースの画素と、プ
リント回路基板の基台から走査された画素に対応する画
素との間で画素同士を比較する方法を採用している。こ
の装置を正常に作動させるには、走査された画素とＣＡ
Ｄデータベースの画素との間において極めて高い正確さ
が必要とされる。即ち、基台上から走査された画素の位
置が、ＣＡＤデータベースの画素の位置に正確に対応し
ている必要がある。それらが互いに正確に対応していな
い場合には、エラー信号が生成される。
【０００７】プリント回路基板の基台に生じる歪みの原
因は多岐にわたる。基台自体が歪んでいる場合もあれ
ば、使用するアートワークが誤寸法をもって生成される
場合もある。他の要因としては、基台のエッチング工程
中に起こり得る歪みや、理想状態からの温度や湿度の変
化等がある。ここで重要なことは、歪みが連続して発生
していない場合や、歪みが基台やパネル全域に亘って延
びていない場合があり、または歪みが一か所または二か
所以上の場所に局所的に発生している場合があることで
ある。さらに、放射線状に延びる歪みと直線状に延びる
歪みとでは、それぞれの歪みの大きさが異なる。多くの
プリント回路基板製造ラインは、８ないし１２個のプリ
ント回路基板を有するパネルを使用している。このた
め、僅かな歪みの発生によって、パネル上の末端に位置
する回路が、１または２以上の画素分誤って登録される
可能性がある。
【０００８】
【発明の目的】プリント回路基板の歪みを検出するため
に、オリジナルのラスターＣＡＤデータからデータベー
スを生成し、局所的に発生する基台の歪みを修正するこ
とを可能とする方法及び装置を有することは有利であ
る。本発明は、このような方法及び装置に関するもので
ある。
【０００９】本発明は、プリント回路基板の自動光学検
査装置に用いられる、基板の局所的な歪みを補正するこ
とが可能な方法及び装置を提供することを目的とする。
さらに本発明は、この種の装置であり、かつ画素が、基
板表面を格子状に細分化する複数のタイル領域中に配置
されている方法及び装置を提供することを目的とする。
さらに本発明は、この種の装置であって、各走査された
画素信号が、対応するＣＡＤデータベースの画素信号と
比較されて局所歪みベクトルを形成する方法及び装置を
提供することを目的とする。
【００１０】
【発明の概要】上記目的を達成する本発明は、プリント
回路基板の自動光学検査装置に用いられる、プリント回
路基板に発生する歪みの補正方法であって、プリント回
路基板上に形成すべきパターン構成要素の設計上のデー
タベース信号を、一本の走査線毎に並べられた多数の画
素群の状態遷移に対応する画素群信号として受けるステ
ップと；上記基板を格子状に分割された複数の略矩形の
小タイル領域に分割し、上記設計上のデータベース信号
をこの小タイル領域内の複数の信号アレイに分けてグル
ープ化して、複数の小タイル領域設計信号アレイとして
得るステップと；完成された基板を走査して、該完成基
板上のパターン構成要素のデータベースを表す、上記設
計上のデータベース信号と同様の画素群信号からなる実
走査データベース信号を受けるステップと；上記実走査
データベース信号を、上記基板の格子状に分割された複
数の小タイル領域内の複数の信号アレイに分けてグルー
プ化し、複数の小タイル領域実走査信号アレイとして得
るステップと；上記各小タイル領域において、上記小タ
イル領域設計信号アレイと小タイル領域実走査信号アレ
イとを比較するステップと；この小タイル領域設計信号
アレイと小タイル領域実走査信号アレイとの比較に基づ
き、完成された基板上の各小タイル領域について、完成
基板上のパターン構成要素の画素の実位置の設計上の位
置からの位置変化を表す歪みベクトル信号を生成するス
テップと；上記完成基板の欠陥の検査中において、上記
自動光学検査装置に送られる、上記走査された画素の位
置変化を取り除く信号を生成するステップと；を有する
ことを特徴としている。
【００１１】また本発明は、プリント回路基板の自動光
学検査装置に用いられる、プリント回路基板に発生する
歪みの補正装置であって、プリント回路基板上に形成す
べきパターン構成要素の設計上のデータベース信号を、
一本の走査線毎に並べられた多数の画素群の状態遷移に
対応する画素群信号として受ける手段と；上記基板を格
子状に分割された複数の略矩形の小タイル領域に分割
し、上記設計上のデータベース信号をこの小タイル領域
内の複数の信号アレイに分けてグループ化して、複数の
小タイル領域設計信号アレイとして得る手段と；完成さ
れた基板を走査して、該完成基板上のパターン構成要素
のデータベースを表す、上記設計上のデータベース信号
と同様の画素群信号からなる実走査データベース信号を
受ける手段と；上記実走査データベース信号を、上記基
板の格子状に分割された複数の小タイル領域内の複数の
信号アレイに分けてグループ化し、複数の小タイル領域
実走査信号アレイとして得る手段と；上記各小タイル領
域において、上記小タイル領域設計信号アレイと小タイ
ル領域実走査信号アレイとを比較する手段と；この小タ
イル領域設計信号アレイと小タイル領域実走査信号アレ
イとの比較に基づき、完成された基板上の各小タイル領
域について、完成基板上のパターン構成要素の画素の実
位置の設計上の位置からの位置変化を表す歪みベクトル
信号を生成する手段と；上記完成基板の欠陥の検査中に
おいて、上記自動光学検査装置に送られる、上記走査さ
れた画素の位置変化を取り除く信号を生成する手段と；
を有することを特徴としている。
【００１２】また本発明は、プリント回路基板の自動光
学検査装置に用いられる、プリント回路基板に発生する
歪みの補正方法であって、プリント回路基板上に形成す
べきパターン構成要素の設計上のデータベース信号を、
一本の走査線毎に並べられた多数の画素群の状態遷移に
対応する画素群信号として受けるステップと；上記基板
を格子状に分割された複数の略矩形の小タイル領域に分
割し、上記設計上のデータベース信号をこの小タイル領
域内の複数の信号アレイに分けてグループ化して、複数
の小タイル領域設計信号アレイとして得るステップと；
完成された基板を走査して、該完成基板上のパターン構
成要素のデータベースを表す、上記設計上のデータベー
ス信号と同様の画素群信号からなる実走査データベース
信号を受けるステップと；上記実走査データベース信号
を、上記基板の格子状に分割された複数の小タイル領域
内の複数の信号アレイに分けてグループ化し、複数の小
タイル領域実走査信号アレイとして得るステップと；上
記各小タイル領域において、上記小タイル領域設計信号
アレイと小タイル領域実走査信号アレイとを比較するス
テップと；この小タイル領域設計信号アレイと小タイル
領域実走査信号アレイとの比較に基づき、完成された基
板上の各小タイル領域について、完成基板上のパターン
構成要素の画素の実位置の設計上の位置からの位置変化
を表す歪みベクトル信号を生成するステップと；上記完
成基板の欠陥の検査中において、上記自動光学検査装置
に送られる、上記走査された画素の位置変化を取り除く
信号を生成するステップと；を有することを特徴とする
プリント回路基板の自動光学検査装置における歪み補正
方法を用いて製造されるプリント回路基板を特徴として
いる。
【００１３】また本発明は、プリント回路基板の自動光
学検査装置の測定に用いられる方法であって、プリント
回路基板上に形成すべき設計上の大きさと位置を持った
パターン構成要素を有し、かつ該パターン構成要素の設
計上のデータベース信号が、一本の走査線毎に並べられ
た多数の画素群の状態遷移に対応する画素群信号とされ
た規準設計基板を生成するステップと；上記規準設計基
板上のパターン構成要素のデータベースを表す規準設計
基板データベース信号を受けるステップと；完成された
基板を走査して、該完成基板上のパターン構成要素のデ
ータベースを表す、上記設計上のデータベース信号と同
様の画素群信号からなる実走査データベース信号を受け
るステップと；上記実走査データベース信号を、上記基
板の格子状に分割された複数の小タイル領域内の複数の
信号アレイに分けてグループ化し、複数の小タイル領域
実走査信号アレイとして得るステップと；上記各小タイ
ル領域において、上記小タイル領域設計信号アレイと小
タイル領域実走査信号アレイとを比較するステップと；
この小タイル領域設計信号アレイと小タイル領域実走査
信号アレイとの比較に基づき、完成された基板上の各小
タイル領域について、完成基板上のパターン構成要素の
画素の実位置の設計上の位置からの位置変化を表す、上
記自動光学検査装置に送られる歪みベクトル信号を生成
するステップと；を有することを特徴としている。
【００１４】
【実施例】図１は、プリント回路基板の製造に用いるシ
ステム１０の代表的な装置を模式的に示した図である。
プリント回路基板（ＰＣＢ）上の回路は、典型的にはＣ
ＡＤ／ＣＡＭ装置（ブロック１２）を使用して形成され
る。このＣＡＤ／ＣＡＭ装置は、プリント回路基板上の
回路のレイアウト図を含むデータファイルを生成する。
プリント回路基板上の回路は、上記ＣＡＤ／ＣＡＭ装置
において、幾何学的な形状を有するパターン構成要素に
よって構成されている。これらのパターン構成要素は、
円や四角形等の基本要素を結合して構成されている。各
パターン構成要素は、初期ＣＡＤデータから、パターン
構成要素のアパーチャに関するＣＡＤデータに関連し
て、ＣＡＤのデータコマンドを「フラッシュ」または
「ドロー」に変換することにより形成される。「フラッ
シュ」コマンドによって、単一の場所に１つのアパーチ
ャが置かれ、一方、「ドロー」コマンドによって、１つ
のアパーチャが開始点から停止点まで移動する。ＣＡＤ
データは、ベクトル形式で生成される。
【００１５】ブロック１４において、このデータファイ
ルは、プリント回路基板の回路の物理的なレイアウトを
作成するプロセッサに入力される。相当するデータファ
イルの大きさは非常に大きい。そのため、ほとんどのシ
ステムにおいては、公知技術を使用して、これらのデー
タが圧縮される。この技術においては、種々の記号化
（エンコード）された走行長さ（ＲＬＥ）または相当フ
ォーマットが含まれる。そして、このデータファイル
は、プリント回路基板を製造するのに必要なアートワー
クを製作するのに使用するフォトプロッタ１６を含む一
連の装置に提供される。このフォトプロッタは典型的に
はレーザーダイレクトイメージャー（ＬＤＩ）である。
このレーザーダイレクトイメージャはプラテンに相対し
て露出レーザービーム走査スポットを移動し、入力信号
による命令に応じてビームをオンオフする。このライン
が引かれた後、書き込み台は解像度（例えば、２分の１
ミリ）と等しい距離を移動し、次のラインが引かれる。
この工程は、全体のイメージがプラテン上のフィルムに
露出するまで継続する。プリント回路基板全体のイメー
ジの場合、５２，０００スキャンとなり、それぞれは４
０，８００ビット、５０００バイト、あるいは２５００
バイトの１６ビットのワードで形成される。最後に、ブ
ロック１８において、公知の装置によってプリント回路
基板が製造される。
【００１６】プリント回路基板の欠陥を試験するため
に、圧縮されたデータファイルの形式とした、許容誤差
を考慮されたＣＡＤデータ１３が、１８５０型不良品検
出システム等のプリント回路基板不良品検出システム
（ＡＩＯシステム）２０に提供される。この１８５０型
不良品検出システムはデータを伸長してラスターフォマ
ットに戻し、プリント回路基板の基準イメージを発生さ
せる。このイメージは本システムにおいて、プリント回
路基板の走査イメージと比較され、検定ステーション２
２においてその後照合されうる欠陥品の位置を突きとめ
るのに使用される。
【００１７】図２は、複数の画素と幾つかの走査線上に
跨がって延びる、プリント回路基板のアートワークに関
して描かれたライン状のパターン構成要素の概要図であ
る。上述したように、一つのＣＡＤデータベースは、各
パターン構成要素が、プリント回路基板上に与えられた
アドレスまたは位置を持った予め選択された画素を取り
囲んだ状態で、該プリント回路基板の他のパターン構成
要素と同様に、線状のディジタルイメージを有してい
る。この線状のディジタルイメージは、図２中において
パターン構成要素２４として示されている。各画素は、
隣接する画素から所定量隔たる中心位置を有している。
基板の歪みは、この中心位置から隣接する画素までの間
隔を変化させる。歪みが基板に亘って延びている場合に
は、単に該歪みの累積的効果によって、基板全体または
該基板上の回路全体が誤ったエラー信号を生成すること
になる。パネルが大きい程、歪みに対する感度が増大す
る。
【００１８】光学検査工程中実際に製造されたプリント
回路基板のアートワークが走査され、この走査によって
走査イメージが得られる。このような走査方法及び手段
は公知である。この走査イメージは、図２中において基
板２８上のパターン構成要素２６として示されている。
実際の画素の中心位置が、例えば設計中心位置から若干
ずれている場合には、実際のプリント回路基板のパター
ン構成要素は、該要素の設計位置に対してずれることに
なる。図２中、パターン構成要素２６は、ＣＡＤパター
ン構成要素２４に対して、右方向に距離３０、上方向に
距離３２ずれた位置にある。距離３０は例えば画素２つ
分に相当し、距離３２は、同画素１つ分に相当する。公
知のＡＯＩシステムは、図２に示した状態の場合では、
ＣＡＤパターン構成要素２４の画素中心位置と走査され
たパターン構成要素２６の画素中心位置とが十分異なっ
ているため、ＣＡＤデータと走査されたデータとの比較
後瑕疵との判断を下す。
【００１９】本発明では、図３に示すパネルまたは基板
３４を格子状に区切って複数の矩形のタイル領域３６に
区分けして各タイル領域３６を検査することによってこ
の問題を解消している。本実施例において、タイル領域
３６の大きさは、縦横の長さが夫々約１インチに設定さ
れている。本発明による装置は、完成回路基板を走査し
て得られる画素データと、該画素に対応するＣＡＤデー
タベースからの画素データとを比較することにより最適
な適合はどれかを決定するものである。局所歪みベクト
ル３８は、タイル領域３６に関して生成され、サンプル
検査に用いられるパネルまたは基板の歪みマップを編集
するのに利用される。本発明による装置は、記憶された
タイル領域３６に関する補正係数を生成する。この補正
係数は、ルックアップテーブルフォーマットで生成され
ることが好ましい。図３中、局所歪みは、格子に沿った
符号３９で示される端部に沿って発生しており、例えば
基板３４が折れ、尾根部または谷部が発生することが分
かる。
【００２０】画素と画素とを比較する検査方法は、状態
遷移を検出するＡＯＩシステムにとって好ましく、走査
されたイメージがＣＡＤイメージと正確に対応すること
が必要とされる。隙間、欠損、鼠による噛跡、隆起、ピ
ンホール、しみ等は、全てエラー信号を起こすべき欠陥
である。大き過ぎるパターン構成要素、小さ過ぎるパタ
ーン構成要素、及び正規位置にないパターン構成要素も
同様にエラー信号を起こすべき欠陥である。プリント回
路基板の多くの製造元は、正規位置にないパターン構成
要素を、その配置が所定の許容誤差範囲内であれば真の
欠陥として区別していない。パターン構成要素の間隔の
許容度は、通常、パターン構成要素の大きさの許容度よ
りもかなり大きく、層状に形成されるプリント回路基板
の各層の比較考察によって記録される。本実施例の装置
は、ＣＡＤの規準画素データと走査された画素データと
を比較する検査方法を維持し、歪みを含んだサンプルを
許容するものである。
【００２１】従来のシステムは、ＣＡＤデータの「ラバ
ーシーティング」として知られた手法によって全体的な
歪みの補正していた。この手法は、検査以前に各基板上
の所定の見当合わせポイントを走査することを必要とす
る。走査されたイメージは、正確なパネル配置と全体的
な歪み値を計算するために、ＣＡＤイメージの見当合わ
せポイントと比較される。例えば３つの見当合わせポイ
ント４０、４２、４４がパネルの境界上に位置されてい
る。検査の間、装置は、自動的に各ポイントを走査し、
直線的な伸長または収縮に関する値を算出する。この工
程には、約２０秒の時間が必要である。局所歪みを検出
するためにこの手法を拡張することは実際的でない。例
えば、１インチの格子状タイル領域を持った縦横１８×
２４インチのパネルにおいて、各登録ポイントを走査し
て処理する時間が５秒とすると、３０分以上の時間が必
要となる。登録ポイントをマニュアル操作によって選択
する場合には、それ以上の時間が必要になる。
【００２２】本発明による補正装置は、上述の全体的な
歪みを補正する手法を補足し、現存するＡＯＩ処理に容
易に統合することができる。全体的な補正の実行完了
後、１インチのタイル領域を複数走査することによって
パネルまたは基板の画像が得られる。走査されたデータ
とＣＡＤデータとの比較動作中、ＣＡＤデータベース中
の選択された信号のグループが、タイル領域の歪みベク
トルと略同一の量分、走査線に沿って位置が移動され
る。シフトされたデータと走査されたデータが再度比較
される。各タイル領域に関して、走査されたデータとＣ
ＡＤデータとの比較で位置ずれが全くない状態となるよ
うな最適な適合が達成されるまでこの操作が繰り返し行
われる。補正を行う最終的な画素シフト量は、歪みベク
トルマップを作成するために保持される。
【００２３】本発明の技術分野における当業者は、歪み
ベクトルマップを、プリント回路基板を製造する工程に
おける問題を示すのに利用してよいことに気付く。即
ち、公知のパターン構成要素を持つ基板等は、本発明を
用いて走査されることが可能である。パターン構成要素
の理想的な位置からのどのようなずれも、製造工程にお
ける欠陥を示すものである。例えば、単純な横方向の歪
みは、製造装置の誤差等が許容範囲外であることを示
す。
【００２４】典型的なプリント回路基板では、画素のサ
イズが０．０００５インチであり、ＣＡＤのタイル領域
の大きさは、Ｘ方向（図３の横方向）に２，０００画
素、Ｙ方向（図３の縦方向）に２，０１６画素のサイズ
とされている。走査する格子はＸ方向で２，０３２画
素、Ｙ方向で２，０４８画素のサイズである。本発明に
よる装置は、対応するＣＡＤデータのタイル領域に最も
適合する走査タイル領域を用いて、正確な縦横が２，０
００画素と２，０１６画素の領域を決定するために計算
を実行する。局所的な歪みが全く存在しない場合、ＣＡ
Ｄデータは中心に位置する２，０００画素と２，０１６
画素の領域と一致する。局所的な歪みが存在する場合に
は、ＣＡＤデータは、設計位置から直交する方向に移動
された領域と一致する。図７はこの例を図示している。
該図に示すように、走査されたタイル領域４６上にＣＡ
Ｄデータタイル領域４８が重なっている。
【００２５】計算の効率を図るために、本発明では、２
次元のイメージからなる、２つの直交するヒストグラム
を用いる。図４ないし図６は、このプロセスを示してい
る。パターン構成要素５０は、基板の領域５６内におい
て互いに直交する方向に延びる線状要素５２、５４から
なっている。各横方向の列に関しての黒色とされた画素
の総計は合計されてＸ軸に関するヒストグラムを形成
し、各縦方向の列に関しての黒色とされた画素の総計
は、Ｙ軸に関するヒストグラムを形成する。図５及び図
６は、これらヒストグラムを線５８、６０で示してい
る。これらＸ−Ｙ軸のヒストグラムは、最適な適合のた
めの最適な移動量を決定するために相互に関連してい
る。与えられた検査の効率を増すために、ＣＡＤイメー
ジのパターン構成要素の形状が予め計算され、規準イメ
ージデータベースと共に記憶される。さらに与えられた
検査の効率を増すため、互いに関連性を持った検査スペ
ースを限定するように、最大画素移動を１６画素分より
小さくセットすることができる。他の手法、例えば最適
な２次元アルゴリズムを含んだ手法に置き換えることが
できる。
【００２６】本実施例では、基板を横切る一つの方向に
おける複数のタイル領域が、１本のプリント回路基板ス
トライプ（stripe) として扱われる。１つのストライプ
に関し、各タイル領域毎に処理が行われる。各タイル領
域に関し、画素と画素との比較に続いて歪み補正が実行
される。ＣＡＤデータ信号は、規準またはマスタータイ
ル領域を形成し、互いに重なり合わないように構成され
ている。走査格子の信号は、同一のＸ中心を、対応する
ＣＡＤ格子と共用するが、設計位置からの移動を調整す
るためにＸ方向で重なり合う。ストライプの長さは、本
実施例では、最初と最後の格子に関して設計位置から移
動させるのを許容するために、最初と最後に１６画素分
伸長される。
【００２７】完成プリント回路基板の歪みはプリスキャ
ンによって検出できるが、本実施例では、歪みは完成プ
リント回路基板を走査する間に検出するように構成され
ている。歪み補正は、「学習モード」で実行させること
ができる。この学習モードでは、歪みは、一つのロット
中の一番最初の基板（第一基板）またはパネルに関して
のみ計算される。この第一基板を形成するデータは記憶
されてロットの残りの基板のために再利用される。また
は、歪み補正は、与えられたロット中の各基板または幾
つかの基板のみに関して実行させることができる。これ
ら歪み補正の実行モードは、装置の動作中に手動にて選
択することができる。
【００２８】図８は、本発明の補正装置の全体的な動作
を示している。アルゴリズム６２が基板の各タイル領域
に関して実行される。最初に、基板が走査されて走査デ
ータベース６４が生成される。プリント回路基板上に生
成されるパターン構成要素を含んだＣＡＤデータベース
６６は予め生成されている。ＣＡＤデータベースと走査
されたデータベースの両信号は、各格子が共通の原点に
関して中心に置かれる状態で複数の格子として分類され
る（ステップ６８）。上述したように、走査される格子
のサイズは、対応するＣＡＤデータベースのものより若
干大きい。各格子に関して走査信号とＣＡＤデータベー
ス信号とが、上記ヒストグラム解析を用いて比較され
（ステップ７０）、局所歪みベクトルが計算される（ス
テップ７２）。その後、同じロット中の他の基板も同様
に操作者が選択した上記基板に関する欠陥の検出以前
に、格子内の走査線に関する補正係数がＣＡＤデータベ
ース信号と結合される（ステップ７４）。
【００２９】なお、本発明を実施例を通して説明した
が、本発明の技術分野における当業者は、本発明の精
神、範囲から逸脱することなしに種々の変更、削除、追
加をすることが可能である。
【００３０】
【発明の効果】以上のように、本発明の方法または装置
によれば、格子状に区画したタイル領域における実際の
走査データとＣＡＤデータを比較して補正処理を施した
歪みマップを用いることで、許容範囲内にある単なる局
所歪みがある場合でも不良品と判断されることなく、基
板の局所的な歪みを適切に補正することができる。
【図面の簡単な説明】
【図１】プリント回路基板の製造に使用されるシステム
の概略図である。
【図２】プリント回路基板アートワークの縞状パターン
構成要素の概略図である。
【図３】その表面が、本発明によって提供される自動光
学検査装置によって計算された局所歪みベクトルを有す
る複数の格子領域として構成されたプリント回路基板の
基板を示す概略図である。
【図４】プリント回路基板上のパターン構成要素を示す
概略図である。
【図５】図４に関連する、本発明による装置によって算
出された横方向のヒストグラムをグラフで示す図であ
る。
【図６】図４に関連する、本発明による装置によって算
出された縦方向のヒストグラムをグラフで示す図であ
る。
【図７】走査されたプリント回路基板の格子の一部と、
関連するＣＡＤ画素信号とを示す概略図である。
【図８】本発明による自動光学検査装置によって実行さ
れるアルゴリズムをダイヤグラムで示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット ピー スニーカ アメリカ合衆国 コネチカット州 06232 アンドヴァー ベア スウァンプ ロー ド 50 (72)発明者 ピーター エム ウォルシュ アメリカ合衆国 コネチカット州 06074 サウスウィンザー メイン ストリート 1281 (72)発明者 ジェームス ピー コーラー アメリカ合衆国 コネチカット州 06488 サウスベリー ポヴァティ ロード 204

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 プリント回路基板の自動光学検査装置に
    用いられる、プリント回路基板に発生する歪みの補正方
    法であって、 プリント回路基板上に形成すべきパターン構成要素の設
    計上のデータベース信号を、一本の走査線毎に並べられ
    た多数の画素群の状態遷移に対応する画素群信号として
    受けるステップと；上記基板を格子状に分割された複数
    の略矩形の小タイル領域に分割し、上記設計上のデータ
    ベース信号をこの小タイル領域内の複数の信号アレイに
    分けてグループ化して、複数の小タイル領域設計信号ア
    レイとして得るステップと；完成された基板を走査し
    て、該完成基板上のパターン構成要素のデータベースを
    表す、上記設計上のデータベース信号と同様の画素群信
    号からなる実走査データベース信号を受けるステップ
    と；上記実走査データベース信号を、上記基板の格子状
    に分割された複数の小タイル領域内の複数の信号アレイ
    に分けてグループ化し、複数の小タイル領域実走査信号
    アレイとして得るステップと；上記各小タイル領域にお
    いて、上記小タイル領域設計信号アレイと小タイル領域
    実走査信号アレイとを比較するステップと；この小タイ
    ル領域設計信号アレイと小タイル領域実走査信号アレイ
    との比較に基づき、完成された基板上の各小タイル領域
    について、完成基板上のパターン構成要素の画素の実位
    置の設計上の位置からの位置変化を表す歪みベクトル信
    号を生成するステップと；上記完成基板の欠陥の検査中
    において、上記自動光学検査装置に送られる、上記走査
    された画素の位置変化を取り除く信号を生成するステッ
    プと；を有することを特徴とするプリント回路基板の自
    動光学検査装置における歪み補正方法。
  2. 【請求項２】 請求項１において、走査される小タイル
    領域及び設計上の小タイル領域の夫々は中心画素を有し
    ており、さらに、 上記複数の小タイル領域設計信号アレイの中心画素と複
    数の小タイル領域実走査信号アレイを上記中心画素とを
    センタリングして一致させるステップと；上記複数の小
    タイル領域実走査信号アレイの１つの信号アレイに対し
    て上記複数の小タイル領域設計信号アレイの１つの信号
    アレイの位置を少なくとも１画素分だけ移動調整するス
    テップと；この移動調整された複数の小タイル領域設計
    信号アレイの位置が、移動調整前の該複数の小タイル領
    域設計信号アレイの位置と比べて、上記ベクトル信号に
    対応する移動量よりも小さいか否かを決定するステップ
    と；を有する方法。
  3. 【請求項３】 請求項２において、さらに、上記パター
    ン構成要素の上記小タイル領域の縦横のいずれか一方向
    の画素群のヒストグラム信号を計算するステップを有す
    る方法。
  4. 【請求項４】 請求項３において、さらに、上記小タイ
    ル領域の各直交する方向に関する上記ヒストグラム信号
    を生成するステップを有する方法。
  5. 【請求項５】 請求項４において、さらに、調整される
    小タイル領域画素アレイの位置を上記ヒストグラムと関
    連して選択するステップを有する方法。
  6. 【請求項６】 請求項１において、設計上のデータベー
    ス信号を複数の小タイル領域設計信号アレイとして得る
    ステップは、さらに、該小タイル領域設計信号アレイの
    大きさを、複数の小タイル領域実走査信号アレイの大き
    さよりも、画素数レベルにおいて大きくするステップを
    有する方法。
  7. 【請求項７】 プリント回路基板の自動光学検査装置に
    用いられる、プリント回路基板に発生する歪みの補正装
    置であって、 プリント回路基板上に形成すべきパターン構成要素の設
    計上のデータベース信号を、一本の走査線毎に並べられ
    た多数の画素群の状態遷移に対応する画素群信号として
    受ける手段と；上記基板を格子状に分割された複数の略
    矩形の小タイル領域に分割し、上記設計上のデータベー
    ス信号をこの小タイル領域内の複数の信号アレイに分け
    てグループ化して、複数の小タイル領域設計信号アレイ
    として得る手段と；完成された基板を走査して、該完成
    基板上のパターン構成要素のデータベースを表す、上記
    設計上のデータベース信号と同様の画素群信号からなる
    実走査データベース信号を受ける手段と；上記実走査デ
    ータベース信号を、上記基板の格子状に分割された複数
    の小タイル領域内の複数の信号アレイに分けてグループ
    化し、複数の小タイル領域実走査信号アレイとして得る
    手段と；上記各小タイル領域において、上記小タイル領
    域設計信号アレイと小タイル領域実走査信号アレイとを
    比較する手段と；この小タイル領域設計信号アレイと小
    タイル領域実走査信号アレイとの比較に基づき、完成さ
    れた基板上の各小タイル領域について、完成基板上のパ
    ターン構成要素の画素の実位置の設計上の位置からの位
    置変化を表す歪みベクトル信号を生成する手段と；上記
    完成基板の欠陥の検査中において、上記自動光学検査装
    置に送られる、上記走査された画素の位置変化を取り除
    く信号を生成する手段と；を有することを特徴とするプ
    リント回路基板の自動光学検査装置における歪み補正装
    置。
  8. 【請求項８】 請求項７において、走査される小タイル
    領域及び設計上の小タイル領域の夫々は中心画素を有し
    ており、さらに、 上記複数の小タイル領域設計信号アレイの中心画素と複
    数の小タイル領域実走査信号アレイを上記中心画素とを
    センタリングして一致させる手段と；上記複数の小タイ
    ル領域実走査信号アレイの１つの信号アレイに対して上
    記複数の小タイル領域設計信号アレイの１つの信号アレ
    イの位置を少なくとも１画素分だけ移動調整する手段
    と；この移動調整された複数の小タイル領域設計信号ア
    レイの位置が、移動調整前の該複数の小タイル領域設計
    信号アレイの位置と比べて、上記ベクトル信号に対応す
    る移動量よりも小さいか否かを決定する手段と；を有す
    る装置。
  9. 【請求項９】 請求項８において、さらに、上記パター
    ン構成要素の上記小タイル領域の縦横のいずれか一方向
    の画素群のヒストグラム信号を計算する手段を有する装
    置。
  10. 【請求項１０】 請求項９において、さらに、上記小タ
    イル領域の各直交する方向に関する上記ヒストグラム信
    号を生成する手段を有する装置。
  11. 【請求項１１】 請求項１０において、さらに、調整さ
    れる小タイル領域画素アレイの位置を上記ヒストグラム
    と関連して選択する手段を有する装置。
  12. 【請求項１２】 請求項７において、設計上のデータベ
    ース信号を複数の小タイル領域設計信号アレイとして得
    るステップは、さらに、該小タイル領域設計信号アレイ
    の大きさを、複数の小タイル領域実走査信号アレイの大
    きさよりも、画素数レベルにおいて大きくする手段を有
    する装置。
  13. 【請求項１３】 プリント回路基板の自動光学検査装置
    に用いられる、プリント回路基板に発生する歪みの補正
    方法であって、 プリント回路基板上に形成すべきパターン構成要素の設
    計上のデータベース信号を、一本の走査線毎に並べられ
    た多数の画素群の状態遷移に対応する画素群信号として
    受けるステップと；上記基板を格子状に分割された複数
    の略矩形の小タイル領域に分割し、上記設計上のデータ
    ベース信号をこの小タイル領域内の複数の信号アレイに
    分けてグループ化して、複数の小タイル領域設計信号ア
    レイとして得るステップと；完成された基板を走査し
    て、該完成基板上のパターン構成要素のデータベースを
    表す、上記設計上のデータベース信号と同様の画素群信
    号からなる実走査データベース信号を受けるステップ
    と；上記実走査データベース信号を、上記基板の格子状
    に分割された複数の小タイル領域内の複数の信号アレイ
    に分けてグループ化し、複数の小タイル領域実走査信号
    アレイとして得るステップと；上記各小タイル領域にお
    いて、上記小タイル領域設計信号アレイと小タイル領域
    実走査信号アレイとを比較するステップと；この小タイ
    ル領域設計信号アレイと小タイル領域実走査信号アレイ
    との比較に基づき、完成された基板上の各小タイル領域
    について、完成基板上のパターン構成要素の画素の実位
    置の設計上の位置からの位置変化を表す歪みベクトル信
    号を生成するステップと；上記完成基板の欠陥の検査中
    において、上記自動光学検査装置に送られる、上記走査
    された画素の位置変化を取り除く信号を生成するステッ
    プと；を有することを特徴とするプリント回路基板の自
    動光学検査装置における歪み補正方法を用いて製造され
    るプリント回路基板。
  14. 【請求項１４】 プリント回路基板の自動光学検査装置
    の測定に用いられる方法であって、 プリント回路基板上に形成すべき設計上の大きさと位置
    を持ったパターン構成要素を有し、かつ該パターン構成
    要素の設計上のデータベース信号が、一本の走査線毎に
    並べられた多数の画素群の状態遷移に対応する画素群信
    号とされた規準設計基板を生成するステップと；上記規
    準設計基板上のパターン構成要素のデータベースを表す
    規準設計基板データベース信号を受けるステップと；完
    成された基板を走査して、該完成基板上のパターン構成
    要素のデータベースを表す、上記設計上のデータベース
    信号と同様の画素群信号からなる実走査データベース信
    号を受けるステップと；上記実走査データベース信号
    を、上記基板の格子状に分割された複数の小タイル領域
    内の複数の信号アレイに分けてグループ化し、複数の小
    タイル領域実走査信号アレイとして得るステップと；上
    記各小タイル領域において、上記小タイル領域設計信号
    アレイと小タイル領域実走査信号アレイとを比較するス
    テップと；この小タイル領域設計信号アレイと小タイル
    領域実走査信号アレイとの比較に基づき、完成された基
    板上の各小タイル領域について、完成基板上のパターン
    構成要素の画素の実位置の設計上の位置からの位置変化
    を表す、上記自動光学検査装置に送られる歪みベクトル
    信号を生成するステップと；を有することを特徴とする
    プリント回路基板の自動光学検査装置の測定に用いられ
    る方法。
JP7005336A 1994-01-14 1995-01-17 プリント回路基板の自動光学検査装置における歪み補正方法及び装置 Expired - Lifetime JP2733206B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/182,842 1994-01-14
US08/182,842 US5506793A (en) 1994-01-14 1994-01-14 Method and apparatus for distortion compensation in an automatic optical inspection system

Publications (2)

Publication Number Publication Date
JPH0835936A true JPH0835936A (ja) 1996-02-06
JP2733206B2 JP2733206B2 (ja) 1998-03-30

Family

ID=22670277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7005336A Expired - Lifetime JP2733206B2 (ja) 1994-01-14 1995-01-17 プリント回路基板の自動光学検査装置における歪み補正方法及び装置

Country Status (5)

Country Link
US (1) US5506793A (ja)
JP (1) JP2733206B2 (ja)
DE (1) DE19500382A1 (ja)
FR (1) FR2715241B1 (ja)
GB (1) GB2285682B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002251604A (ja) * 2001-02-23 2002-09-06 Ibiden Co Ltd 画像データ作成方法およびその装置
US7430319B2 (en) 2001-12-19 2008-09-30 Fuji Xerox Co., Ltd. Image collating apparatus for comparing/collating images before/after predetermined processing, image forming apparatus, image collating method, and image collating program product
JP2009276096A (ja) * 2008-05-12 2009-11-26 Seiko Precision Inc 基板変形認識方法及び基板変形認識装置及び基板変形認識プログラム
US7684625B2 (en) 2002-12-20 2010-03-23 Fuji Xerox Co., Ltd. Image processing apparatus, image processing method, image processing program, printed matter inspection apparatus, printed matter inspection method and printed matter inspection program
JP2015500505A (ja) * 2011-11-16 2015-01-05 ディーシージー システムズ、 インコーポライテッドDcg Systems Inc. 偏光ダイバーシティ撮像およびアライメントのための装置および方法
JP2016042609A (ja) * 2016-01-14 2016-03-31 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハの装着用受け取り手段
US10325798B2 (en) 2010-12-20 2019-06-18 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
KR20190106697A (ko) * 2018-03-08 2019-09-18 가부시키가이샤 뉴플레어 테크놀로지 검사 장치, 검사 방법 및 검사 프로그램을 저장한 기억 매체
JP2020074481A (ja) * 2020-02-06 2020-05-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハの装着用受け取り手段

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844810A (en) * 1995-05-30 1998-12-01 General Electric Company Scaled adaptive lithography
DE59608537D1 (de) * 1995-10-25 2002-02-07 Infineon Technologies Ag Verfahren zur Kontrolle von Scheiben
US5859924A (en) * 1996-07-12 1999-01-12 Robotic Vision Systems, Inc. Method and system for measuring object features
US6075883A (en) 1996-11-12 2000-06-13 Robotic Vision Systems, Inc. Method and system for imaging an object or pattern
US5760893A (en) * 1996-12-24 1998-06-02 Teradyne, Inc. Method and apparatus for inspecting component placement and solder connection in printed circuit board manufacture
IT1290345B1 (it) * 1997-02-18 1998-10-22 Circuit Line Spa Metodo e dispositivo per la correzione dell'errore di allineamento fra aghi di test e punti di test nella fase di test elettrico di
DE19709939A1 (de) * 1997-03-11 1998-09-17 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Prüfen von Leiterplatten
US6122397A (en) * 1997-07-03 2000-09-19 Tri Path Imaging, Inc. Method and apparatus for maskless semiconductor and liquid crystal display inspection
DE19731545C1 (de) * 1997-07-23 1999-05-27 Basler Gmbh Vorrichtung und Verfahren zum optischen Erfassen der Verformung einer Fläche
US6038336A (en) * 1997-12-04 2000-03-14 Daewoo Electronics Co., Ltd. PCB testing circuit for an automatic inserting apparatus and a testing method therefor
JP4002655B2 (ja) * 1998-01-06 2007-11-07 株式会社日立製作所 パターン検査方法およびその装置
DE19831393B4 (de) 1998-07-14 2016-12-08 Ernst Schulte Türschließer
US6438561B1 (en) * 1998-11-19 2002-08-20 Navigation Technologies Corp. Method and system for using real-time traffic broadcasts with navigation systems
US6266436B1 (en) * 1999-04-09 2001-07-24 Kimberly-Clark Worldwide, Inc. Process control using multiple detections
US6376246B1 (en) 1999-02-05 2002-04-23 Maxygen, Inc. Oligonucleotide mediated nucleic acid recombination
WO2000042559A1 (en) * 1999-01-18 2000-07-20 Maxygen, Inc. Methods of populating data structures for use in evolutionary simulations
US20030054390A1 (en) * 1999-01-19 2003-03-20 Maxygen, Inc. Oligonucleotide mediated nucleic acid recombination
US6917882B2 (en) * 1999-01-19 2005-07-12 Maxygen, Inc. Methods for making character strings, polynucleotides and polypeptides having desired characteristics
US8457903B1 (en) 1999-01-19 2013-06-04 Codexis Mayflower Holdings, Llc Method and/or apparatus for determining codons
US7024312B1 (en) 1999-01-19 2006-04-04 Maxygen, Inc. Methods for making character strings, polynucleotides and polypeptides having desired characteristics
US7873477B1 (en) 2001-08-21 2011-01-18 Codexis Mayflower Holdings, Llc Method and system using systematically varied data libraries
US7702464B1 (en) 2001-08-21 2010-04-20 Maxygen, Inc. Method and apparatus for codon determining
US20070065838A1 (en) * 1999-01-19 2007-03-22 Maxygen, Inc. Oligonucleotide mediated nucleic acid recombination
US6165658A (en) * 1999-07-06 2000-12-26 Creo Ltd. Nonlinear image distortion correction in printed circuit board manufacturing
US6912304B1 (en) * 1999-08-02 2005-06-28 Applied Materials, Inc. Two-dimensional scatter plot technique for defect inspection
US7430477B2 (en) * 1999-10-12 2008-09-30 Maxygen, Inc. Methods of populating data structures for use in evolutionary simulations
CA2296143A1 (fr) * 2000-01-18 2001-07-18 9071 9410 Quebec Inc. Systeme d'inspection optique
US6603542B1 (en) 2000-06-14 2003-08-05 Qc Optics, Inc. High sensitivity optical inspection system and method for detecting flaws on a diffractive surface
DE10043728C2 (de) * 2000-09-05 2003-12-04 Atg Test Systems Gmbh Verfahren zum Prüfen von Leiterplatten und Verwendung einer Vorrichtung zum Ausführen des Verfahrens
US6593066B2 (en) 2001-02-28 2003-07-15 Creo Il. Ltd. Method and apparatus for printing patterns on substrates
US6493064B2 (en) 2001-02-28 2002-12-10 Creo Il, Ltd. Method and apparatus for registration control in production by imaging
US7327856B2 (en) * 2001-05-25 2008-02-05 Siemens Aktiengesellschaft Arrangement and method for processing image data
US6766736B2 (en) 2001-08-30 2004-07-27 Micron Technology, Inc. Printing stencils for electronic substrates
CN100510720C (zh) * 2003-09-05 2009-07-08 英业达股份有限公司 降低自动光学检查机误判率的方法
US20050190959A1 (en) * 2004-02-26 2005-09-01 Kohler James P. Drill hole inspection method for printed circuit board fabrication
GB2425829A (en) * 2005-05-06 2006-11-08 Mv Res Ltd A classification system
US7951697B1 (en) 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7923645B1 (en) 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
US8260030B2 (en) * 2009-03-30 2012-09-04 Koh Young Technology Inc. Inspection method
JP5407632B2 (ja) * 2009-07-22 2014-02-05 富士通株式会社 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
KR101231597B1 (ko) * 2010-11-15 2013-02-08 주식회사 고영테크놀러지 검사방법
KR101692277B1 (ko) 2010-11-23 2017-01-04 주식회사 고영테크놀러지 검사방법
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
CN103185560A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业（深圳）有限公司 Pcb板线路的线宽检测系统及方法
CN102682166B (zh) * 2012-05-09 2014-01-15 上海望友信息科技有限公司 Smt设备快速制程系统及方法
CN103323468A (zh) * 2013-05-20 2013-09-25 晟光科技股份有限公司 一种单面多点非接触式图案的测试方法
DE102018220236A1 (de) 2018-11-26 2020-05-28 Heidelberger Druckmaschinen Ag Schnelle Bildentzerrung für Bildinspektion
CN109738158B (zh) * 2019-01-24 2020-11-03 武汉精立电子技术有限公司 基于aoi平台的色度亮度数据的采集方法及装置
CN110109945B (zh) * 2019-04-10 2021-05-07 Tcl华星光电技术有限公司 应用于基板的aoi检测方法、装置、存储介质及aoi检测设备
TWI753554B (zh) * 2020-08-28 2022-01-21 致茂電子股份有限公司 自動化調整電子設備的方法
TWI787781B (zh) * 2021-04-09 2022-12-21 住華科技股份有限公司 監控自動光學檢測裝置的方法及系統
CN116152210A (zh) * 2022-06-20 2023-05-23 苏州康代智能科技股份有限公司 Pcb缺陷修正方法及电路板制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261005A (ja) * 1986-05-07 1987-11-13 Omron Tateisi Electronics Co プリント基板の位置ずれ補正装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957431A (ja) * 1982-09-27 1984-04-03 Fujitsu Ltd 電子ビ−ム露光装置
US4628466A (en) * 1984-10-29 1986-12-09 Excellon Industries Method and apparatus for pattern forming
US4783826A (en) * 1986-08-18 1988-11-08 The Gerber Scientific Company, Inc. Pattern inspection system
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US5023917A (en) * 1988-08-15 1991-06-11 At&T Bell Laboratories Method and apparatus for pattern inspection
US5157762A (en) * 1990-04-10 1992-10-20 Gerber Systems Corporation Method and apparatus for providing a three state data base for use with automatic optical inspection systems
JP2757545B2 (ja) * 1990-07-27 1998-05-25 大日本スクリーン製造 株式会社 複数の画像読取りシステム相互の位置誤差補償方法
US5163128A (en) * 1990-07-27 1992-11-10 Gerber Systems Corporation Method and apparatus for generating a multiple tolerance, three state data base for use with automatic optical inspection systems
US5251271A (en) * 1991-10-21 1993-10-05 R. R. Donnelley & Sons Co. Method for automatic registration of digitized multi-plane images

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261005A (ja) * 1986-05-07 1987-11-13 Omron Tateisi Electronics Co プリント基板の位置ずれ補正装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002251604A (ja) * 2001-02-23 2002-09-06 Ibiden Co Ltd 画像データ作成方法およびその装置
US7430319B2 (en) 2001-12-19 2008-09-30 Fuji Xerox Co., Ltd. Image collating apparatus for comparing/collating images before/after predetermined processing, image forming apparatus, image collating method, and image collating program product
US7684625B2 (en) 2002-12-20 2010-03-23 Fuji Xerox Co., Ltd. Image processing apparatus, image processing method, image processing program, printed matter inspection apparatus, printed matter inspection method and printed matter inspection program
JP2009276096A (ja) * 2008-05-12 2009-11-26 Seiko Precision Inc 基板変形認識方法及び基板変形認識装置及び基板変形認識プログラム
US10325798B2 (en) 2010-12-20 2019-06-18 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US10886156B2 (en) 2010-12-20 2021-01-05 Ev Group E. Thallner Gmbh Accomodating device for retaining wafers
US11355374B2 (en) 2010-12-20 2022-06-07 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US11756818B2 (en) 2010-12-20 2023-09-12 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
JP2015500505A (ja) * 2011-11-16 2015-01-05 ディーシージー システムズ、 インコーポライテッドDcg Systems Inc. 偏光ダイバーシティ撮像およびアライメントのための装置および方法
JP2016042609A (ja) * 2016-01-14 2016-03-31 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハの装着用受け取り手段
KR20190106697A (ko) * 2018-03-08 2019-09-18 가부시키가이샤 뉴플레어 테크놀로지 검사 장치, 검사 방법 및 검사 프로그램을 저장한 기억 매체
JP2019158405A (ja) * 2018-03-08 2019-09-19 株式会社東芝 検査装置、検査方法、及びプログラム
US10997713B2 (en) 2018-03-08 2021-05-04 Kabushiki Kaisha Toshiba Inspection device, inspection method, and storage medium
TWI757585B (zh) * 2018-03-08 2022-03-11 日商紐富來科技股份有限公司 檢查裝置、檢查方法及檢查程式
JP2020074481A (ja) * 2020-02-06 2020-05-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハの装着用受け取り手段

Also Published As

Publication number Publication date
JP2733206B2 (ja) 1998-03-30
GB2285682B (en) 1998-03-11
GB9425228D0 (en) 1995-02-08
FR2715241B1 (fr) 1998-05-22
FR2715241A1 (fr) 1995-07-21
GB2285682A (en) 1995-07-19
DE19500382A1 (de) 1995-07-20
US5506793A (en) 1996-04-09

Similar Documents

Publication Publication Date Title
JP2733206B2 (ja) プリント回路基板の自動光学検査装置における歪み補正方法及び装置
US6865288B1 (en) Pattern inspection method and apparatus
Hara et al. Automatic inspection system for printed circuit boards
JP3566470B2 (ja) パターン検査方法及びその装置
JP3515199B2 (ja) 欠陥検査装置
US20080304734A1 (en) Alignment correction prio to image sampling in inspection systems
US6883160B2 (en) Pattern inspection apparatus
JPH02148180A (ja) パターン検査方法及び装置
EP0132122B1 (en) Apparatus for inspecting mask for use in manufacturing large scale integrated circuits
JP3413110B2 (ja) パターン検査装置、パターン検査方法およびパターン検査プログラムを格納した記録媒体
KR100821038B1 (ko) 차분 비교 검사방법 및 차분 비교 검사장치
JPH08272078A (ja) パターンの検査方法及び検査装置
US6467426B1 (en) Photomask correction device
JP3857668B2 (ja) パターンの位置合わせ方法
JP3029774B2 (ja) 回路パターン検査装置
JPH10340347A (ja) パターン検査方法及びその装置並びに半導体ウエハの製造方法
JP3017839B2 (ja) 欠陥検査方法及び検査装置
JPH036409A (ja) プリント基板の検査方法および装置
JP2007333783A (ja) 露光用マスクの検査装置、検査方法、製造方法および露光用マスク
WO2024166608A1 (ja) 外観検査方法及び外観検査装置
JP3684707B2 (ja) レチクルパターン検査方法
GB2328761A (en) Mask preparation method including critical dimension test forming means
CN121856270A (zh) 晶圆检测方法、设备、介质及产品
JPH02105262A (ja) 配線パターンを検査する際の最適位置補正領域の決定方法
JPS5974627A (ja) フオトマスクの検査方法及び装置