JPH0348971A - プリント板実装回路の設計支援システム - Google Patents
プリント板実装回路の設計支援システムInfo
- Publication number
- JPH0348971A JPH0348971A JP1185430A JP18543089A JPH0348971A JP H0348971 A JPH0348971 A JP H0348971A JP 1185430 A JP1185430 A JP 1185430A JP 18543089 A JP18543089 A JP 18543089A JP H0348971 A JPH0348971 A JP H0348971A
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- printed board
- board mounting
- logic simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント板実装回路の設計支援システムに間す
る。
る。
従来プリント板実装回路の設計支援システムは、第4図
に流れ図で示すように、回路図入力機構11、テストパ
タン入力機構3、回路図入力機構11を用い入力したプ
リント板実装回路D!及び論理部分回路D4の図面情報
D!4とテストパタン入力機構3を用い入力したテスト
パタン情報D6とを用いて論理動作をシミュレートして
論理シミュレーション結果D8を得るための論理シミュ
レーション機構6の各機構を具備している。
に流れ図で示すように、回路図入力機構11、テストパ
タン入力機構3、回路図入力機構11を用い入力したプ
リント板実装回路D!及び論理部分回路D4の図面情報
D!4とテストパタン入力機構3を用い入力したテスト
パタン情報D6とを用いて論理動作をシミュレートして
論理シミュレーション結果D8を得るための論理シミュ
レーション機構6の各機構を具備している。
上述した従来のプリント板実装回路の設計支援システム
は、回路図入力機構11をプリント板実装回路D1の入
力と論理部分回路D4の入力との双方に使用しており、
プリント板実装回路D1は論理シミュレーションで使用
しない部品を含んでおり、逆に論理シミュレーション用
回路はプリント板実装回路D1で必要な部品を含まなか
ったり他の部品に置換してプリント板実装回路とは異っ
ているので回路図入力機構11は図面情報D14におい
てプリント板実装情報及び論理シミュレーション用情報
の2種類の回路図情報を作成し管理しなければならず、
当然、回路図改版時にはこの2種類の回路図情報を同時
に改版しなければならず処理効率上問題である。
は、回路図入力機構11をプリント板実装回路D1の入
力と論理部分回路D4の入力との双方に使用しており、
プリント板実装回路D1は論理シミュレーションで使用
しない部品を含んでおり、逆に論理シミュレーション用
回路はプリント板実装回路D1で必要な部品を含まなか
ったり他の部品に置換してプリント板実装回路とは異っ
ているので回路図入力機構11は図面情報D14におい
てプリント板実装情報及び論理シミュレーション用情報
の2種類の回路図情報を作成し管理しなければならず、
当然、回路図改版時にはこの2種類の回路図情報を同時
に改版しなければならず処理効率上問題である。
本発明の設計支援システムは、回路図入力機構と、テス
トパタン入力機構と、前記回路図入力機構を用い入力し
た図面情報よりプリント板実装情報を抽出する機構と、
前記回路図入力機構を用い入力した図面情報と前記テス
トパタン入力機構を用い入力したテストパタン情報とを
用いて論理シミュレーションする機構とをもつプリント
板実装回路の設計支援システムにおいて、あらかじめ決
められたルールに基いて前記図面情報を変更する機構と
、前記ルールを外部から変更するアクセス機構とを備え
、該ルールに基きプリント板実装回路情報から論理シミ
ュレーション用回路情報に自動変更することを特徴とす
る。
トパタン入力機構と、前記回路図入力機構を用い入力し
た図面情報よりプリント板実装情報を抽出する機構と、
前記回路図入力機構を用い入力した図面情報と前記テス
トパタン入力機構を用い入力したテストパタン情報とを
用いて論理シミュレーションする機構とをもつプリント
板実装回路の設計支援システムにおいて、あらかじめ決
められたルールに基いて前記図面情報を変更する機構と
、前記ルールを外部から変更するアクセス機構とを備え
、該ルールに基きプリント板実装回路情報から論理シミ
ュレーション用回路情報に自動変更することを特徴とす
る。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す流れ図である。
プリント板実装回路D!を回路図入力機構1で入力して
得た図面情報D4から、プリント板実装情報抽出機構4
を用いてプリント板実装情報D5を抽出すると共に、図
面情報D4を、あらかじめ決められたルールと、外部か
らルールを変更(D2)するアクセス機構2を用いて変
更されたルールとに基いて、変更し得られる論理部分回
路情報D7に対し、テストパタン入力機構3を用いて入
力したテストパタン情報D6を用いて論理シミュレーシ
ョン機構6で論理シミュテートする。
得た図面情報D4から、プリント板実装情報抽出機構4
を用いてプリント板実装情報D5を抽出すると共に、図
面情報D4を、あらかじめ決められたルールと、外部か
らルールを変更(D2)するアクセス機構2を用いて変
更されたルールとに基いて、変更し得られる論理部分回
路情報D7に対し、テストパタン入力機構3を用いて入
力したテストパタン情報D6を用いて論理シミュレーシ
ョン機構6で論理シミュテートする。
第2図は、本実施例であらかじめ決められたルールに基
づき、回路の変更を行なう例を示し、発光ダイオードR
CIは外部出力端子に置換えられる。
づき、回路の変更を行なう例を示し、発光ダイオードR
CIは外部出力端子に置換えられる。
第3図は、本実施例で外部からルールを変更するアクセ
ス機構を用いて変更されたルールに基き回路の変更を行
なう例であり、ジャンパースイッチSWの端子1と24
と5.並びに8と9をそれぞれ接続するよう、外部から
ルール変更した場合を示す。
ス機構を用いて変更されたルールに基き回路の変更を行
なう例であり、ジャンパースイッチSWの端子1と24
と5.並びに8と9をそれぞれ接続するよう、外部から
ルール変更した場合を示す。
以上説明したように本発明は、作成、管理する回路図を
プリント板実装回路図のみに限定することにより、図面
情報を一元化でき、回路図改版時にプリント板実装回路
のみの変更で済み、またあらかじめ決められたルールを
外部から変更できるので、プリント板実装回路を最適な
論理シミュレーション用回路に自動変更できるという効
果がある。
プリント板実装回路図のみに限定することにより、図面
情報を一元化でき、回路図改版時にプリント板実装回路
のみの変更で済み、またあらかじめ決められたルールを
外部から変更できるので、プリント板実装回路を最適な
論理シミュレーション用回路に自動変更できるという効
果がある。
第4図は従来のプリント板実装回路の設計支援システム
の流れ図である。
の流れ図である。
1.11・・・回路図入力機構、2・・・ルール変更ア
クセス機構、3・・・テストパタン入力機構、4・・・
プリント板実装情報抽出機構、5・・・決められたルー
ル、変更されたルールに基いて回路を変更する機構、6
・・・論理シミュレーション機構。
クセス機構、3・・・テストパタン入力機構、4・・・
プリント板実装情報抽出機構、5・・・決められたルー
ル、変更されたルールに基いて回路を変更する機構、6
・・・論理シミュレーション機構。
Claims (1)
- 回路図入力機構と、テストパタン入力機構と、前記回
路図入力機構を用い入力した図面情報よりプリント板実
装情報を抽出する機構と、前記回路図入力機構を用い入
力した図面情報と前記テストパタン入力機構を用い入力
したテストパタン情報とを用いて論理シミュレーション
する機構とをもつプリント板実装回路の設計支援システ
ムにおいて、あらかじめ決められたルールに基いて前記
図面情報を変更する機構と、前記ルールを外部から変更
するアクセス機構とを備え、該ルールに基きプリント板
実装回路情報から論理シミュレーション用回路情報に自
動変更することを特徴とするプリント板実装回路の設計
支援システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185430A JP2527040B2 (ja) | 1989-07-17 | 1989-07-17 | プリント板実装回路の設計支援システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185430A JP2527040B2 (ja) | 1989-07-17 | 1989-07-17 | プリント板実装回路の設計支援システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0348971A true JPH0348971A (ja) | 1991-03-01 |
| JP2527040B2 JP2527040B2 (ja) | 1996-08-21 |
Family
ID=16170648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185430A Expired - Lifetime JP2527040B2 (ja) | 1989-07-17 | 1989-07-17 | プリント板実装回路の設計支援システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527040B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199831A (ja) * | 1996-01-16 | 1997-07-31 | Nec Corp | 自動製図装置 |
-
1989
- 1989-07-17 JP JP1185430A patent/JP2527040B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199831A (ja) * | 1996-01-16 | 1997-07-31 | Nec Corp | 自動製図装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2527040B2 (ja) | 1996-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138946B1 (ko) | 데이타경로 회로 레이아웃 생성 시스템 | |
| KR940009821A (ko) | 레지스터 화일군을 공유하는 오퍼레이션 유닛을 갖춘 데이타 프로세서 | |
| EP0188902A3 (en) | Single-chip programmable controllers | |
| JPH07191840A (ja) | プログラム自動生成装置 | |
| JPH0348971A (ja) | プリント板実装回路の設計支援システム | |
| Zhang et al. | An improved algorithm for transistors pairing for compact layout of non-series-parallel CMOS networks | |
| JPS5730196A (en) | Information processor | |
| KR100316645B1 (ko) | 중앙처리장치의 하드 리셋장치 및 그에 따른 하드 리셋 방법 | |
| JP2942967B2 (ja) | 基板cad装置 | |
| JPS6488824A (en) | Icon editing device | |
| JPH04148376A (ja) | 印刷回路の階層的配置処理方式 | |
| JPH0497491A (ja) | 回路図作成の設計支援システム | |
| JPH02135513A (ja) | データ処理装置 | |
| KR20050051207A (ko) | Amba시스템 집적 회로의 레지스터 전송 단계 코드의자동 통합 방법 | |
| JPH03282781A (ja) | 自動レイアウトシステム | |
| JPH01133176A (ja) | 論理回路ブロック切出しシステム | |
| JPH0467206A (ja) | シーケンサ・ローダの回路入力方式 | |
| JPH0540798A (ja) | Cad設計ライブラリにおけるデータ管理方式 | |
| JPS63234358A (ja) | 論理回路図処理装置 | |
| Aspinall | Microprocessors—new components for the electronics engineer | |
| JPH0415733A (ja) | データベース変換処理方式 | |
| JPH0210430A (ja) | オンラインプログラム生成方式 | |
| JPH0421184A (ja) | 部品記号自動割付けシステム | |
| JPH0362173A (ja) | 論理図入力装置 | |
| JPH01192195A (ja) | プリント基板端子引出しパターン発生システム |