JPH0348979A - 並列画像処理装置 - Google Patents
並列画像処理装置Info
- Publication number
- JPH0348979A JPH0348979A JP18544889A JP18544889A JPH0348979A JP H0348979 A JPH0348979 A JP H0348979A JP 18544889 A JP18544889 A JP 18544889A JP 18544889 A JP18544889 A JP 18544889A JP H0348979 A JPH0348979 A JP H0348979A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- input
- module
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 43
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 13
- 238000013480 data collection Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000003044 adaptive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は並列画像処理装置、特に、処理の一部に並列処
理ができないアルゴリズムを含む処理（例えば適応２値
化処理）を実行する並列画像処理装置に関する。
理ができないアルゴリズムを含む処理（例えば適応２値
化処理）を実行する並列画像処理装置に関する。
１画面の画像を等分な部分画面に分割して、その各々の
画像処理モジュール（以下、単にモジュールと称す）が
並列に処理するような並列画像処理装置で物体の適応２
値化等を行なおうとするとき、各部分画面の処理結果を
途中で一旦参照する必要がある。
画像処理モジュール（以下、単にモジュールと称す）が
並列に処理するような並列画像処理装置で物体の適応２
値化等を行なおうとするとき、各部分画面の処理結果を
途中で一旦参照する必要がある。
従来この種の技術としては、各モジュールが独立に処理
できる所まで終了した段階で、例えば８０２８６ＣＰＵ
のような外部のホストＣＰＵが各モジュールの中間デー
タを収集して結合処理を行い、さらにその結果を全モジ
ュールに分配して引続き各モジュールがその結果を使っ
て残りの処理を実行するという手段がとられていた。
できる所まで終了した段階で、例えば８０２８６ＣＰＵ
のような外部のホストＣＰＵが各モジュールの中間デー
タを収集して結合処理を行い、さらにその結果を全モジ
ュールに分配して引続き各モジュールがその結果を使っ
て残りの処理を実行するという手段がとられていた。
上述した従来の技術は画像処理モジュールに比べ、数倍
から数十倍低速なホストＣＰＵが処理の一部を担当して
いるので装置全体の処理速度が低下する欠点がある。
から数十倍低速なホストＣＰＵが処理の一部を担当して
いるので装置全体の処理速度が低下する欠点がある。
本発明の並列画像処理装置は、入力データを供給する入
力バスと、前記入力バスから得るデータを記憶する入力
データメモリと、前記入力データメモリのデータを読み
書きして演算処理を行なう演算部と、前記演算部から得
る演算結果を記憶する出力データメモリと、前記出力デ
ータメモリがデータを出力する出力バスとで構成される
画像処理モジュールを、複数台並列化して構成した従来
の並列画像処理装置において、全モジュールの出力部に
記憶されたデータを任意の１つのモジュールの前記入力
データメモリへメモリ転送を行なうデータ収集部を任意
のモジュール内の前記出力データメモリに記憶されたデ
ータを全モジュール内の前記入力データメモリにメモリ
転送を行なうデータ分配部とを含んで構成される。
力バスと、前記入力バスから得るデータを記憶する入力
データメモリと、前記入力データメモリのデータを読み
書きして演算処理を行なう演算部と、前記演算部から得
る演算結果を記憶する出力データメモリと、前記出力デ
ータメモリがデータを出力する出力バスとで構成される
画像処理モジュールを、複数台並列化して構成した従来
の並列画像処理装置において、全モジュールの出力部に
記憶されたデータを任意の１つのモジュールの前記入力
データメモリへメモリ転送を行なうデータ収集部を任意
のモジュール内の前記出力データメモリに記憶されたデ
ータを全モジュール内の前記入力データメモリにメモリ
転送を行なうデータ分配部とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図で画像処理
モジュールを複数台並列化した画像処理システムである
。
モジュールを複数台並列化した画像処理システムである
。
第１図において、システムは入力データバス１、出力デ
ータバス２、複数台の画像処理モジュール３．４．５か
らなっており、各画像処理モジュールは入力メモリ６、
画像処理を行なう演算部７、出力メモリ８から成ってお
り、全モジュールの内の１台はさらにメモリ転送を行な
うデータ集配部９を有しており、この画像処理モジュー
ル３を親モジュールと称する。
ータバス２、複数台の画像処理モジュール３．４．５か
らなっており、各画像処理モジュールは入力メモリ６、
画像処理を行なう演算部７、出力メモリ８から成ってお
り、全モジュールの内の１台はさらにメモリ転送を行な
うデータ集配部９を有しており、この画像処理モジュー
ル３を親モジュールと称する。
第２図は本発明の原理を示すフローチャートであり、画
像処理として適応２値化処理を例にとって説明する。
像処理として適応２値化処理を例にとって説明する。
一般に適応２値化処理のような自動閾値決定手法は、画
像に対して種々の統計処理を行なうステップＳ、と、そ
の処理結果から閾値を決定するステップＳ１、その閾値
で２値化を行なうステップＳ、に分解することができる
。
像に対して種々の統計処理を行なうステップＳ、と、そ
の処理結果から閾値を決定するステップＳ１、その閾値
で２値化を行なうステップＳ、に分解することができる
。
ステップＳ、、Ｓ、は画像を分割して並列に処理が行な
えるがステップＳ２は各分割画像の処理結果を参照する
必要があり、並列では行えない処理である。このような
アルゴリズムを含む画像処理に対し、本考案が発揮する
有効性は、部分画面を担当している各画像処理モジュー
ル（以下、単にモジュールと称す）が独立に処理できる
ステップＳ１を並列に処理し、その結果データを１つの
モジュールに収集してステップＳ２を１つのモジュール
で処理し、その結果を全モジュールに分配してステップ
Ｓ３を並列処理するという手順によって、外部の汎用Ｃ
ＰＵおよび画像処理に介在することがなくなり、速度的
に効率よくなることである。
えるがステップＳ２は各分割画像の処理結果を参照する
必要があり、並列では行えない処理である。このような
アルゴリズムを含む画像処理に対し、本考案が発揮する
有効性は、部分画面を担当している各画像処理モジュー
ル（以下、単にモジュールと称す）が独立に処理できる
ステップＳ１を並列に処理し、その結果データを１つの
モジュールに収集してステップＳ２を１つのモジュール
で処理し、その結果を全モジュールに分配してステップ
Ｓ３を並列処理するという手順によって、外部の汎用Ｃ
ＰＵおよび画像処理に介在することがなくなり、速度的
に効率よくなることである。
この原理をより詳しく説明するために、第３゜４．５，
６．７図に本発明に従った並列画像処理装置が適応２値
化の処理を行なうときの状態繊維図を示す。
６．７図に本発明に従った並列画像処理装置が適応２値
化の処理を行なうときの状態繊維図を示す。
第３図はステップＳＩの様子で、入力メモリ６には部分
画像がすでに入力されているとし、演算部７は画像の濃
度の統計データを出力メモリ８へ出力するのを並列で行
なう。
画像がすでに入力されているとし、演算部７は画像の濃
度の統計データを出力メモリ８へ出力するのを並列で行
なう。
第４図はデータ収集の様子で、全出力メモリ８上の統計
データを、親モジュール３の入力メモリ６ヘメモリ転送
する。
データを、親モジュール３の入力メモリ６ヘメモリ転送
する。
第５図はステップＳ１の様子で親モジュール３の演算部
７は、入力メモリ６上の統計データに演算を施し、その
結果２値レベルを出力メモリ８へ出力する。
７は、入力メモリ６上の統計データに演算を施し、その
結果２値レベルを出力メモリ８へ出力する。
第６図はデータ分配の様子で親モジュール３の出力メモ
リ８から全モジュール３，４．５の入力メモリ６に、２
値レベルをメモリ転送する。
リ８から全モジュール３，４．５の入力メモリ６に、２
値レベルをメモリ転送する。
第７図はステップＳ、の様子で、全モジュール３．４．
５の演算部７は入力メモリ６上の２値レベルによって同
じ人力メモリ６上の画像を２値化し出力メモリ８に２値
画像を出力するのを並列で行なう。
５の演算部７は入力メモリ６上の２値レベルによって同
じ人力メモリ６上の画像を２値化し出力メモリ８に２値
画像を出力するのを並列で行なう。
これら一連の処理はモジュール３，４．５の内蔵プログ
ラムにより行なわれ、メモリ転送等の少量のタイムラグ
はあるものの通常の完全並列処理と比べ、実効処理速度
はほとんど劣化しない。
ラムにより行なわれ、メモリ転送等の少量のタイムラグ
はあるものの通常の完全並列処理と比べ、実効処理速度
はほとんど劣化しない。
以上説明したように本発明は、並列画像処理装置が行な
う適応２値化等の画像処理において、ローカルな処理は
並列に、グローバルな処理は１つの画像処理モジュール
が他の画像処理モジュールのデータを収集および分配す
ることにより、通常のホス）ＣＰＵが画像処理に介在す
る方法に比べて並列画像処理装置の実行処理速度の低下
を最小限におさえる効果がある。
う適応２値化等の画像処理において、ローカルな処理は
並列に、グローバルな処理は１つの画像処理モジュール
が他の画像処理モジュールのデータを収集および分配す
ることにより、通常のホス）ＣＰＵが画像処理に介在す
る方法に比べて並列画像処理装置の実行処理速度の低下
を最小限におさえる効果がある。
移図である。
１・・・・・・入力データバス、２・・・・・・出力デ
ータパス、３〜５・・・・・・画像処理モジュール、６
・・・・・・入力メモリ、７・・・・・・演算部、訃・
・・・・出力メモリ。
ータパス、３〜５・・・・・・画像処理モジュール、６
・・・・・・入力メモリ、７・・・・・・演算部、訃・
・・・・出力メモリ。
Claims (1)
- 入力データを供給する入力バスと、前記入力バスから得
る入力データを記憶する入力データメモリと、前記入力
データメモリのデータを読み書きして演算処理を行なう
演算部と、前記演算部から得る演算処理結果を記憶する
出力データメモリと、前記出力データメモリがデータを
出力する出力バスとで構成される画像処理モジュールを
複数台並列化して構成した従来の並列画像処理装置にお
いて、全モジュールの前記出力データメモリ上の演算結
果データを１台のモジュール内の前記入力内の入出力メ
モリへメモリ転送をするかまたは逆に１台のモジュール
内の出力メモリから全モジュール内の入力メモリへメモ
リ転送をするというデータ集配部を全モジュールの内の
１台のモジュールが持っていることを特徴とする並列画
像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18544889A JPH0348979A (ja) | 1989-07-17 | 1989-07-17 | 並列画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18544889A JPH0348979A (ja) | 1989-07-17 | 1989-07-17 | 並列画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348979A true JPH0348979A (ja) | 1991-03-01 |
Family
ID=16170974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18544889A Pending JPH0348979A (ja) | 1989-07-17 | 1989-07-17 | 並列画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348979A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070596A1 (en) * | 1999-05-17 | 2000-11-23 | Seiko Epson Corporation | Image processor and image display |
| WO2003050759A1 (en) * | 2001-12-12 | 2003-06-19 | Sony Corporation | Image processing apparatus and method thereof |
| WO2003054800A1 (en) * | 2001-12-12 | 2003-07-03 | Sony Corporation | Image processing device and method |
-
1989
- 1989-07-17 JP JP18544889A patent/JPH0348979A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070596A1 (en) * | 1999-05-17 | 2000-11-23 | Seiko Epson Corporation | Image processor and image display |
| US7006713B1 (en) | 1999-05-17 | 2006-02-28 | Seiko Epson Corporation | Image-processing apparatus and image-displaying apparatus |
| WO2003050759A1 (en) * | 2001-12-12 | 2003-06-19 | Sony Corporation | Image processing apparatus and method thereof |
| WO2003054800A1 (en) * | 2001-12-12 | 2003-07-03 | Sony Corporation | Image processing device and method |
| CN1297939C (zh) * | 2001-12-12 | 2007-01-31 | 索尼公司 | 图像处理装置及图像处理方法 |
| US7333115B2 (en) | 2001-12-12 | 2008-02-19 | Sony Corporation | Image processing apparatus and method thereof |
| US7437021B2 (en) | 2001-12-12 | 2008-10-14 | Sony Corporation | Image processing device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4369430A (en) | Image analyzer with cyclical neighborhood processing pipeline | |
| JPH0221025B2 (ja) | ||
| JPS6053349B2 (ja) | 画像処理プロセツサ | |
| KR890013558A (ko) | 디지탈 신호처리 장치와 그방법 | |
| JPH10304184A (ja) | 画像処理装置および画像処理方法 | |
| JP4693074B2 (ja) | 外観検査装置及び外観検査方法 | |
| CN111737075A (zh) | 执行顺序的确定方法及装置、存储介质、电子装置 | |
| CN111913816A (zh) | Gpgpu中簇的实现方法、装置、终端及介质 | |
| EP0069542B1 (en) | Data processing arrangement | |
| US11682099B2 (en) | Hardware accelerator for integral image computation | |
| JPH0348979A (ja) | 並列画像処理装置 | |
| JP3071899B2 (ja) | 荷電ビーム描画用データ作成装置 | |
| CN118296084B (zh) | 数据处理设备、指令同步方法、电子设备和存储介质 | |
| CN107807952B (zh) | 一种基于Spark的Apriori并行化方法、系统及装置 | |
| JP3257926B2 (ja) | デジタルフィルタ処理装置 | |
| GB2180118A (en) | Image processing | |
| JPS6149713B2 (ja) | ||
| CN117273102B (zh) | 用于池化加速器的装置及方法和芯片电路及计算设备 | |
| CN115222673B (zh) | 儿童疾病的检测系统、检测设备及存储介质 | |
| TWI823817B (zh) | 資料處理方法 | |
| JP3260848B2 (ja) | 輝度変換回路 | |
| CN120633734A (zh) | 基于编译优化的多层卷积深度融合的数据流水优化方法 | |
| CN107507124B (zh) | 系统芯片中灰度图像背景处理装置及方法 | |
| CN119322932A (zh) | 模型诊断方法、装置、电子设备及存储介质 | |
| JPH0319069A (ja) | マルチプロセッサの異常診断方式 |