JPH0349247A - 突起電極つきテープキャリアの製造方法 - Google Patents
突起電極つきテープキャリアの製造方法Info
- Publication number
- JPH0349247A JPH0349247A JP1184118A JP18411889A JPH0349247A JP H0349247 A JPH0349247 A JP H0349247A JP 1184118 A JP1184118 A JP 1184118A JP 18411889 A JP18411889 A JP 18411889A JP H0349247 A JPH0349247 A JP H0349247A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- bonding
- lead member
- protruding
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣの実装に用いられるテープキャリアの製造
方法に関し、特にテープキャリアに固るされたリード部
Ｈに突起電極（バンプ）か形成されたテープキャリアの
製造方法に関する。
方法に関し、特にテープキャリアに固るされたリード部
Ｈに突起電極（バンプ）か形成されたテープキャリアの
製造方法に関する。
従来のテープキャリア方式によるＩｃ実装システムとし
ては、ＩＣまたはＬＳＩウェハーの電極上に設けられた
バンブを介してＩＣと外部電極との導通がなされている
。
ては、ＩＣまたはＬＳＩウェハーの電極上に設けられた
バンブを介してＩＣと外部電極との導通がなされている
。
第２図はこのようなＩＣチップ上の電極へのバンブの形
成方法を示す工程断面図である。第２図（ａ）はＩＣな
いしＬＳＩウェハーにおけるＡＩバッドト１と表面保護
膜１２によって形成される配線パターンの一部を示す断
面図であり、まず、本図に示す金属層の蒸着に先立って
、ＡＩパッド１１表面のＡＩの自然酸化膜を除去するス
パッタエツチングを行う。次いで、この土に引き続いて
、第２図（ｂ）に示すように、Ｔｉ−Ｗ合金層１３なら
びにＡｕ層１４を各々蒸着する。さらに、ウェハーをス
パッタチャンバーから出し、フォトレジスト１５を形成
してフォトリソグラフィー法によってバンブめっき形成
用の窓１６を形成する（第２図（Ｃ））。そして電気め
っき法によってこの窓１６にＡｕバンブ１７を形成しく
第２図（ｄ）） 、Ｌかるのちに第２図（ｅ）に示すよ
うに、フォトレジスト１５を除去し、さらにバンブ以外
の蒸着層を化学エツチングにて除去することによってバ
ンブ形成が完了する。
成方法を示す工程断面図である。第２図（ａ）はＩＣな
いしＬＳＩウェハーにおけるＡＩバッドト１と表面保護
膜１２によって形成される配線パターンの一部を示す断
面図であり、まず、本図に示す金属層の蒸着に先立って
、ＡＩパッド１１表面のＡＩの自然酸化膜を除去するス
パッタエツチングを行う。次いで、この土に引き続いて
、第２図（ｂ）に示すように、Ｔｉ−Ｗ合金層１３なら
びにＡｕ層１４を各々蒸着する。さらに、ウェハーをス
パッタチャンバーから出し、フォトレジスト１５を形成
してフォトリソグラフィー法によってバンブめっき形成
用の窓１６を形成する（第２図（Ｃ））。そして電気め
っき法によってこの窓１６にＡｕバンブ１７を形成しく
第２図（ｄ）） 、Ｌかるのちに第２図（ｅ）に示すよ
うに、フォトレジスト１５を除去し、さらにバンブ以外
の蒸着層を化学エツチングにて除去することによってバ
ンブ形成が完了する。
また、従来、ＩＣの実装に用いるテープキャリア自体に
突起電極を形成したものも知られており、これによりＩ
Ｃチップ上の電極とテープキトリアとのボンディングを
行う方法も従来行われている。
突起電極を形成したものも知られており、これによりＩ
Ｃチップ上の電極とテープキトリアとのボンディングを
行う方法も従来行われている。
第３図に示す例は、このような突起電極つきのテープキ
ャリアの製造方法の一例を示す工程断面図である。
ャリアの製造方法の一例を示す工程断面図である。
まず、第３図（ａ）に示すように、所定の箇所にデバイ
スホール２４を打ち抜き形成したＩＩＪ撓性崩性樹脂テ
ープ２３属箔２２を接石剤２５を介してラミネートした
のち、金属箔２２の表面にフォトレジストパターン２１
の形成および裏止剤２６の充填を行う。次いで、金属箔
２２をエツチングしく第３図（ｂ）） 、さらにレジス
ト２１と裏１１剤２６を剥離除去してインナーリード２
７の形成されたバンブの無い状態のキャリアを１１姿る
（第３１１！Ｊ （ｃ） ）。さらにこのようにして得
られたキャリアに突起電極を形成するためには、金属箔
２２の裏面に一巨粘着フィルム２８を貼着しく第３図（
ｄ）） 、さらにインナーリード２７の先端部に第３図
（ｅ）に示すようにレジスト２９を形成し、次いで金属
箔２２をエツチングしく第３図（ｆ））さらに該レジス
ト２９ならびに粘着フィルム２８を除去することによっ
て、第３図（ｆ）に示すようなインナーリード２７の先
端部に突起した形状の電極が形成されたテープキャリア
か完成する。
スホール２４を打ち抜き形成したＩＩＪ撓性崩性樹脂テ
ープ２３属箔２２を接石剤２５を介してラミネートした
のち、金属箔２２の表面にフォトレジストパターン２１
の形成および裏止剤２６の充填を行う。次いで、金属箔
２２をエツチングしく第３図（ｂ）） 、さらにレジス
ト２１と裏１１剤２６を剥離除去してインナーリード２
７の形成されたバンブの無い状態のキャリアを１１姿る
（第３１１！Ｊ （ｃ） ）。さらにこのようにして得
られたキャリアに突起電極を形成するためには、金属箔
２２の裏面に一巨粘着フィルム２８を貼着しく第３図（
ｄ）） 、さらにインナーリード２７の先端部に第３図
（ｅ）に示すようにレジスト２９を形成し、次いで金属
箔２２をエツチングしく第３図（ｆ））さらに該レジス
ト２９ならびに粘着フィルム２８を除去することによっ
て、第３図（ｆ）に示すようなインナーリード２７の先
端部に突起した形状の電極が形成されたテープキャリア
か完成する。
上述した従来技術のうち第２図に示すｈ−法、すなわち
テープキャリアのインナーリード部に金ないし錫めっき
を施し、一方ＩＣ上のＡｕバンブ上にボンディングを行
って両者を接合するＪｉ法においては、バンブの形成は
ウェハー状態で行われ、これを適宜切断することによっ
てＩＣチップとするため、不良素子に対しても非選択的
にバンブが形成されることとなり、そのため高価なバン
ブ金属を浪費し製造コストの増大を招くという問題があ
る。
テープキャリアのインナーリード部に金ないし錫めっき
を施し、一方ＩＣ上のＡｕバンブ上にボンディングを行
って両者を接合するＪｉ法においては、バンブの形成は
ウェハー状態で行われ、これを適宜切断することによっ
てＩＣチップとするため、不良素子に対しても非選択的
にバンブが形成されることとなり、そのため高価なバン
ブ金属を浪費し製造コストの増大を招くという問題があ
る。
また、上述した第３図に示す方法においては、インナー
リードに形成されるバンブ（突起電極）の高さを得るた
めには金属箔２２（インナーリード２７）を比較的厚く
する必要があり、さらにはインナーリードがテープキャ
リアのデバイスホール内に片持ち支持によって突出して
いるため、強度を得るためには金属箔の材料として比較
的硬度の高い材料を使用する必要がある。そのため、イ
ンナーリードを熱圧着方式によりボンディングする際に
ＩＣチップに過度の衝撃が不可避的に加わるので、ＩＣ
チップ上の電極の損傷ならびにチップクラックが発生し
やすくなるという欠点かある。
リードに形成されるバンブ（突起電極）の高さを得るた
めには金属箔２２（インナーリード２７）を比較的厚く
する必要があり、さらにはインナーリードがテープキャ
リアのデバイスホール内に片持ち支持によって突出して
いるため、強度を得るためには金属箔の材料として比較
的硬度の高い材料を使用する必要がある。そのため、イ
ンナーリードを熱圧着方式によりボンディングする際に
ＩＣチップに過度の衝撃が不可避的に加わるので、ＩＣ
チップ上の電極の損傷ならびにチップクラックが発生し
やすくなるという欠点かある。
本発明は上述した従来技術に伴う問題点に鑑みてなされ
たものであり、テープキャリアのリード部へのバンブの
形成が容易かつ確実に行われ、（ａ顕性の向上と製造コ
ストの低減化が図られたテープキャリアの製造方法を提
供することを目的としている。
たものであり、テープキャリアのリード部へのバンブの
形成が容易かつ確実に行われ、（ａ顕性の向上と製造コ
ストの低減化が図られたテープキャリアの製造方法を提
供することを目的としている。
上記のような目的を達成するために、本発明に係る突起
電極つきテープキャリアの製造方法は、絶縁性フィルム
上に接着剤層を介してあるいは介さずにリード部材が形
成されたテープキトリアの前記リード部材に、該リード
部材と同種もしくは異種金属をボールボンディングによ
り接合することにより前記リード部材に突起電極を形成
することを特徴とするものである。
電極つきテープキャリアの製造方法は、絶縁性フィルム
上に接着剤層を介してあるいは介さずにリード部材が形
成されたテープキトリアの前記リード部材に、該リード
部材と同種もしくは異種金属をボールボンディングによ
り接合することにより前記リード部材に突起電極を形成
することを特徴とするものである。
本発明によれば、インナーリードの裏面側に従来必要で
あったフォトリソグラフ、ｆ−法やめっき法を用いずに
ＩＣ電極パッドとの接続が行えるような突起電極が形成
されただテープキャリアをｉ′４ることかできるので、
半導体の実装］−程のさらなる簡素化を図ることができ
る。
あったフォトリソグラフ、ｆ−法やめっき法を用いずに
ＩＣ電極パッドとの接続が行えるような突起電極が形成
されただテープキャリアをｉ′４ることかできるので、
半導体の実装］−程のさらなる簡素化を図ることができ
る。
さらに本発明においては、突起電極となる金属として銅
を使用することができるので、ボンダビリティに影ツの
ない範囲内での純度選択、すなわち突起電極部での硬度
選択を自由に行うことができ、このため葭にインナーリ
ード部を含む配線ペターン部の硬度が高い場合でもボン
ディング時におけるＩＣチップ上電極の損傷ならびにチ
ップクラックなどの問題を引き起こすことのない信頼性
の向上したテープキャリアを提はすることがＩＩＪ能と
なる。
を使用することができるので、ボンダビリティに影ツの
ない範囲内での純度選択、すなわち突起電極部での硬度
選択を自由に行うことができ、このため葭にインナーリ
ード部を含む配線ペターン部の硬度が高い場合でもボン
ディング時におけるＩＣチップ上電極の損傷ならびにチ
ップクラックなどの問題を引き起こすことのない信頼性
の向上したテープキャリアを提はすることがＩＩＪ能と
なる。
以丁、添付図面を参照しながら、本発明を実施例に基づ
いて具体的に説明する。
いて具体的に説明する。
第１図は本発明のテープキャリアの製造に程を示す工程
断面図である。第１図（ａ）に示すように、ポリイミド
系あるいはこれに桑する耐熱性接着剤が塗布された耐熱
性絶縁樹脂フィルム１を所定のデバイスに適合するよう
に金型などにより穴あけ加工を行い、次いで電解あるい
は圧延などの方法で形成した銅箔２を前記ｔ１８剤を介
して耐熱性絶縁樹脂フィルム１にラミネートする。
断面図である。第１図（ａ）に示すように、ポリイミド
系あるいはこれに桑する耐熱性接着剤が塗布された耐熱
性絶縁樹脂フィルム１を所定のデバイスに適合するよう
に金型などにより穴あけ加工を行い、次いで電解あるい
は圧延などの方法で形成した銅箔２を前記ｔ１８剤を介
して耐熱性絶縁樹脂フィルム１にラミネートする。
次に、第１図（ｂ）に示すように、銅箔２の゛Ｉ′導体
デバイスとの接合が行われる側の面に（ｊ ＋’＋Ｅす
る酸化銅（ＩＩ）および酸化銅（１）を、過酸化水素を
主成分とする化学研摩液などを用いてボンディング而の
肌出しを行い、さらにこの銅箔２のインナーリードの先
端部が位置する部分にえｌし銅ワイヤーを用いたボール
ボンディングを行うことにより、所定の大きさの銅を接
合する。このボンディングは、突起電極の本体部分とな
る部分３ａのボンディング（ファーストボンド）とその
後に該ファーストボンドの位置よりも内側へのホンディ
ング３ｂ（セカンドボンド）からなる。
デバイスとの接合が行われる側の面に（ｊ ＋’＋Ｅす
る酸化銅（ＩＩ）および酸化銅（１）を、過酸化水素を
主成分とする化学研摩液などを用いてボンディング而の
肌出しを行い、さらにこの銅箔２のインナーリードの先
端部が位置する部分にえｌし銅ワイヤーを用いたボール
ボンディングを行うことにより、所定の大きさの銅を接
合する。このボンディングは、突起電極の本体部分とな
る部分３ａのボンディング（ファーストボンド）とその
後に該ファーストボンドの位置よりも内側へのホンディ
ング３ｂ（セカンドボンド）からなる。
このようにして銅の接合を行ったのちに、当該接合部分
を含む銅箔２の裏面に、第１図（Ｃ）に示すように、デ
イスペンサー４を用いてノボラック系フォトレジストも
しくはケトン系樹脂５を塗（１１シて突起電極の本体部
分３ａの形状を整えるためのエツチングマスクの形成を
行う。さらに引き続いて、フォトリソグラフィー法によ
り銅箔２の表面（１１１１＋：、パターン形成のための
レジスト製版を行いエツチングパターン６を形成する。
を含む銅箔２の裏面に、第１図（Ｃ）に示すように、デ
イスペンサー４を用いてノボラック系フォトレジストも
しくはケトン系樹脂５を塗（１１シて突起電極の本体部
分３ａの形状を整えるためのエツチングマスクの形成を
行う。さらに引き続いて、フォトリソグラフィー法によ
り銅箔２の表面（１１１１＋：、パターン形成のための
レジスト製版を行いエツチングパターン６を形成する。
次いて、第１図（ｄ）に示すように、塩化第二銅もしく
は塩化第二鉄などのエッチャントを用いて両面エツチン
グを行い、インナーリード２ａの形成ならびに裏面側の
突起電極以外の不要部分の除去を行う。
は塩化第二鉄などのエッチャントを用いて両面エツチン
グを行い、インナーリード２ａの形成ならびに裏面側の
突起電極以外の不要部分の除去を行う。
最後に、３〜４％の水酸化ナトリウム／８液もしくはケ
トン系溶剤を用いてレジスト５ならびに６の除去を行い
、第１図（ｅ）に示すような突起電極３ａが・ｒシナ−
リード２ａの先端部にＩＦ３成されたテープキャリアを
得ることかできる。
トン系溶剤を用いてレジスト５ならびに６の除去を行い
、第１図（ｅ）に示すような突起電極３ａが・ｒシナ−
リード２ａの先端部にＩＦ３成されたテープキャリアを
得ることかできる。
なお、上述した例においては、ポールボッディングによ
る突起電極以外時には、銅箔表面およびワイヤーの酸化
防１Ｆのためにテープフィーグ側には窒素９０％と水素
１０％を含む混合ガスを３〜５リットル／分の流ｍで吹
き付け、さらにボンダ７［Ｓ極サイトにはアルゴン９０
９６と水４１ ｔＪｏ、’ｕを含む混合ガスを０． ５
〜１リンドル／分の流量で吹き付けながら行うことが好
ましい。また、ボンディング温度は２９０〜３００ ℃
にて行えばプル強度の高いボンダビリティをｉすること
かできる。
る突起電極以外時には、銅箔表面およびワイヤーの酸化
防１Ｆのためにテープフィーグ側には窒素９０％と水素
１０％を含む混合ガスを３〜５リットル／分の流ｍで吹
き付け、さらにボンダ７［Ｓ極サイトにはアルゴン９０
９６と水４１ ｔＪｏ、’ｕを含む混合ガスを０． ５
〜１リンドル／分の流量で吹き付けながら行うことが好
ましい。また、ボンディング温度は２９０〜３００ ℃
にて行えばプル強度の高いボンダビリティをｉすること
かできる。
また、銅の接合に用いる銅ワイヤーの直１蚤は形成する
突起電極の大きさおよびエツチングによる前記ファース
トボンド部以外の除去作業との兼ね合いから、２５〜２
８μｍ程度であることか望ましい。
突起電極の大きさおよびエツチングによる前記ファース
トボンド部以外の除去作業との兼ね合いから、２５〜２
８μｍ程度であることか望ましい。
上記のように、本発明のｂ法によれば、銅箔の裏面側へ
のフォトリソグラフィー＋ｌｚおよびめつき■−程を採
用することなく突起電極の形成が行われ得るので、製造
工程の簡略化を図ることができる。また、突起電極の材
料となる金属ワイヤ、特に銅ワイヤにおいてボンダビリ
ティに影響がない範囲内での純度の選択が可能であるた
め、仮にインナーリードを含むパターン部の硬度が比較
的高い場合においても、突起電極部の硬度を任意に調整
することができ、そのため従来のようなボンディング時
におけるＩＣチップ上電極の損傷ならびにチップクラッ
クなどの問題を引き起こすこともない。
のフォトリソグラフィー＋ｌｚおよびめつき■−程を採
用することなく突起電極の形成が行われ得るので、製造
工程の簡略化を図ることができる。また、突起電極の材
料となる金属ワイヤ、特に銅ワイヤにおいてボンダビリ
ティに影響がない範囲内での純度の選択が可能であるた
め、仮にインナーリードを含むパターン部の硬度が比較
的高い場合においても、突起電極部の硬度を任意に調整
することができ、そのため従来のようなボンディング時
におけるＩＣチップ上電極の損傷ならびにチップクラッ
クなどの問題を引き起こすこともない。
本発明によれば、テープキャリアのリード部へのバンブ
の形成が容易かつ確実に行われ、信頼性の向上と製造コ
ストの低減化が図られた突起電極つきテープキャリアを
提０（することができる。
の形成が容易かつ確実に行われ、信頼性の向上と製造コ
ストの低減化が図られた突起電極つきテープキャリアを
提０（することができる。
工程断面図、第３図は従来の突起電極つきテープキャリ
アの製造方法の工程断面図である。
アの製造方法の工程断面図である。
１・・・耐熱性絶縁樹脂フィルム、２・・・銅箔、２ａ
・・・インナーリート、４・・・デイスペンサー５・・
・レジスト。
・・・インナーリート、４・・・デイスペンサー５・・
・レジスト。
Claims (1)
- 【特許請求の範囲】 １、絶縁性フィルム上に接着剤層を介してあるいは介さ
ずにリード部材が形成されたテープキャリアの前記リー
ド部材に、該リード部材と同種もしくは異種金属をボー
ルボンディングにより接合することにより前記リード部
材に突起電極を形成することを特徴とする、突起電極つ
きテープキャリアの製造方法。 ２、前記リード部材へのボンディングによって突起電極
の形成を行ったのちに当該リード部材のパターニングを
行うことを特徴とする、請求項１に記載の方法。 ３、前記ボンディングによる突起電極の形成を、下記の
工程、 （イ）リード部材の所定部分に該リード部材と同種もし
くは異種金属をボールボンディングにより所定量接合す
る工程、 （ロ）リード部材の上記金属が接合された側の面にレジ
ストを塗布形成する工程、 （ハ）上記接合金属のうち突起電極を構成する部分以外
をエッチングにより除去する工程、および （ニ）上記レジストを除去する工程、 を含む方法に従って行うことを特徴とする、請求項１ま
たは２に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184118A JPH0349247A (ja) | 1989-07-17 | 1989-07-17 | 突起電極つきテープキャリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184118A JPH0349247A (ja) | 1989-07-17 | 1989-07-17 | 突起電極つきテープキャリアの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0349247A true JPH0349247A (ja) | 1991-03-04 |
Family
ID=16147695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184118A Pending JPH0349247A (ja) | 1989-07-17 | 1989-07-17 | 突起電極つきテープキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0349247A (ja) |
-
1989
- 1989-07-17 JP JP1184118A patent/JPH0349247A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492252B1 (en) | Method of connecting a bumped conductive trace to a semiconductor chip | |
| JP2772801B2 (ja) | チタニウム・タングステンおよび／またはチタニウム・タングステン・ナイトライドを化学的にエッチングする方法 | |
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| TW567591B (en) | Method of connecting a conductive trace to a semiconductor chip | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| TW200423373A (en) | Electronic parts packaging structure and method of manufacturing the same | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6576493B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| US6537851B1 (en) | Method of connecting a bumped compliant conductive trace to a semiconductor chip | |
| JPH0349247A (ja) | 突起電極つきテープキャリアの製造方法 | |
| US20030157438A1 (en) | Bump forming process | |
| JP2000031366A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPS6049652A (ja) | 半導体素子の製造方法 | |
| JP4237851B2 (ja) | 樹脂封止型半導体装置用の回路部材およびその製造方法 | |
| JPS62272546A (ja) | 半導体装置用フイルムキヤリア | |
| JPS5848445A (ja) | 金属リ−ドと電極の接続方法 | |
| JPH0478175B2 (ja) | ||
| JP4279222B2 (ja) | チップサイズパッケージの製造方法 | |
| JP3614829B2 (ja) | チップサイズパッケージ | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JP4207872B2 (ja) | チップサイズパッケージ | |
| JPH0732170B2 (ja) | 半導体装置 |