JPH03500356A - ディジタル式定時開閉器に於ける広帯域接続の中継接続方法並びに装置 - Google Patents

ディジタル式定時開閉器に於ける広帯域接続の中継接続方法並びに装置

Info

Publication number
JPH03500356A
JPH03500356A JP1506213A JP50621389A JPH03500356A JP H03500356 A JPH03500356 A JP H03500356A JP 1506213 A JP1506213 A JP 1506213A JP 50621389 A JP50621389 A JP 50621389A JP H03500356 A JPH03500356 A JP H03500356A
Authority
JP
Japan
Prior art keywords
slot
output
slots
input
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1506213A
Other languages
English (en)
Inventor
ペターセン,ラルス‐ゴーラン
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JPH03500356A publication Critical patent/JPH03500356A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08Time only switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル式定@開閉器に於ける 広帯域接続の中継接続方法並びに装置 発明の分野 本発明はパルスコード変W (PCM)および多重伝送を用いて動作する電話機 装置の分野に関する。本発明は二つまたはそれ以上のチャンネルを含む広帯域接 続を行なうディジタル式定時開閉器に於て中継接続を行なうための方法並びに装 部に関する。
発明の背景 広帯域接続は情報伝送を行なう為に二つまたはそれ以Fのチャンネルを使用する 。各々のチャンネルは情報伝送に際し、各フレームがスイッチに到達した時と、 またフレームがスイッチを離れるときに特定の時間スロット(この後は「スロッ ト」という)を使用する。定時開閉器に関する限りでは、入力フレームは指定さ れた数の数値的に順序付をされたスロットを有し、出力フレームはこれと同数の フレームを有する。スロットがディジタル式定時開閉器内で中継接続されている 場合には、入力スロットの内容はこの入力スロットに対応する別の出力スロット に切り替えられる。これは次の様になされる、すなわち連続するフレームに並べ られてスイッチに到達す′るスロットの内容は順番に音声記m装置に書き込まれ ると同時に、これは出力スロットとして音声記憶装置順番に読み出され、ilJ  m記憶装置は音声記憶装置のどの番地から出力スロットの内容が読み出される べきかを決定する。音声記憶装置はひとつのフレームに含まれるスロット分の容 量がある。音声記憶装置が第一フレームのスロットの内容で一杯になると、後続 フレームの内容が書き込まれ第一フレームからの情報の上に上書きされる。
装置は同期が取られていて、入力フレームのスロット番号1の情報が音声記憶装 置によき込まれるのと同一のクロックパルス周期で出力フレームのスロット番8 1が読み出される。広帯域接続の中継接続に於て、出力スロットの全てではない がいくつかの内容が1フレ一ム分遅れることが発生し、これは出力スロットの情 報の並びを対応する入力スロットの情報の並びと比べてこだまぜにするため、伝 送情報に歪を発生させる。
この問題を解決するための装置は、スウェーデン特許SE 8503112−8 に見られる。この明細書に示された発明は、チャンネルの内容間の生じ祷る遅れ をディジタル式定vi開閉器を通した後で滑らかにするものである。
発明の要約 前述のスウェーデン特許では、広?!!a接続に於けるスロットのいくつかの内 容が遅れるという問題はディジタル式定時間開器に外付の装置で解決されている 。
添付の請求の範囲で規定されている本発明は、前述の問題のもうひとつの解決方 法を提示するものであって、この解決方法はディジタ、ル式定時開閉器の中で適 用される。
前述の問題を解決する5払は以下の手順で構成されている、すなわち広帯域接続 の入力スロットの序数を対応する出力スロットの序数と比較し、プロセッサはど の出力スロットが1フレ一ム分遅れた情報を含んでいるか、すなわち遅延スロッ トであるか、またどの出力スロットが入力フレームと同位相の情報を含んでいる か、すなわちいわゆる無遅延スロットであるかを判別する。各々の出力スロット に対して1llta記憶装置内に指標ビットを用いてスロットが遅延であるか無 遅延であるかの指示がなされており、遅延スロットの内容の読み出しに際しては 入力フレームの内容と同じ位相の内容を有する音声記憶5AWから行い、jl! !遅延スロットの内容の読み出しに際しては、入力フレームの内容に対して1フ レ一ム分遅れている内容を有する予備音声記憶装置から行なう。この方法により 広帯域接続内の全ての出力スロットの内容は入力フレームの内容に対して1フレ 一ム分遅延する事になり、広帯域接続のスロットに含まれる情報はディジタル式 開閉器から出力される際にはスイッチに入力されたものと同じ順序となる。
この方法を実施するための装置は、入力スロットの内容が順番に苫き込まれる第 −音声記憶装置と、どの入力スロットと出力スロットとが互いに関連するかの情 報が貯えられている制御記9.装置と、前記第一音声記憶装置の内容に対して1 フレ一ム分遅れている内容を有する予備音声記1!装置とで構成されている。ざ らにti制御記憶装置は各々の出力スロットが遅延でδうるか無遅延であるかの 情報を含み、遅延出力スロットの内容は第一音声記憶装置から取り出され、無遅 延出力スロットの内容は予儀音声記t!装置から取り出され、これによって出力 スロワi〜は入力スロットと同じ順序の情報を含むこととなる。
図面の簡単な説明 本発明による方法並びに装置は、以下にさらに詳細に実施例と添付図とを参照し て説明される。
第1図は、出力スロット内の情報1序が対応する入力スロット内の情報順序と比 較して混乱し問題を生じている様子を示す、 第2図は、本発明により比カスロット内の情報噛序が対応する入力スロット内の 情報順序と同じになるように整合が取られている様子を示す、そして第3図は、 ディジタル式定時開閉器に組み込まれた本発明による装置を示す。
発明を実施するための最善の方法 本発明による方法並びに装置は、例えばN乱交換器に内蔵されるディジタル式定 時開閉器に於ける広帯域接続の中継を意図したものであるわ 第1図はディジタル式定時開閉器(図示せず)への入力スロット(IN>と、お なじディジタル式定時開閉器から同時刻に出力される出力スロット(OtJ下) とを示す。各フレームはn個のスロットを有し、この例では広帯域接続を行なう ためにこれらの内の三つが使用されている。広帯域接続では入力スロットに対し 序数4.6゜8のスロットを割り当て、出力スロットに対しては序数5゜6.7 のスロットを割り当てている。序数4の入力スロワ1−の内容は序数5の出力ス ロットに切り替えられる。図には二つの連続するフレーム内の広帯域接続スロッ トが示されている。スロットの内容は順番にディジタル式定時開閉器に到着し、 第一フレームの内容は時刻t1の間に、そして第二フレームの内容は時刻t1か ら12の間に到着する。広帯域接続の第一フレーム内の入力スロットには、情報 P1.Q、およびR1が含まれ、第二フレームには情報P2.Q2およびR2が 含まれる。
情報はこの順序で開閉器に到達し、これは論理的分脈の並びに等しい。入力スロ ットの内容は音声記憶装置に書き込まれ、読み出しも同一の記憶装置からなされ る。出力スロット処理に於けるさきに述べた音声記憶装置からの読み出しは、! BI制御記!装四によってυ]御され、入力スロットの内容は入力スロットに対 応する出力スロットに切り替えられる。書き込みは読み出しと同じクロックパル スの間に行なわれ、入力スロット、例えば第一フレームの序数4の内容はクロッ クパルスの第−i(Iき込みフェーズ)で書き込まれ、第一フレームの出力スロ ット4はクロックパルスの第二部(読み取りフェーズ)の間に読まれる。音声記 憶装置はひとつのフレームに含まれるスロット分の容量を有しており、記1!B 置が一杯になるとその情報は後続フレームに含まれるスロットの内容で上書きさ れる。
接続の出力スロットのいくつか、いわゆる遅延スロットの内容は、1フレ一ム分 遅れて読み出されるが、残りの出力スロット、いわゆる無遅延スロットの内容は 入力スロットと同一位相で読み出される。遅れの無い出力スロットとは対応する 入力スロットの序俄より大きいかまたは等しい序数のものである。この例では出 力スロット5および6が相当する。これらの内容P1.Q1.P2゜Q2はこれ らが書き込まれたのと同一のフレーム時刻の間に同じ順序で読み出される。遅延 時間スロットは対応する入カスロツ1〜の序数より小さな序数を有する出力スロ ットである。例えばスロット番号7が相当するが、この香りは対応する入力スロ ット番号である8よりも小さい。第一フレームの出力スロット番号7の内容Xは 先行フレーム(図示せず)から来ており、第二フレームの出力スロット番号7の 内容R1は第一人力フレームから来る。この遅れは出力スロット番号7の読み出 しが、同一フレームの対応する入力スロット番号8の書き込みがなされる前に行 なわれるためである。この例に於て、入力スロットINの内容は次の順番を有す る: Pl、Ql。
R1,P 、Q 、R2ところが得られる出力スロットOUTの内容の順番はニ ーp1.o1.x、p2.o2゜R1でありこれは中継接続された後では情報が もはや論理的分脈を持っていないことを意味している。
この技術的問題は、従って広帯域接続が無遅延出力スロットと遅延出力スロット の両方を使用しているために生じる。先に述べた問題を解決するための方法並び に装置は、無遅延スロットの内容を1フレーム分遅らせて全てのフレームの内容 が1フレーム遅れるようにし、スロットの内容の順番が中継接続を行なっても保 持される構成となっている。
第2図は本発明によるディジタル式定時開閉器を経由する中継時に入力スロット INの内容の順序がどのようにして保持されるかを示している。図はまたいかに して中継情報が1フレ一ム分遅延されるかをも示している。
第一人力フレーム内の情報P1.Q1.R1はその論理的な順序に従って第二出 力フレームで読み出される。
本発明による方法並びに装置を第2図および第3図を参照して説明する。第3図 は本発明によるti置を示し、本発明はディジタル式定時開閉器に含まれる。こ の装置は第一音声配憶装置(SS)、予備音声記t!装四(FB)、1)ill tKl記憶装置(C3)及びマルチプレクサ10とで構成されている。バス11 は入力スロット1Nを切り替え器に伝送する目的で音声スロット<SS)に接続 されている。音声スロット(SS)はひとつのフレームに含まれる記憶単位と同 数の記憶単位を含み、この例ではn個の記憶単位で構成されている。各々の記憶 単位にはスロットの序数に対応する番地が何けられている。
入力スロットINは順番に音声訳182!!(SS)に書き込まれる。時刻Oか ら時刻t1の間に入力スロットの第一フレームの内容が音声記憶装置に書き込ま れ、時刻t1から時刻t2の間に入力スロットの第二フレームの内容が音声記憶 装置に書き込まれ第一フレームの内容に上書きされる。音声記憶装置(SS)は 予備音声記憶装置(FB)に接続されていて、広帯域接続の第一人力フレームの 内容P、Q1.R1は第二人力フレームの内芥P2.Q2.R2が音声記憶装置 に書き込まれる前に前記予価音声記憶装置に古き込まれる。予備音声記憶装置( FB)はひとつのフレームに含まれる記憶単位と同数の記t!栄位を含み、各々 の記憶単位にはスロットの序数に対応する番地が付けられている。1クロツクパ ルスの間、例えば時刻12F3よびt3の間に、以下のことが実行される、例え ば音声配憶装置(SS)に書き込まれている入力スロット番号4からの情報が読 み出され予価音声記憶装置(FB)の中に書き込まれる。音声配憶装置I(SS )の番地4に記憶された内容21はここから読み出されて、予価音声記憶装置i !ffi (FB)の番地4に書き込まれその後で後続の入力フレームのスロッ ト番84に入っている内容P2が音声記憶装置(SS)に書き込まれる。従って 予価音声記憶装置(FB)に入っている情報は音声記憶’Mal(SS)の内容 に比べて1フレ一ム分遅れたものとなる。無遅延スロットの情報は前記予価音声 記憶装置(FB)の遅延情報から読み出し、8延スロツトの情報は前記音声記憶 装置(SS)から読み出すことによって広帯域接続の全出力スロットの内容はス イッチを通る中継接続で一1フレームだ【ブ遅れることとなり中継接続スlコツ トの内容の順番は確保される。
制御記憶装置(C3)はスロットの中継接続をhjaし、ひとつのフレームに含 まれるスロットと同数の記憶単位で構成されている。各記憶単位は出力スロット の序数に対応する番地が付けられており、出力スロットに対して、(SS)、< FB)いづれの記憶装置の情報を読み比すか、またそれぞれの記憶装置のどの番 地の情報を読み出すかの情報が入れられている。出カスロフトの関連する詞II l記憶装置’f(C8>のひとつの記憶単位の第一部分には、音声記憶1画(S S)、(FB)のそれぞれ入力スロットの内容がみき込まれている記憶単位の番 地が書かれており、出カスロフトの処理中に、対応する入力スロットから鳶き込 まれた情報を読み出す。制御記憶装置の記憶単位の第二部分にはそのスロットが 無遅延であるか遅延であるかを示すビットが含まれていて、出力スロットの処理 中に情報を読み出ブー際に、それが遅延スロットの時は音声記憶装置(SS)か ら読み出し、無遅延スロットの場合には予価音声記憶装置(FB)から読み出す 。
プロセッサ(図示せず)は広帯域接続の各出力スロットの序数を対応する入力ス ロットの序数と比較している。
その序数が対応する入力スロットの序数より大きいかまたは等しい出力スロット (無遅延スロット)に対しては、例えば二進数で1のような第一の表示が制御記 憶装置(C8)内の出力スロット配憶単位の前記第二部分に付けられ、この第一 の表示は出力スロットへの情報読み出しが予価音声記憶装置 ことを示している。例では、第一の表示は記憶単位の中では出力スロットの5と 6に付けられる。その序数が対応する入力スロットの序数より小さな出力スロッ ト(遅延スロット)に対しては、例えば二進数でOのような第二の表示が制m記 憶装置I(C3)内の出力スロット記憶単位の前記第二部分に付lプられ、この 第二の表示は出力スロットへの情報読み出しが音声記憶装置(SS)からなされ るべきであることを示している。例では、第二の表示は&1単位の中では出力ス ロットの7に付けられる。
[記m装ff (CS ) !;tiifii方(7)f声&FtiJ装置(S  S ) 。
(FB)に接続されていて、各出力スロットに対して対応する入力スロットが音 声記憶装置の中に持っている番地情報を与える。制御記憶装置(C3)はまたマ ルチプレクサ10の制御入力にも接続されており、マルチプレクサは出力スロッ ト(00丁)へのバス14に接続されたひとつの出力13と二つの入力15.1 6を有し、第一人力15は音声記憶装置(SS)に、また第二人カー6は予備音 声記憶装21f(FB)に接続ぎれている。マルチプレクサ1oはスイッチ17 を含んでおり、iNI Ill記惚装置(C3)からの指示に従ってバス14を 音声記憶装置(SS)、(FB)のいづれかに選択的に接続する。
広帯域接続に於ける出力スロット処理中の情報読み出しは、以下の手順で行なわ れる。第2図の第二フレーム中のスロット5.6J5よび7に注目、、B!T刻 t3に於て、先に既に説明したように内容P1は予備音声記憶装置(FB>の中 にまた内容P2は音声訳m装置(SS)の中に胃かれている。スロット番丹5で の情報読み出」ノに際して、ilJ御記憶菰百(C3)内の前記第一の表示はス イッチ17をバス14が前記予備音声記憶装置装置(FB)に接続されるように 制御し、しかも番地4によって情報P1が示されているのでこれが出力スロット 番号5の処理中に読み出される。時刻t およびt5の間に音声訳g!装置(S S)の記憶単位6に記憶されている内容Q1が、予備音声訳m装置(FB)に書 き込まれ、入力の第二フレームのスロット6の内容は音声記憶装置(SS)に書 き込まれ、出力スロット番号6にはこの出力スロットが前記第一の表示を制御配 憶@四の中に持っているので、内容Q1が読み出される。スロワ1〜番号7での 読み出しでは、制御I配惚惚装置内第二の表示によってスイッチ17をバス14 が音声記憶装置(SS)に接続されるようになっているので、出力スロット番号 7のff1F!!中には内容R1が読み出される。
このように読み出しは制御記憶装置f(C5)内の出力スロット表示に応じて記 憶装置11(SS)、(FB)のいづれかからなされるので出力スロット(OU T)の内容は入力スロット(IN>の内容と同じ並びとなり、これは情報がスイ ッチの中で歪無しで中継接続されることを意味している。
国際調査報告

Claims (2)

    【特許請求の範囲】
  1. (1)ディジタル式定時開閉器を通る少なくとも二つのチャンネルと、連続する フレームからなる入力時限スロットが順番に書き込まれ、出力ヌロットが順番に 読み出される前記ディジタル武開閉器とで構成され、入力ヌロットの内容が前記 入力スロットに対応する出力スロットに切り替えられ、この切り替えが制御記憶 装置で制御されている広帯域接続の接続方法であって、入力スロットの内容がフ レーム毎に音声記憶装置(SS)に書き込まれ、スロットの第一フレームの内容 が書き込まれたときには後続のフレームのスロットの内容は前記音声記憶装置に 書き込まれ、これによって第一フレームの内容が音声記憶装置(SS)から読み 出されて予備音声記憶装置(FB)に書き込まれ、その内容は従って音声記憶装 置(SS)の内容に比べて1フレーム分遅らされており、広帯域接続の端出力ス ロットに対してはそれらの序数がプロセッサによって対応する入力スロットの序 数と比較され、その序数が対応する入力スロットの序数より大きいかまたは等し い出力スロット(いわゆる無遅延スロット)に対しては前記制御記憶装置内に第 一の表示がなされ、その序数が対応する入力スロットの序数より小さな出力スロ ット(いわゆる遅延スロット)に対しては前記制御記憶装置内に第二の表示がな され、広帯域接続の各出力時間スロットは制御記憶装置(CS)内に読み取り表 示を有し、出力スロットが前記第一の表示を有するときには出力スロットの内容 は前記予備音声記憶装置(FB)から続み出され、スロットが前記第二の表示を 有する場合には前記音声記憶装置(SS)から読み出され、広帯域通信の出力無 遅延スロットの内容は入力フレームのスロットの内容に対して1フレー1分遅ら され、これによって広帯域接続の全ての出力スロットの内容が1フレーム分遅れ ることになり出力スロットの内容に対して対応する入力スロットの内容と同じ順 序が与えられることを特徴とする前記広帯域接続の接続方法。
  2. (2)請求項第1項記載の方法を実現するためのディジタル式定時開閉器内に於 て広帯域接続の中継接続を行なうための装置であって、少なくとも二つのチャン ネルを有しこれに対して連続するフレームからなる定時開閉器入力スロットが順 番に書き込まれ、また定時開閉器出力スロットが順番に続み出され、入力スロッ トの内容が前記入力スロットに対応する出力スロットに切り替えられ、この切り 替えが制御記憶装置で制御されている前記装置に於て、前記ディジタル式定時開 閉器が、入力久ロットの内容がフレーム毎に書き込まれる第一音声記憶装置(S S)を有し、名々のスロットの内容はスロットの序数に対応する番地を持つ個々 の記憶単位の中に配置され、前記音声記憶装置(SS)がフレームの時限スロッ トの序数に対応する番地を備えた記憶単位を含む予備音声記憶装置(FB)に接 続されてむり、前記予備音声記憶装置(FB)は入力時限スロットを1フレーム 分遅らせて記憶し、前記制御記憶装置(CS)は出力スロットの序数に対応する 番地を備えた記憶単位を有し、前記制御記憶装置(CS)内の前記単位の第一部 分は両方の音声記憶装置(SS,FB)内の入力スロットに対応する番地を有し 、その第二部分は第一または第二表示を有し、前記制御g憶装置(CS)は両方 の音声記憶装置(SS,FB)に接続されて出力スロット処理中にどの番地から 続み出しを行なうかの指示を行なうことが出来、前記制御記憶装置(CS)は前 記音声記憶装置(SS)に接続された第一入力(15)と前記予備音声記憶装置 (FB)に接続された第二入力(16)とを有するマルチプレクサ(10)上の 制御入力(12)に接続され、前記マルチプレクサはバス(14)に接続された 出力(13)を有し出力スロットの各々を制御記憶装置(CS)内の出力スロッ トの情報に応じて音声記憶装置(SS,FB)のいづれかに切り替え接続をする 事を特徴とする前記広帯域接続中継接続装置。
JP1506213A 1988-07-12 1989-05-30 ディジタル式定時開閉器に於ける広帯域接続の中継接続方法並びに装置 Pending JPH03500356A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8802605-9 1988-07-12
SE8802605A SE461310B (sv) 1988-07-12 1988-07-12 Saett och anordning foer att i en digital tidsvaeljare genomkoppla en bredbandsfoerbindelse

Publications (1)

Publication Number Publication Date
JPH03500356A true JPH03500356A (ja) 1991-01-24

Family

ID=20372893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1506213A Pending JPH03500356A (ja) 1988-07-12 1989-05-30 ディジタル式定時開閉器に於ける広帯域接続の中継接続方法並びに装置

Country Status (12)

Country Link
US (1) US4959830A (ja)
EP (1) EP0351386A1 (ja)
JP (1) JPH03500356A (ja)
KR (1) KR900702742A (ja)
CN (1) CN1039516A (ja)
AU (1) AU3750189A (ja)
BR (1) BR8907025A (ja)
DK (1) DK62990A (ja)
FI (1) FI901109A7 (ja)
MA (1) MA21592A1 (ja)
SE (1) SE461310B (ja)
WO (1) WO1990000850A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5595886A (en) 1986-01-27 1997-01-21 Chiron Corporation Protein complexes having Factor VIII:C activity and production thereof
JPH0756968B2 (ja) * 1989-06-23 1995-06-14 日本電気株式会社 多重スタッフ処理回路
SE469617B (sv) * 1991-12-16 1993-08-02 Ellemtel Utvecklings Ab Paketkopplad och kretskopplad vaeljare daer varje ansluten enhet disponerar oever aatminstone en styrtidlucka
SE470276B (sv) * 1992-06-17 1993-12-20 Ellemtel Utvecklings Ab Kretskopplad väljare innefattande ett kopplingsminne och ett styrminne
JPH08205211A (ja) * 1995-01-25 1996-08-09 Nec Corp 時分割多重時間スイッチ回路
FR2737637B1 (fr) * 1995-08-03 1997-10-17 Sgs Thomson Microelectronics Matrice de commutation entre deux groupes de multiplex
SE508850C2 (sv) * 1997-03-10 1998-11-09 Ericsson Telefon Ab L M Tidsväljarsteg för smal- och bredbandiga signaler med säkerställande av ram och sekvensintegritet
CN1112789C (zh) * 1999-04-05 2003-06-25 深圳市中兴通讯股份有限公司 一种多页顺写控读数字交换单元
GB0313986D0 (en) * 2003-06-17 2003-07-23 Zarlink Semiconductor Inc Data memory extension for use in double buffered TDM switches
JP2008542946A (ja) 2005-06-09 2008-11-27 エヌエックスピー ビー ヴィ 通信システムノード用記憶装置、データ記憶方法、及び通信システムノード
EP2349295B8 (en) 2008-11-17 2016-12-14 Winclove Holding B.V. Pharmaceutical preparation comprising a combination of streptococcus strains and lactobacillus strains

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL157481B (nl) * 1968-07-05 1978-07-17 Philips Nv Inrichting voor een telecommunicatiecentrale voor het tot stand brengen van verbindingen tussen n inkomende tijdmultiplexlijnen en n uitgaande tijdmultiplexlijnen.
US3890469A (en) * 1973-12-04 1975-06-17 Gte Automatic Electric Lab Inc Time division switching system
IT1020712B (it) * 1974-09-04 1977-12-30 P Belforte Cselt centro studi e laboratori telecomunicazioni spa stadio di commutazione elettronica ad alta velocita per canali numeri ci
US4012598A (en) * 1976-01-14 1977-03-15 Bell Telephone Laboratories, Incorporated Method and means for pulse receiver synchronization
US4181975A (en) * 1978-07-10 1980-01-01 Rockwell International Corporation Digital delay line apparatus
DE2944784C2 (de) * 1979-11-06 1982-04-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen Breitband-Vermittlungssystem
US4383316A (en) * 1980-04-14 1983-05-10 Bell Telephone Laboratories, Incorporated Apparatus for and method of collating partitioned time disordered synchronous data streams
JPS56161734A (en) * 1980-05-16 1981-12-12 Nec Corp Interface device for pcm signal
FR2483145A2 (fr) * 1980-05-23 1981-11-27 France Etat Perfectionnements aux reseaux de commutation numerique a division du temps bit a bit
JPS59171353A (ja) * 1983-03-18 1984-09-27 Fujitsu Ltd チヤンネル群接続方式
JPS6193740A (ja) * 1984-10-15 1986-05-12 Nec Corp 多重化回路

Also Published As

Publication number Publication date
SE8802605L (sv) 1990-01-13
FI901109A0 (fi) 1990-03-05
CN1039516A (zh) 1990-02-07
FI901109A7 (fi) 1990-03-05
US4959830A (en) 1990-09-25
SE461310B (sv) 1990-01-29
MA21592A1 (fr) 1990-04-01
BR8907025A (pt) 1990-12-26
AU3750189A (en) 1990-02-05
WO1990000850A1 (en) 1990-01-25
KR900702742A (ko) 1990-12-08
SE8802605D0 (sv) 1988-07-12
EP0351386A1 (en) 1990-01-17
DK62990D0 (da) 1990-03-09
DK62990A (da) 1990-03-09

Similar Documents

Publication Publication Date Title
US4885744A (en) Apparatus for reconstructing and multiplexing frames of various origins made up of a variable number of packets of fixed length
US4771420A (en) Time slot interchange digital switched matrix
JPS6367856A (ja) 可変デ−タ圧縮報知回路
JPS59198071A (ja) 音声通信を記憶し及び/又は再生する方法及びその装置
JPS62111328A (ja) デ−タ処理装置
JP2677670B2 (ja) 2つのバス間における交差回路
US4985914A (en) Voice storage/retrieval system with memory address generator successively initialized with start-point addresses
US4959830A (en) Method and apparatus for through-connecting a wideband connection in a digital time switch
US5247300A (en) Automatic audio/video signal combination apparatus
JPS6064546A (ja) 時分割多重集線通話路方式
JP3063945B2 (ja) 時分割スイッチ制御方式
JP2508861B2 (ja) ワ―ド多重時間スイッチ
JPS6138912B2 (ja)
JPH02222022A (ja) 多チャンネル情報再生装置
SU1702424A1 (ru) Устройство селекции кодов
SU1644149A1 (ru) Устройство дл обмена информацией
JPH0744522B2 (ja) 位相同期回路
JPS6223876B2 (ja)
JP3060377B2 (ja) Atmセル試験信号発生装置
JPS58208980A (ja) キユ−メモリ回路
JPH0380643A (ja) 伝送路信号の遅延挿脱方式
JPH11331197A (ja) Atmセル挿入方式
JPH0738576A (ja) セル組み立て分解装置
NO151439B (no) Fremgangsmaate til styring av kanaltilordningen i et tidsmultipleksanlegg og krets for utfoerelse av fremgangsmaaten
JPS596556B2 (ja) 時分割交換機における通話路メモリ制御方式