JPH03500947A - シリコン上の３‐５族半導体の成長開始 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 シリコン上の■−■族半導体の成長開始発明の背景 シリコン上の■−■族物質の成長は、長年の間非常に望ましい技術目標として認 識されてきた。最も初期の作業は、ヒ化ガリウム（ＧａＡｓ）太陽電池に集中さ れた。というのは、それらは非常に大面積の装置であり、この場合、基板の費用 、最大基板サイズ及び丈夫さと重量（宇宙応用のための）が、従来のＧａＡｓホ モエピタキシャルのアプローチに対する主な妨害であった。シリコン基板は、上 記のすべての問題に魅力のある解答を与えた。更に、ＡｌＧａＡｓの合金化合物 は、高効率の多重バンドギャップ太陽電池に対して、シリコンへの最適バンドギ ャップ及び吸収整合を与えるために調整することができる。初期の努力は、単結 晶シリコン及び多結晶シリコン上に直接ＧａＡｓを成長させることを試みＩ；が 、殆ど成功しなかった。これは、４％の格子不整合、大きな熱膨張不整合、反位 相の無秩序を伴った極性／非極性界面、クロスドーピング及び相偏析によって生 じた予想されたヘテロエピタキシャル問題のｊ；めに、驚くべき結果ではなかっ た。これらの初期の努力は、ＧａＡｓの続く成長と共に耐火性金属、Ｇｅ又は５ ｉ−Ｇｅグレードの層を使用する多様なアプローチに発展した。これらの構造は 、極性／非極性の界面問題になお直面した。Ｇｅ）＃結晶セル上の合理的に有効 なＧａＡｓが実現されたが、シリコンにおける多様な界面層に関する結果はあま り促進されなかった。

１９８１年頃、大サイズのウェハー、光連結、光電子集積回路（○ＥＩＣ）及び 高密度シリコン　ＶＬＳＩによる超高速ＧａＡｓのモノリシック集積化の潜在的 な利点により、直接的なＧａＡｓ／Ｓｉへテロエピタキシーの初期の困難さが再 検討された。先行技術における失敗からの成果を大きく変化させた３つの重要な 結果があった。第１は、清浄な（比較的０とＣのない）シリコン表面を達成する 能力であった。第２は、核形成及び成長相を２段階の成長プロセスに分離するこ とであった。第３は、反位相ドメインの形成を除去するために、直接［１００］ オリエンテーシヨンから基板を傾斜させてシリコン表面に均一な厘子層の段階の 配列を形成するという役割であった。これらの成功の結果は、シリコン上のＧａ Ａｓ又は他の■−ｖ族物質を、装置及びＩＣの見通しから、ますます有望にした 。

最近、殆どすべての形態のＧａＡｓ及び他の■−ｖ族ヘテロジャンクションの装 置が、分子線エピタキシー（ＭＢＥ）又は有機金属ケミカル・ベーパー・デボジ ツション（ＯＭＣＶＤ）を使用することによって、ＧａＡｓ／Ｓｉにおいて立証 されてきた。幾つかの応用において、装置の性能は従来のＧａＡａアプローチに 匹敵するが、他の応用、特に光装置においてそれらはまだ劣っている。

■＝ｖ族物質のデボジツションにおいて遭遇した１つの問題は、核形成層の生成 中、ｍ−Ｖ／Ｓｉ界面の汚染を防止する上での困難さにある。

別の間Ｍは、特に０ＭＣＶＤプロセスにおいて、核形成層を効果的にデボジツシ ョンさせるために必要とされる比較的高い基板温度から生ずる粗い表面形態であ る。こうして、ヒ化又は燐化ガリウムを含む核形成層を急速に表面にデポジット させることができ、生ずる装置が滑らかな表面形態と低レベルの不純物を有する 方法の必要性が存在する。

発明の要約 本発明は、０ＭＣＶＤ法によってシリコン又は他の単結晶基板上にヒ化又は燐化 ガリウムを含むｍ−ｖ族層を形成することに関する。更に詳細には、本発明は、 低温においてトリエチル・ガリウム（ＴＥＧ）とアルシン（ＡＳＨ３）からのデ ボジッションを経てヒ化ガリウムを含む核形成層を比較的高速で形成することに 関する。本発明は、ヒ化ガリウム層がデポジットされる清浄なＧａＡｓ／Ｓｉ界 面を与える段階を含む。基板を加熱し、そしてＴＥＧとＡｓＨ，を含む雰囲気と 接触させる。デポジツションを、基板表面の実質的にすべてを覆うヒ化ガリウム 層が形成されるまで続ける。それから熱が上昇され、モしてＴＥＧがトリメチル ・ガリウム（Ｔ　Ｍ　Ｇ　）によって置き換えられる。デボジツションを、所望 厚さのヒ化ガリウム層がデポジットされるまでこれらの条件下で統ける。

このプロセスは、現在利用可能であるよりも低レベルの界面汚染及び優れた表面 形態を生じさせるために、ヒ化ガリウムを基板上にデポジットさせ得る方法を与 える。更に、このプロセスは、以前に公知であったよりも低い基板温度において ヒ化ガリウム核形成層の高速デポジツションを可能にする。

以下に示す実施態様において、プロセスを例示するためにＧａＡｓ又はＡＩＣ； ａＡｓを選んだが、上記のようにＩｎＰ等のような他の■−ｖ族化合物又は合金 を代わりに用いることができ、あるいはＣｄＴｅのようなＩ［−Ｖｌ族化合物を ■−ｖ族化合物の代わりに使用し得ることに注目第１図は、トリエチル・ガリウ ム及びトリメデル・ガリウムにおいて、０ＭＣＶＤによるヒ化ガリウム成長速度 と基板温度との関係をプロットしたものである。

第２図は、ヒ化ガリウム核形成層の生成中、ＧａＡｓ／Ｓｉ８面の汚染源の概略 図である。

第３図は、本発明の１つの実施態様のグロセス段階の概要を示す流れ基板上のヒ 化ガリウム（Ｇａ、Ａｓ）核形成層の生成中、トリメチル・ガリウム（ＴＭＧ） をトリエチル・ガリウム（ＴＥＧ）で置き換える能力は、低温においてさえも大 きな処理速度と、生成されｊ；究極的なＧａＡｓ層の改良された表面形態と、最 終装置内の界面汚染物質の減少をもたらす。シリコン基板上のヒ化ガリウム層の 生成は、基板表面上のヒ化ガリウム核形成層を生成する段階を必要とする。この 核形成層は、ＧａＡｓ／Ｓｉ界面として役立ち、そして究極的なＧａＡｓ層が固 定される表面を与える。

核形成層は、一般に、ＴＭＧ及びアルシン（ＡｓＨ，）を含む雰囲気から、有機 金属ケミカル・ペーパー・デポジッション（ＯＭＣＶＤ）によってデポジットさ れる。しかしながら、この方法は満足すべきものでないことが解った。というの は、ＴＭＧからのデポジッションは、一般に４２５℃を超える温度を必要とし、 そしてこれらの温度において、デポジットされたヒ化ガリウムは基板表面を適切 に濡らすことが困難なためであり、これは、露出したシリコンの領域によって取 り囲まれたＧａＡＳの島を含む形態を生じさせる。これらの問題を克服する試み においてデポジツションの温度を低下するとき、デポジッション速度は５０ｎｍ ／時よりも低くなり、これは商業的生産を許容するために必要とされるよりもず っと低い速度である。更に、この低速の成長速度においては、ＧａＡｓ容ｆｆｆ ｉたりの不純物取り込み率が増大する。これは、一定時間当たりの不純物取り込 み率が一定のままであるためである。生ずる影響は、望ましくない伝導チャンネ ルと、ＧａＡｓ／Ｓｉ界面領域における深いレベルのトラップの生成である。こ れらの伝導チャンネル及びトラップは、完成された装置の全体の有効性を減少さ せる。

しかしながら、ＴＭＧをＴＥＧに置き換えるとき、大きく異なる結果が観察され る。ＴＥＧは低温度でのデポジツションと滑らかな形態を可能にする。また、こ れは、露出したシリコンの迅速な被覆と、装置内に包まれた非所望の不純物の割 合において結果としての減少を生じさせる。

第１図に、ＴＭＧとＴＥＧの両方に対するＧａＡｓのデボジツション成長速度と デボジツション温度との関係を示す。第１図から理解できるように、ＴＥＧから デポジットされた層の成長速度は、約４５０℃の温度まで、ＴＭＧからデポジッ トされた層の速度よりも大きい。はぼその温度よりも上で、ＴＭＧからのデポジ ツション速度は、ＴＥＧからの速度よりも大きくなる。この効果は、次のデボジ ツションプロトコルを示唆する。即ち、滑らかで急速に形成される表面を与える ために、低温度においてＴＥＧから０ＭＣＶＤにより核形成層をデポジットし、 そして、温度を上昇させ、モして０ＭＣＶＤによる究極的なＧａＡｓ層の急速な デボジツションを与えるために、ＴＥＧｔ−ＴＭＧと置き換える。

第２図に、核形成層の生成少発生する汚染物質源を示す。第２図において、基板 ｌＯは、複数の成長するＧａＡｓの島１２を含む核形成層を有する。島１２の間 に露出した基板表面１３がある。ＧａＡｓの島１２がゆつくり成長すればするほ ど、基板表面１３はより長く暴露され、界面領域はより汚染されやすくなる。汚 染物質源は、汚染物質２０を有する基板保持器１４、汚染物質１８を有する反応 室壁１６、汚染物質２４及び２５としてそれ自身作用するシリコン基板ＩＯ及び 汚染物質２２を有する反応蒸気とを含む。

汚染物質のレベルは、ヒ化ガリウムの低成長速度において増大する傾向がある。

これは、基板を取り囲む雰囲気中に存在する汚染物質のレベルが一般に一定であ るためである。それ自体、汚染物質が基板表面の所定の部分に接触する確率は、 所定の時間期間において等しい。従って、高速にて成長したＧａＡｓ層はより少 ない汚染物質を有する。更に、シリコン表面の高速の被覆は、露出したシリコン 表面（第２図における汚染物質２５）からのシリコンの移動の機会を減少させる 。また、表面に接触する汚染物質に関して、もしも汚染物質がヒ化ガリウムでは なくむしろシリコンに接触するならば、汚染物質が表面に残される大きな機会が 存在する。この影響の結果は、ヒ化ガリウムで覆われた領域よりも覆われていな い基板領域において汚染物質の濃度がより高くなることである。

従って、全汚染物質レベルは、基板の覆われていない表面が反応雰囲気に暴露さ れる時間を最小にすることにより、低減することは明らかである。ＴＥＧかもの ヒ化ガリウムのデポジツショ）・は、ＴＭＧからのヒ化ガリウムのデボジツショ ンよりもずっと低い温度で達成できるために、ＴＥＧは、基板表面の大きなヒ化 ガリウムの“濡れ“を許容する。それ自体、基板表面は、ＴＭＧからのデポジツ ションで経験されたよリモスっと短い時間の間、覆われていなかった領域を含む 。基板が暴露される時間が短いほど、基板に包まれた不純物のレベルは低くなり 、そしてまた、ＧａＡｓの島の表面への不純物及びシリコン自身の移動は少なく なる。

一旦基板表面がヒ化ガリウム層によって十分に覆われたならば、温度を上昇させ 、そしてＴＥＧをＴＭＧに置き換える。これは、生成された究極的な層の高速の デボジツションを可能にする。核形成層は一般に滑らかな形態を有するために、 核形成層上のＴＭＧデポジツションのヒ化ガリウム層もまた滑らかな形態を示す 。

この方法は、シリコン基板上にデポジットされたヒ化ガリウムにのみ制限するこ とを意図しない。むしろ、この方法はまた、Ｓｌ、Ｇｅ／Ｓｉ基板又は他の単結 晶基板上にＡｌＧａＡｓ、ＩｎＧａＡｓ５　ＩｎＧａＡｓＰ及び（ＡＩ、Ｇａ、 Ｉｎ）（Ａｓ、Ｐ）ＩＦのその他の組み合わせを調製するために使用することが できる。各々の場合において、核形成層は、ＴＭＧよりもむしろＴＥＧからのデ ボジツションによって形成されるが、反応雰囲気へのトリメチル・アルミニュー ム（ＴＭＡ）　又１１　トリメチル・インジウム（ＴＭＩ）の添加は、上記の（ ＡＩ、Ｇａ、Ｉｎ）（Ａｓ、Ｐ）化合物のデボジツションを許容する。

更に、トリエチル・インジウム（ＴＥＩ）はまた、低い基板温度においてＴＭｒ よりも大きなデポジツション速度を有すると考えられている。

本発明はまた、シリコン上のＩｎベースの■−■化合物を成長させるために適用 される。

ＴＥＧからデポジツションされた核形成層を有するシリコン上のヒ化ガリウムの デボジツション方法は、次のように実施することができる。

デボジツションが行われる基板を完全に清浄にしそして反応室に置く。

数分間約８００℃にてその場における酸化物清浄の後、温度を約３００乃至４０ ０°Ｃに低下させる。約３５０℃の温度が好ましい。次に反応室にＴＥＧ及びＡ ｓＨ，を含む雰囲気を流す。これらの条件下で、ヒ化ガリウム核形成層が、約１ ００〜４００ｎｍ／時のデポジツション速度にて基板上に形成される。条件を維 持し、モしてヒ化ガリウム核形成層を、所望のレベル、好ましくは約１０〜２０ ｎｍ、に成長させる。核形成層の成長は最大１０分以内に行われるが、約５分が 好ましい。この時点において、基板温度を約６００乃至７００℃に上昇させる。

約６５０℃の温度が好ましい。この時点において、ＴＥＧの供給を停止し、モし て′ｆＭＧの供給を開始し、反応室を通してＴＭＧを流す。唯一の効果は排気さ れるまでガリウムのデポジツションを補うことであるために、反応室から残留Ｔ ＥＧを洗い流すことは必要でない。この段階を通じて、反応室へのＡｓＨ，の供 給を続ける。基板温度とガス供給は、所望の厚さのＧａＡｓ層が核形成層上及び こうして基板自身の上にデポジットされるまで、維持される。この時点において 、究極的なＧａＡｓ装置の生産のための一層の成長段階を実行することができる 。

これらのプロセス段階は第３図の流れ図に概要が示され、（ＡＩ、Ｇａ　＋　Ｉ 　ｎ　）　（Ａ　ｓ　＋　Ｐ　）のｎ又はｐ形層の付加的な成長を含むことがで きる。

笠唖惣 当業者は、定型の実験を使用して、記載した特定の実施態様との多数の等価物を 認識するか、あるいは確認することができるであろう。そのような等価物は、次 の請求の範囲に包含することを意図する。

ＴＭＧ。

補正書の写しく翻訳文）提出書　（特許法第ｉ８４条の８）平成２年５月１２日 国。

特許庁長官　吉　１）文　毅　殿 １、特許出願の表示 ＰＣＴ／ＵＳ　８８１０４０１３ ２、発明の名称 シリコン上の■−Ｖ族半導体の成長開始３、特許出願人 名称　コピン・コーポレーション ４、代理人　〒１０７ １９９０年１月１７日 ６、添付書類の目録 （１）補正書の写しく翻訳文）　１通 ７、補正の説明 補正書翻訳文は請求の範囲第８項〜第１５項の補正であります。

その他の補正はありません。

８、Ｓ　ｉ、Ｓ　ｉ／Ｇｅ又は他の単結晶基板上に燐化又はヒ化インジウムを含 む■−ｖ族物質物質ポジットする方法であって、（ａ）ｍ−Ｖ放物質がその上に デポジットされる基板を準備し、（ｂ）　トリエチル・インジウムと、ホスフィ ン、アルシン及びそれらの組み合わせから成るグループから選択された物質とを 含む雰囲気に基板を暴露する一方、燐化インジウム、ヒ化インジウム及び燐化イ ンジウ（ｃ）　基板の表面が核形成層で実質的ｌこ覆われるまで、トリエチル・ インジウムを含む雰囲気下でデポジツションを維持し、（ｄ）ｍ−ｖ放物質が核 形成層上にデポジットされ得る温度に基板の温度を上昇させる一方、トリエチル ・インジウムをトリメチル・インジ（ｅ）所望の厚さの■−ｖ族物質物質がデポ ジットされるまで、トリメチル・インジウムを含む雰囲気下でデボジツションを 維持する、各段階から成る方法。

９、半導体基板上に■−■族物質物質成する方法であって、（ａ）ｍ−Ｖ放物質 がその上にデポジットされる基板を準備し、（ｂ）（ｉ）　）リエチル・ガリウ ム、トリエチル・アルミニューム、トリエチル・インジウム及びそれらの組み合 わせから成るグループから選択された物質と、 （■）アルシン、ホスフィン及びそれらの組み合わせから成るグループから選択 された物質、 とを含む雰囲気に基板を暴露し、 （ｃ）　所望の厚さの核形成層を基板上に形成するのに十分な時間の間、第１の 温度にて該雰囲気への暴露を維持し、（ｄ）　前記（ｂ）（ｉ）のグループから 選択され得る第１の雰囲気とは異なる化学組成の物質から成る第２の雰囲気に、 より高い第２の温度にて核形成層を暴露し、 （ｅ）ｍ−Ｖ放物質の所望の厚さが形成される条件下、第２の雰囲気への暴露を 維持する、 各段階から成る方法。

１０、基板が、単結晶のＳｉ及びＧ　ｅ　／　Ｓ　ｉから成るグループから選択 される請求の範囲９に記載の方法。

＋１．雰囲気への暴露中、基板を約３００乃至４００°Ｃの温度に維持する請求 の範囲９に記載の方法。

１２、約１０乃至２０ｎｍの核形成層がデポジットされる請求の範囲９に記載の 方法。

１３、請求の範囲ｌの方法によって作られた、基板上にデポジットされた■−■ 族の層を有する物品。

１４、基板が、Ｓ　ｉ　％　Ｇ　ｅ　／　Ｓ　ｉ及び他の単結晶基板から成るグ ループから選択される請求の範囲１３に記載の物品。

１５、ＩＩＩ−Ｖ族の層が、ＧａＡｓ、ＡｌＧａＡｓ５　ＩｎＧａＡｓ、１ｎＰ 、ＩｎＧａＡｓＰ及びＧａＡｓＰから成るグループから選択された物質を更に含 む請求の範囲」３に記載の物品。

国際調査報告 ｍ＋−−−ｎｏ−−＋　＾ａ＊石＋４−ＩＩｗ−、ＰＣＴ／ＵＳ　８ａ／Ｇ４０ １３国際調査報告 ＵＳ　８８０４０１３ ＳＡ　２５５０１

Claims (15)

【特許請求の範囲】
1. １．Ｓｉ、Ｓｉ／Ｇｅ又は他の単結晶基板上にヒ化又は燐化ガリウムを含むＩＩ Ｉ−Ｖ族物質をデポジツトする方法であつて、（ａ）ＩＩＩ−Ｖ族物質がその上 にデポジツトされる基板を準備し、（ｂ）トリエチル・ガリウムと、アルシン、 ホスフィン及びそれらの組み合わせから成るグループから選択された物質とを含 む雰囲気に基板を暴露する一方、ヒ化ガリウム、燐化ガリウム及びヒ化ガリウム 燐化物から成るグループから選択された物質を含む核形成層が基板表面上に形成 される温度に基板を加熱し、 （ｃ）基板の表面が核形成層で実質的に覆われるまで、トリエチル・ガリウムを 含む雰囲気下でデポジツシヨンを維持し、（ｄ）ＩＩＩ−Ｖ族物質が核形成層上 にデポジツトされ得る温度に基板の温度を上昇させる一方、トリエチル・ガリウ ムをトリメチル・ガリウムに置き換え、 （ｅ）所望の厚さのＩＩＩ−Ｖ族物質の層がデポジツトされるまで、トリメチル ・ガリウムを含む雰囲気下でデポジツシヨンを維持する、各段階から成る方法。
2. ２．基板は、Ｓｉ、Ｇｅ／Ｓｉ及び他の単結晶基板から成るグループから選択さ れる請求の範囲１に記載の方法。
3. ３．基板表面を清浄にするために、トリエチル・ガリウムを含む雰囲気に基板を 暴露する前に、その場において約８００℃に基板を加熱する付加的な段階を含む 請求の範囲１に記載の方法。
4. ４．核形成層を約３００乃至約４００℃の温度にて生成させる請求の範囲１に記 載の方法。
5. ５．核形成層を約１０乃至約２０ｎｍの厚さに成長させる請求の範囲１に記載の 方法。
6. ６．核形成層が所望の厚さに達したならば、温度を約６００乃至約７００℃に上 昇させる請求の範囲１に記載の方法。
7. ７．トリメチル・ガリウムを含む雰囲気は、アルミニユーム及びインジウムから 成るグループから選択された物質を更に含む請求の範囲１に記載の方法。
8. ８．Ｓｉ、Ｓｉ／Ｇｅ又は他の単結晶基板上に燐化又はヒ化インジウムを含むＩ ＩＩ−Ｖ族物質をデポジツトする方法であつて、（ａ）ＩＩＩ−Ｖ族物質がその 上にデポジツトされる基板を準備し、（ｂ）トリメチル・インジウムと、ホスフ イン、アルシン及びそれらの組み合わせから成るグループから選択された物質と を含む雰囲気に基板を暴露する一方、燐化インジウム、ヒ化インジウム及び燐化 インジウムヒ化物から成るグループから選択された物質を含む核形成層が基板表 面上に彩成される温度に基板を加熱し、（ｃ）基板の表面が核形成層で実質的に 覆われるまで、トリエチル・インジウムを含む雰囲気下でデポジツシヨンを維持 し、（ｄ）ＩＩＩ−Ｖ族物質が核形成層上にデポジツトされ得る温度に基板の温 度を上昇させる一方、トリエチル・インジウムをトリメチル・インジウムに置き 換え、 （ｅ）所望の厚さのＩＩＩ−Ｖ族物質の層がデポジツトされるまで、トリメチル ・インジウムを含む雰囲気下でデポジツシヨンを維持する、各段階から成る方法 。
9. ９．単結晶半導体基板上に核形成層を生成する方法であつて、（ａ）ＩＩＩ−Ｖ 族物質がその上にデポジツトされる基板を準備し、（ｂ）ｉ）トリエチル・ガリ ウム、トリエチル・アルミニユーム、トリエチル・インジウム及びそれらの組み 合わせから成るグループから選択された物質と、 ｉｉ）アルシン、ホスフイン及びそれらの組み合わせから成るグルーブから選択 された物質、 とを含む雰囲気に基板を暴露し、 （ｃ）所望の厚さの核形成層をデポジツトするのに十分な時間の間、該雰囲気へ の基板の暴露を維持する、 各段階から成る方法。
10. １０．基板が、Ｓｉ及びＧｅ／Ｓｉから成るグループから選択される請求の範囲 ９に記載の方法。
11. １１．雰囲気への暴露中、基板を約３００乃至４００℃の温度に維持する請求の 範囲９に記載の方法。
12. １２．約１０乃至２０ｎｍの核形成層がデポジツトされる請求の範囲９に記載の 方法。
13. １３．請求の範囲１の方法によつて作られた、基板上にデポジツトされたＩＩＩ −Ｖ族の層を有する物品。
14. １４．基板が、Ｓｉ、Ｇｅ／Ｓｉ及び他の単結晶基板から成るグループから選択 される請求の範囲１３に記載の物品。
15. １５．ＩＩＩ−Ｖ族の層が、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、 ＩｎＧａＡｓＰ及びＧａＡｓＰから成るグループから選択された物質を更に含む 請求の範囲１３に記載の物品。