JPH03132016A - 結晶の形成方法 - Google Patents

結晶の形成方法

Info

Publication number
JPH03132016A
JPH03132016A JP26911289A JP26911289A JPH03132016A JP H03132016 A JPH03132016 A JP H03132016A JP 26911289 A JP26911289 A JP 26911289A JP 26911289 A JP26911289 A JP 26911289A JP H03132016 A JPH03132016 A JP H03132016A
Authority
JP
Japan
Prior art keywords
nucleation
crystal
forming
iii
nucleation surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26911289A
Other languages
English (en)
Inventor
Hiroyuki Tokunaga
博之 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26911289A priority Critical patent/JPH03132016A/ja
Publication of JPH03132016A publication Critical patent/JPH03132016A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はIII −V族化合物結晶およびその形成法に
関し、特に堆積面材料の種類による堆積材料の核形成密
度の差を利用して作成したIII −V族化合物単結晶
ないし粒径が制御されたIII −V族化合物多結晶の
形成方法に関するものである。
本発明は、例えば半導体集積回路、光集積回路、光素子
等に使用される単結晶や多結晶等の結晶の形成に適用さ
れる。
[従来の技術] 従来、半導体電子素子や光素子等に用いられる単結晶薄
膜は、単結晶基板上にエピタキシャル成長させることで
形成されていた。例えば、Si単結晶基板(シリコンウ
ェハ)上には、SL、 Ge、 GaAs等を液相、気
相または固相からエピタキシャル成長することが知られ
ており、またGaAs単結晶基板上にはGaAs、 G
aAlAs等の単結晶がエピタキシャル成長することが
知られている。このようにして形成された半導体薄膜を
用いて、半導体素子および集積回路、半導体レーザーや
LED等の発光素子等が作製される。
また、最近、二次元電子ガスを用いた超高速トランジス
タや、量子井戸を利用した超格子素子等の研究開発が盛
んであるが、これらを可能にしたのは、例えば超高真空
を用いたMBE (分子線エピタキシー)やMOCVD
 (有機金属化学気相法)等の高精度エピタキシャル技
術である。
このような単結晶基板上のエピタキシャル成長では、基
板の単結晶材料とエピタキシャル成長層との間に、格子
定数と熱膨張係数とを整合をとる必要がある。この整合
が不十分であると格子欠陥がエピタキシャル層に発達す
る。また基板を構成する元素がエピタキシャル層に拡散
することもある。
このように、エピタキシャル成長による従来の単結晶薄
膜の形成方法は、その基板材料に太き(依存することが
分る。Mathews等は、基板材料とエピタキシャル
成長層との組合せを調べている(EPITAXIAL 
GROWTH,Academic Press、 Ne
w York。
1975 ed、by J、W、Mathews)。
また、基板の大きさは、現在Siウェハで6インチ程度
であり、GaAs、サファイア基板の大型化は更に遅れ
ている。加えて、単結晶基板は製造コストが高いために
、チップ当りのコストが高くなる。
このように、従来の方法によって、良質な素子が作製可
能な単結晶層を形成するには、基板材料の種類が極めて
狭い範囲に限定されるという問題点を有していた。
一方、半導体素子を基板の法線方向に積層形成し、高集
積化および多機能化を達成する三次元集積回路の研究開
発が近年盛んに行われており、また安価なガラス上に素
子をアレー状に配列する太陽電池や液晶画素のスイッチ
ングトランジスタ等の大面積半導体装置の研究開発も年
々盛んになりつつある。
これら両者に共通することは、半導体薄膜を非晶質絶縁
物上に形成し、そこにトランジスタ等の電子素子を形成
する技術を必要とすることである。その中でも特に、非
晶質絶縁物上に高品質の単結晶半導体を形成する技術が
望まれている。
−膜内に、SiO□等の非晶質絶縁物基板上に薄膜を堆
積させると、基板材料の長距離秩序の欠如によって、堆
積膜の結晶構造は非晶質または多結晶となる。ここで非
晶質膜とは、最近接原子程度の近距離秩序は保存されて
いるが、それ以上の長距離秩序はない状態のものであり
、多結晶膜とは、特定の結晶方位を持たない単結晶粒が
粒界で隔離されて集合したものである。
例えば、SiO□上にSLをCVD法によって形成する
場合、堆積温度が約600℃以下であれば非晶質シリコ
ンとなり、それ以上の温度であれば粒径が数百〜数千人
の間で分布した多結晶シリコンとなる。ただし、多結晶
シリコンの粒径およびその分布は形成方法によって大き
く変化する。
更に、非晶質または多結晶膜をレーザや棒状ヒータ等の
エネルギビームによって溶融固化させることによって、
ミクロンあるいはミリメートル程度の大粒径の多結晶薄
膜が得られている(Single−crystal 5
ilicon on non−single−crys
talinsulators、Journal of 
Crystal Growth vol。
63、 No、3.0ctober 1983 edi
ted by G、 W。
Cu1len)。
このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、その特性から電子易動度を測定すると、
非晶質シリコンでは〜0.1 cm” /V・sec、
数百人の粒径を有する多結晶シリコンでは1〜10cm
”/V−sec 、溶融固化による大粒径の多結晶シリ
コンでは単結晶シリコンの場合と同程度の易動度が得ら
れている。
この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分る。すなわち、従来法
で得られていた非晶質上の堆積膜は非晶質または粒径分
布をもった多結晶構造となり、そこに作製された素子は
、単結晶層に作製された素子に比べて、その性能が大き
く劣るものとなる。そのために、用途としては簡単なス
イッチング素子、太陽電池、光電変換素子等に限られる
また、溶融固化によって大粒径の多結晶薄膜を形成する
方法は、ウェハごとに非晶質または単結晶薄膜をエネル
ギビームで走査するために、大粒径化に多大な時間を要
し、量産性に乏しく、また大面積化に向かないという問
題点を有していた。
方、III −V族化合物半導体は、超高速デバイス、
光素子などの、SLでは実現できない新しいデバイスを
実現し得る材料として期待されているが、III −V
族化合物結晶は、これまでSi単結晶上あるいはIII
 −V族化合物単結晶上にしか成長させることができず
、デバイス作製上の大きな障害となっていた。
上記従来の問題点を解決するものとして、本発明者は核
形成密度の小さい非核形成面に該非核形成面材料より核
形成密度が十分に大きく、かつ単一の核だけが成長する
程度に十分微細な核形成面が設けられ、該核形成面に成
長した単一の核を中心として成長を続けさせることによ
って結晶を形成する形成方法を提案し、非単結晶基体上
にもIII −V族化合物単結晶形成が可能なことを示
した。
この形成方法は、結晶成長して単結晶となる核を所望の
距離まで人工的に離別させて、選択的に形成させ、必要
な大きさの結晶領域に成長させるまで結晶粒の接触・衝
突を回避するものである。
結晶成長の方法としては、成長速度が速(量産性に優れ
、結晶性が良好な有機金属化学輸送法(MOCVD法)
が主に用いられる。
一方、GaAsの単結晶基板と5102+ 5INXI
 WSIXなどのマスク材料を用いたGaAsの単結晶
の選択成長については多くの研究が報告されている。そ
の中で、■族と■族の原料のモル比とマスク上のGaA
s多結晶粒の析出の関係についてT、HAGA、 K、
旧RUMAらが電子通信情報学会技報(ED88−82
. P、 29)で報告している。それによればGaA
s単結晶にSing 、WSixのマスクを用いた系に
おいては、径においては原料のV / IIIのモル比
が大きい場合にはWsLマスク上にGaAs多結晶粒の
核発生が見られV/Inのモル比が小さい場合にはSi
O□マスク上にGaAs多結晶粒の核発生が見られれる
。しかし、上記報文には結晶成長中にV/Iのモル比を
変動させることによる影響、効果については記載されて
いなかった。
[発明が解決しようとしている課題] しかしながら、上記の非核形成面に微細な核形成面を設
けて結晶を形成させる方法は、MOCVD法により微細
な核形成面上の核発生を制御するのには不十分な点もあ
り、非核形成面上に核発生が起きたり、核形成面上に核
発生が起きなかったりするなどの課題が生ずることがあ
った。
従って、本発明者の目的は、核形成初期段階と結晶成長
段階にそれぞれ適応した成長条件を設定することによっ
て、非核形成面上の制御されない核の発生を抑え、良質
のIII −V族化合物単結晶を成長する方法を提供す
ることにある。
[課題を解決するための手段] 上記問題点を解決するものとして、有機金属化学輸送法
によるIII −V族化合物の結晶の形成方法において
、核形成密度の小さい非核形成面と、該非核形成面の核
形成密度より大きい核形成密度を有し、結晶成長して単
結晶になる核が唯一形成され得るに十分小さい面積を有
する核形成面とが隣接して配された自由表面を有する基
体に、核形成初期段階では原料ガス中の周期律表第V族
原子と第III族原子との比率V / IIIを高くし
、かつ結晶成長段階では比率V / Illを核形成初
期段階より低(する結晶成長処理を施すことを特徴とす
る結晶の形成方法が提供される。
本発明の結晶の形成方法は、非核形成面、核形成面、結
晶表面のそれぞれの面における結晶材料の原子の付着係
数X、Y、Zがz>y>xなる関係があることから、非
核形成面に設けられた核形成面に単一の核が形成される
核形成初期段階においては、核形成の選択性を高くする
ために、■族とIll族原料の比率V / Inを高く
する。そして、核形成面上への核形成が完了し、非核形
成面上への横方向成長が始まった段階(結晶成長段階)
になったら、V / mを下げて結晶成長をさせるもの
である。
次に、非核形成面上での結晶核の発生とV / 111
モル比の関係について説明する。
第4図に、各種の膜上におけるGaAs結晶核の発生密
度とV / 111モル比の関係を示す。
成長条件 トリメチルガリウム(TMG) アルシン(AsH−) 反応圧力   80torr 基板温度   640℃ 成長時間   5分 第4図から明らかなように、核形成密度の高い材料(例
えばAlaOs、 Ta20g)はV / 111モル
比を大きく変化させても核形成密度の変化は小さいが、
核形成密度の低い材料(例えばSiO□、 313N4
 )はV / 111モル比と核形成密度に強い相関を
持っている。特に高いV/IIIモル比の領域ではA1
.0.。
Ta=Osと5iOa、 5isN4の間の核形成密度
の差はかなり太き(なり、良好な選択性が得られること
がわかる。
次に、本発明の実施態様を図面により説明する。
第1図(A)〜(E)は本発明の方法により選択的核形
成を行ない■−v族化合物の単結晶を成長させる概略工
程図である。
(A):下地材料1 (たとえばA1□03.AIN、
 BNなどのセラミック、石英、高融点ガラスやW、M
などの高融点金属)上に結晶核形成密度の低い材料から
なる薄膜2(例えば非晶質、多結晶質等の非単結晶質の
Sin、 5ixN4など)を堆積し非核形成面3とす
る。この薄膜の形成にはCVD法、スパッター法、蒸着
法、分散媒を使った塗布法などの方法を用いる。また、
第1図(F)のように下地材料lを用いず前記核形成密
度の低い材料からなる支持体5を用いてもよい((第1
図(A))(B):非核形成面より核形成密度の高い材
料(非単結晶質のAl2O3,AIN、 Taxes、
 Ti0z、WO2など)を結晶成長して単結晶となる
核を唯一形成され得るに十分な程小さい面積(好ましく
は10μm四方以下、最適には2μm四方以下)を形成
し核形成面4とする。また、このように薄膜を微細にパ
ターニングする他、第1図(G)のように下地に核形成
密度の高い材料からなる薄膜6を堆積し、その上に核形
成密度の低い材料からなる薄膜2を積み重ね非核形成面
3とし、エツチングにより微細な窓を開けて核形成面4
を露出させてもよく、第1図(H)のように核形成密度
の低い材料からなる薄膜2に凹部を形成し、その凹部の
底面に微細な窓を開けて核形成面4を露出させてもよい
(この場合前記凹部内に結晶を形成させる)。
さらに、第1図(I)〜(T)のように微細な領域を残
し他をレジスト7でカバーし、イオン(As 、P、 
Ga 、Al 、Inなど)を核形成密度の低い材料か
らなる薄膜2に打込んで、核形成密度の高いイオン打込
領域8を形成してもよい。(第1図(B)) (C):こうして得られた基板上に、MOCVD法によ
ってIII −V族化合物(例えばGaAs、 GaA
lAs。
GaP、 GaAsP、 InP、GaInAsP)結
晶核9を発生させる。この核形成初期段階(発生した核
の底面積が核形成面よりも小さい間)では、V / 1
11モル比は高くして(■練原料が液体有機原料の場合
、好ましくは10以上、より好ましくは20以上、最適
には30以上;気体原料の場合、好ましくは30以上、
より好ましくは45以上、最適には60以上)■族原子
の欠乏による欠陥の発生を抑える。(第1図(C)) (D):III−V族化合物結晶核9が成長したIII
 −V族化合物単結晶IOが核形成面4の面積より広が
って成長する段階(結晶成長段階)になったら、V /
 111モル比は前記核形成初期段階のV/II+の値
よりも低く (V族が液体有機原料の場合、好ましくは
5以上、より好ましくは7以上、最適には15以上。気
体原料の場合、好ましくは20以上、より好ましくは3
5以上、最適には40以上。)設定を変更しV練原料を
効率よ(利用し、無駄に消費することを避ける。(第1
図(D))(E):核を中心にIII−V族化合物結晶
の成長を進め、非核形成面上へ横方向に結晶を成長させ
ていく。
前述のしたように、結晶表面、核形成面、非核形成面の
それぞれの面における結晶材料の原子の付着係数をそれ
ぞれx、y、zとおくと次のような関係となる。
x>y>z 核形成初期段階においては、結晶材料の原子に対する表
出面は、非核形成面及び核形成面だけである。そのため
、核は選択的に核形成面上で形成される。続いて、核が
成長し核形成面を覆いつくしてしまうと、そこには結晶
表面と非核形成面のみが存在するようになるので核発生
の選択性はさらに高くなる。さらに結晶が成長しその表
面積が大きくなるに従い、さらに選択性は高くなるので
、非核形成面上の制御されない核発生はほとんど起らな
(なる。つまり、選択性を維持する条件は、結晶の成長
につれて徐々に変化する。
従って、選択性を制御する製造条件である■/IIIも
連続的に変化させることも好ましい。
また最適の堆積条件は、非核形成面上への核形成面の配
置の形態や、密度によっても異ってくる。(第1図(E
)) [実施例] 以下、本発明を実施例により説明する。
実施例1 第2図(A)〜(F)に、本発明の方法によりGaAs
結晶を形成する概略工程図を示す。
(A)二石英基板11の上に真空蒸着法によってTa2
’s膜12を1500人堆積した。蒸着条件は、基板温
度は室温、蒸着源はTa2es 、 O□ガスを4×1
0−’torrまで導入し、堆積速度1人/seeであ
った。(第2図(A)) (B)二次にプラズマCVD法で非晶質SiNx膜13
を300人堆積した。堆積条件は基板温度350℃、反
応圧力0.2torr、原料ガスは5iH4100cc
、NHs 200ccであった。(第2図(B))(C
):フォトリソグラフィー技術を使ってパターニングし
、リアクティブイオンエツチングによってSiNx膜1
3を部分的に取り去って、60μmの間隔で2μm四方
の微細な窓14を作りTa、0゜を露出させた。この部
分がGaAsの核形成面4となる。(第2図(C)) (D):H,雰囲気で850℃、10分間の熱処理を行
い、次にMOCVD法によってGaAs結晶核15をT
agOs上に発生させた。
原料にはトリメチルガリウム(TMG)とターシャルブ
チルアルシン(TBAs)、希釈ガスにはH2を用いた
。原料ガスのモル比TMG : TBAsはl:35で
、反応圧力80torr、基板温度670℃であった。
(第2図(D)) (E):成長開始後約10分でGaAsの結晶核15が
成長したGaAs単結晶16がTa1lsの窓14の領
域を埋めたところで、反応圧力を150torrに上げ
、TMGとTBAsの比を1=20に設定変更した。
(第2図(E)) (F):さらにGaAsの単結晶16が成長を続は他の
GaAs単結晶との粒界17を形成し、結晶径が60μ
mになったところで成長を止めた。(第2図(F))つ
いで表面を研磨により平坦化した後でInSnの電極を
蒸着により付け、Ar中で500℃でアニールした。こ
れを用いてホール測定をしたところ、ホール移動度24
00cm”/Vs(300K ) 、キャリア濃度8 
X 10”70m”のn型の結晶が得られていることが
分った。
実施例2 第3図(A)〜(F)に、本発明の方法によりGaAl
As結晶を形成する概略工程図を示す。
(A):シリコンウエハ21上に5IH4と02を用い
たCVD法によって非晶質SiO□膜22を1500人
堆積した。(第3図(A)) (B)二次にフォトレジスト23で開口部24を有する
所望のパターンにSiO□膜上をマスクして、イオンイ
ンブランターを用いてAIイオン25を打ち込んだ、打
込み量は1xlO1′/cffl!であった。(第3図
(B)) イオン打込み部分の大きさは2μm四方、打ち込み部分
の間隔は30μmであった。
(C):Atイオンの打込まれていないSiO□表面2
6では結晶の核発生確率は低く、A1イオン打込み領域
27では結晶の発生確率が高く、該領域27に結晶成長
して単結晶になる核が発生する。
(第3図(C)) (D):H,雰囲気の中で850℃、10分間の熱処理
行って、次にMOCVD法によって、Alがイオン打込
領域27の上にGaAlAs結晶核28を発生させた。
原料にはトリメチルガリウム(TMG)とトリメチルア
ルミニウム(TMA) 、アルシン(Ashs)を使い
、希釈ガスにはH2を用いた。原料ガスのモル比はTM
G : TMA : ASH3は3 : 2 : 30
0  (V/III=60)で、圧力は80torr、
基板温度は700℃であった。
(第3図(D)) (E):成長開始後15分でGaAlAs結晶核28が
成長したGaAlAs単結晶29が、Al打ち込み領域
15を覆いつくしたところで、原料のモル比をTMG 
: TMA : AsHs= 3 : 2 : 225
  (V/ III =45)に設定変更した。(第3
図(E)) (F):さらに成長を続けGaAIASの結晶がぶつか
り合うまで成長させた。30は粒界である。
(第3図(F)) [発明の効果] 本発明の結晶成長法によれば、核形成面上に制御された
■−V族化合物の単結晶を成長させることができ、各成
長段階で適切なV/mモル比を設定することにより、V
族原料を余分に使用することな(効率的に、良質なII
I−V族化合物の単結晶を得ることが可能になる。
【図面の簡単な説明】
第1図は本発明の結晶の形成方法を示す概略工程図、第
2図は本発明の方法をGaAs結晶の形成に用いた場合
の概略工程図、第3図は本発明の方法をGaAlAs結
晶の形成に用いた場合の概略工程図、第4図は核発生密
度とV / mモル比との関係図である。 l・・・下地材料 2・・・核形成密度の低い材料からなる薄膜3・・・非
核形成面   4・・・核形成面5・・・核形成密度の
低い材料からなる支持体6・・・核形成密度の高い材料
からなる薄膜7・・・フォトレジスト 8・・・イオン
打込領域9・・・nl −V族化合物結晶核 lO・・弓n−v族化合物単結晶 11・・・石英基板    12・・・Taxes膜1
3・・・SiN、膜     14・・・窓15・・・
GaAs結晶核   16・・・GaAs単結晶17・
・・粒界      21・・・シリコンウェハ22・
・・非晶質5iOi膜  23・・・フォトレジスト2
4・・・開口部     25・・・A1イオン26・
・・Alイオンの打込まれていない領域27・・・At
イオン打込領域 2B−−−GaAlAs結晶核 29−・・GaAlAs単結晶 30・・・粒界

Claims (1)

  1. 【特許請求の範囲】 1、有機金属化学輸送法によるIII−V族化合物の結晶
    の形成方法において、核形成密度の小さい非核形成面と
    、該非核形成面の核形成密度より大きい核形成密度を有
    し、結晶成長して単結晶になる核が唯一形成され得るに
    十分小さい面積を有する核形成面とが隣接して配された
    自由表面を有する基体に、核形成初期段階では原料ガス
    中の周期律表第V族原子と第III族原子との比率V/II
    Iを高くし、かつ結晶成長段階では比率V/IIIを核形成
    初期段階より低くする結晶成長処理を施すことを特徴と
    する結晶の形成方法。 2、前記核形成初期段階における前記周期律表第V族原
    子と第III族原子との比率V/IIIが10以上であ
    る請求項1記載の結晶の形成方法。 3、前記結晶成長段階における前記周期律表第V族原子
    と第III族原子との比率V/IIIが5以上である請求項1
    記載の結晶の形成方法。 4、前記核形成面を前記非核形成面の内部に形成する請
    求項1記載の結晶の形成方法。 5、前記核形成面を前記非核形成面の面上に形成する請
    求項1記載の結晶の形成方法。 6、前記核形成面を区画化して複数形成する請求項1記
    載の結晶の形成方法。 7、前記核形成面を規則的に区画化して複数形成する請
    求項1記載の結晶の形成方法。 8、前記核形成面を不規則に区画化して複数形成する請
    求項1記載の結晶の形成方法。 9、前記核形成面を格子状に形成する請求項1記載の結
    晶の形成方法。 10、前記核形成面を区画化して複数設け、該核形成面
    のそれぞれより、単結晶を成長させる請求項1記載の結
    晶の形成方法。 11、各核形成面より成長する単結晶を、隣り合う核形
    成面間で隣接する大きさまで成長させる請求項1記載の
    結晶の形成方法。 12、前記核形成面を、イオン打込み法によって形成す
    る請求項1記載の結晶の形成方法。 13、前記基体の表面を非単結晶質で構成する請求項1
    記載の結晶の形成方法。 14、前記非核形成面を形成する材料が非晶質SiO_
    2である請求項1記載の結晶の形成方法。 15、前記III−V族化合物が二元系III−V族化合物で
    ある請求項1記載の結晶の形成方法。 16、前記III−V族化合物が混晶III−V族化合物であ
    る請求項1記載の結晶の形成方法。 17、前記結晶形成処理がMOCVD法である請求項1
    記載の結晶の形成方法。
JP26911289A 1989-10-18 1989-10-18 結晶の形成方法 Pending JPH03132016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26911289A JPH03132016A (ja) 1989-10-18 1989-10-18 結晶の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26911289A JPH03132016A (ja) 1989-10-18 1989-10-18 結晶の形成方法

Publications (1)

Publication Number Publication Date
JPH03132016A true JPH03132016A (ja) 1991-06-05

Family

ID=17467841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26911289A Pending JPH03132016A (ja) 1989-10-18 1989-10-18 結晶の形成方法

Country Status (1)

Country Link
JP (1) JPH03132016A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (fr) * 1995-09-18 1997-03-27 Hitachi, Ltd. Materiau semi-conducteur, procede de production de ce materiau semi-conducteur et dispositif a semi-conducteur
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6376339B2 (en) 1998-11-24 2002-04-23 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6489221B2 (en) 1999-11-17 2002-12-03 North Carolina State University High temperature pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6570192B1 (en) 1998-02-27 2003-05-27 North Carolina State University Gallium nitride semiconductor structures including lateral gallium nitride layers
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー インコーポレイテッド へテロ接合トランジスタ及びその製造方法
US6897483B2 (en) 1998-06-10 2005-05-24 North Carolina State University Second gallium nitride layers that extend into trenches in first gallium nitride layers

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (fr) * 1995-09-18 1997-03-27 Hitachi, Ltd. Materiau semi-conducteur, procede de production de ce materiau semi-conducteur et dispositif a semi-conducteur
US6377596B1 (en) 1995-09-18 2002-04-23 Hitachi, Ltd. Semiconductor materials, methods for fabricating semiconductor materials, and semiconductor devices
US6459712B2 (en) 1995-09-18 2002-10-01 Hitachi, Ltd. Semiconductor devices
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6602763B2 (en) 1998-02-27 2003-08-05 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
US6570192B1 (en) 1998-02-27 2003-05-27 North Carolina State University Gallium nitride semiconductor structures including lateral gallium nitride layers
US6897483B2 (en) 1998-06-10 2005-05-24 North Carolina State University Second gallium nitride layers that extend into trenches in first gallium nitride layers
US7195993B2 (en) 1998-06-10 2007-03-27 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth into trenches
US6462355B1 (en) 1998-11-24 2002-10-08 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silicon carbide substrates
US6376339B2 (en) 1998-11-24 2002-04-23 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby
US6602764B2 (en) 1998-11-24 2003-08-05 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers
US7378684B2 (en) 1998-11-24 2008-05-27 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silicon carbide substrates
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6686261B2 (en) 1999-11-17 2004-02-03 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby
US6489221B2 (en) 1999-11-17 2002-12-03 North Carolina State University High temperature pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6545300B2 (en) 1999-11-17 2003-04-08 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby
US7217641B2 (en) 1999-11-17 2007-05-15 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby
US6586778B2 (en) 1999-12-21 2003-07-01 North Carolina State University Gallium nitride semiconductor structures fabricated by pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6621148B2 (en) 2000-02-09 2003-09-16 North Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
US6864160B2 (en) 2000-02-09 2005-03-08 North Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US7095062B2 (en) 2000-02-09 2006-08-22 North Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6486042B2 (en) 2000-02-24 2002-11-26 North Carolina State University Methods of forming compound semiconductor layers using spaced trench arrays and semiconductor substrates formed thereby
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー インコーポレイテッド へテロ接合トランジスタ及びその製造方法
US8153515B2 (en) 2001-12-03 2012-04-10 Cree, Inc. Methods of fabricating strain balanced nitride heterojunction transistors

Similar Documents

Publication Publication Date Title
US5281283A (en) Group III-V compound crystal article using selective epitaxial growth
JP2691721B2 (ja) 半導体薄膜の製造方法
US5107317A (en) Semiconductor device with first and second buffer layers
US6255004B1 (en) III-V nitride semiconductor devices and process for the production thereof
JPH03132016A (ja) 結晶の形成方法
US5363793A (en) Method for forming crystals
EP0241204B1 (en) Method for forming crystalline deposited film
JP3007971B1 (ja) 単結晶薄膜の形成方法
JP2670453B2 (ja) 結晶の形成方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
US5438951A (en) Method of growing compound semiconductor on silicon wafer
EP0284437A2 (en) III - V Group compound crystal article and process for producing the same
KR20150035413A (ko) 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법
US5118365A (en) Ii-iv group compound crystal article and process for producing same
CA1333248C (en) Method of forming crystals
US5254211A (en) Method for forming crystals
JP2659745B2 (ja) ▲iii▼−v族化合物結晶物品およびその形成方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPH03132015A (ja) 結晶の形成方法
JP2756320B2 (ja) 結晶の形成方法
JPH03132017A (ja) 結晶の形成方法
US5183778A (en) Method of producing a semiconductor device
JPH04130717A (ja) 結晶の形成方法
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
JP2651146B2 (ja) 結晶の製造方法