JPH0350250U - - Google Patents

Info

Publication number
JPH0350250U
JPH0350250U JP10889589U JP10889589U JPH0350250U JP H0350250 U JPH0350250 U JP H0350250U JP 10889589 U JP10889589 U JP 10889589U JP 10889589 U JP10889589 U JP 10889589U JP H0350250 U JPH0350250 U JP H0350250U
Authority
JP
Japan
Prior art keywords
emulator
bus line
circuit
target board
controls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10889589U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10889589U priority Critical patent/JPH0350250U/ja
Publication of JPH0350250U publication Critical patent/JPH0350250U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【図面の簡単な説明】
第１図はこの考案によるエミユレータ装置の一
実施例のブロツク構成図、第２図はこの考案によ
るエミユレータ装置のＣＰＵ取り付け部の説明図
第３図は従来のエミユレータ装置のブロツク構成
図、第４図は従来のエミユレータ装置のＣＰＵ取
り付け部の説明図である。 図中１は供試体となるターゲツトボード、１０
はエミユレータポツド、１４はホストマシン、２
はターゲツトボード１上のＣＰＵ、３はＣＰＵコ
ネクタ、５はプログラムメモリ、４はチツプセレ
クト回路、６はＡＮＤ回路、８はバス線、１１は
バツフア回路、１３はモニタメモリ、１２は制御
回路、１５はターゲツトボード１上の端子である
なお、図中、同一符号は、同一または相当部分を
示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. マイクロプロセツサの開発／デバツグに使用さ
    れるエミユレータ装置において、ターゲツトボー
    ドとなるＣＰＵ回路上のプログラムメモリの制御
    をエミユレータ側から行うＡＮＤ回路と、その制
    御信号を伝える制御信号線と、ターゲツトボード
    上のＣＰＵと直接接触するコネクタと、ＣＰＵの
    信号を伝えるバス線と、そのバス線と制御信号線
    とでターゲツトボードと接続されるエミユレータ
    ポツドと、そのエミユレータポツド内でバス線と
    接続されエミユレータポツド内のバス線との接続
    を制御するバツフアと、エミユレータポツド内の
    バス線に接続されるモニタメモリと、エミユレー
    タポツド内のバス線と制御線に接続されモニタメ
    モリのデータを管理し、ターゲツトボード上のプ
    ログラムメモリとモニタメモリとの切り替えを行
    う制御回路と、制御回路と接続されプログラム開
    発及びデバツグのマンマシンインターフエースと
    なるホストマシンとで構成されたことを特徴とす
    るエミユレータ装置。
JP10889589U 1989-09-18 1989-09-18 Pending JPH0350250U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10889589U JPH0350250U (ja) 1989-09-18 1989-09-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10889589U JPH0350250U (ja) 1989-09-18 1989-09-18

Publications (1)

Publication Number Publication Date
JPH0350250U true JPH0350250U (ja) 1991-05-16

Family

ID=31657508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10889589U Pending JPH0350250U (ja) 1989-09-18 1989-09-18

Country Status (1)

Country Link
JP (1) JPH0350250U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002267509A (ja) * 2001-03-12 2002-09-18 Keyence Corp 表示部を備えた流量計
JP2007101825A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 計器用ｌｃｄ表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002267509A (ja) * 2001-03-12 2002-09-18 Keyence Corp 表示部を備えた流量計
JP2007101825A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 計器用ｌｃｄ表示装置

Similar Documents

Publication Publication Date Title
US6263305B1 (en) Software development supporting system and ROM emulation apparatus
JPH0350250U (ja)
TW347490B (en) Method and apparatus for ensuring feature compatibility and communicating feature settings between processors and motherboards
JPH074614Y2 (ja) フラットパッケージ対応プローブ
JPS6419402U (ja)
JPS61234415A (ja) 基板実装形コンピユ−タユニツト
JPS59169650U (ja) デバツグ装置
JPS60116538U (ja) 制御システム
JPS5836450U (ja) マイクロプロセツサアナライザ
JPS62102338A (ja) エミユレ−タ
JPS62116473U (ja)
JPS6421438U (ja)
JPS594187U (ja) 接続装置
JPS6092341U (ja) フロツピ−デイスクユニツト
JPH0270250U (ja)
JPS59400U (ja) 人工衛星の姿勢制御装置
JPH0270560U (ja)
JPS60100856U (ja) マイコンとマルチポ−トメモリとの接続装置
JPS6432363A (en) Memory device controller
JPS60123043U (ja) 計算機
JPH0187401U (ja)
JPS6252341B2 (ja)
JPS59169651U (ja) デバツグ装置
JPS63126939U (ja)
JPH029937U (ja)