JPH074614Y2 - フラットパッケージ対応プローブ - Google Patents
フラットパッケージ対応プローブInfo
- Publication number
- JPH074614Y2 JPH074614Y2 JP5709688U JP5709688U JPH074614Y2 JP H074614 Y2 JPH074614 Y2 JP H074614Y2 JP 5709688 U JP5709688 U JP 5709688U JP 5709688 U JP5709688 U JP 5709688U JP H074614 Y2 JPH074614 Y2 JP H074614Y2
- Authority
- JP
- Japan
- Prior art keywords
- flat package
- connector
- board
- target
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、インサーキット・エミュレータ用のプローブ
に関するもので、特にフラットパッケージ対応のプロー
ブに関するものである。
に関するもので、特にフラットパッケージ対応のプロー
ブに関するものである。
［従来の技術］ 最近プリント基板の表面実装による高密度実装化からフ
ラットパッケージのLSIが多用されるようになり、CPUチ
ップもこの例外ではなく、各社から発売され始めてい
る。第６図はフラットパッケージICの一例を示すもの
で、図示のようにプラスチックモールドされその側面に
接続端子３が設けられた構造のフラットパッケージ１
は、第７図（イ）に示すようなプリント板のパターン
に、同図（ロ）に示すように半田付けにより接続して使
用するようになっている。
ラットパッケージのLSIが多用されるようになり、CPUチ
ップもこの例外ではなく、各社から発売され始めてい
る。第６図はフラットパッケージICの一例を示すもの
で、図示のようにプラスチックモールドされその側面に
接続端子３が設けられた構造のフラットパッケージ１
は、第７図（イ）に示すようなプリント板のパターン
に、同図（ロ）に示すように半田付けにより接続して使
用するようになっている。
このようなフラットパッケージ使用にともなって、イン
サーキット・エミュレータ用プローブもフラットパッケ
ージ用に設計されたターゲット基板のパターンに接続可
能なものが要求されている。
サーキット・エミュレータ用プローブもフラットパッケ
ージ用に設計されたターゲット基板のパターンに接続可
能なものが要求されている。
第８図は従来のインサーキット・エミュレータの一例を
示す概念的基本構成図である。図において、10はインサ
ーキット・エミュレータ本体で、内部のパーソナル・モ
ジュール（図示せず）から受けたエミュレーションCPU
の動きをサンプルしてトレースしたり、エミュレーショ
ンCPUの動きを自由に止めて内部をモニタしたりするコ
マンド処理機能を有するホスト・コンピュータである。
示す概念的基本構成図である。図において、10はインサ
ーキット・エミュレータ本体で、内部のパーソナル・モ
ジュール（図示せず）から受けたエミュレーションCPU
の動きをサンプルしてトレースしたり、エミュレーショ
ンCPUの動きを自由に止めて内部をモニタしたりするコ
マンド処理機能を有するホスト・コンピュータである。
パーソナル・モジュールは、インサーキット・エミュレ
ータ本体からの指示でエミュレーションCPUの動きをコ
ントロールするためのハードウェアおよびファームウェ
アを持つコントロール・ユニットである。
ータ本体からの指示でエミュレーションCPUの動きをコ
ントロールするためのハードウェアおよびファームウェ
アを持つコントロール・ユニットである。
12はエミュレーションCPU13を実装し、このCPUとターゲ
ット側およびCPUとパーソナル・モジュール側とをイン
ターフェイスするインターフェイス回路を備え、通常PO
Dと呼ばれるバッファ・ユニットであり、エミュレータ
本体10とは信号およびデータを伝送するためのケーブル
11により接続されている。
ット側およびCPUとパーソナル・モジュール側とをイン
ターフェイスするインターフェイス回路を備え、通常PO
Dと呼ばれるバッファ・ユニットであり、エミュレータ
本体10とは信号およびデータを伝送するためのケーブル
11により接続されている。
14はPOD12からターゲット・ボード16のターゲットICソ
ケット17へCPUチップの代わりに接続するプローブであ
り、その先端にはターゲットICソケット17に接続するた
めのコネクタ15を備えている。
ケット17へCPUチップの代わりに接続するプローブであ
り、その先端にはターゲットICソケット17に接続するた
めのコネクタ15を備えている。
このような構成においては、あたかもターゲットボード
16にエミュレーションCPU13が実装されているのと等価
な状態でそのCPUを動作させ、このときのバスサイクル
をトレースしてエミュレーション・メモリ（エミュレー
ションRAMという）に格納し、その格納データを解析す
ることによりエミュレーションCPU13のプログラムをデ
バッグすることができる。
16にエミュレーションCPU13が実装されているのと等価
な状態でそのCPUを動作させ、このときのバスサイクル
をトレースしてエミュレーション・メモリ（エミュレー
ションRAMという）に格納し、その格納データを解析す
ることによりエミュレーションCPU13のプログラムをデ
バッグすることができる。
［考案が解決しようとする課題］ しかしながら、フラットパッケージのCPUを使用するタ
ーゲット・パターンから直接信号を取り出すプローブは
存在しないというのが実状である。
ーゲット・パターンから直接信号を取り出すプローブは
存在しないというのが実状である。
本考案の目的は、このような点に鑑みてなされたもの
で、フラットパッケージタイプのCPUを使用するターゲ
ットプリント基板にプロービングでき、しかもその一部
が交換自在に構成されていてフラットパッケージ・タイ
プのCPUの実装や信号モニタが容易にできるインサーキ
ット・エミュレータ用等のプローブを実現しようとする
ものである。
で、フラットパッケージタイプのCPUを使用するターゲ
ットプリント基板にプロービングでき、しかもその一部
が交換自在に構成されていてフラットパッケージ・タイ
プのCPUの実装や信号モニタが容易にできるインサーキ
ット・エミュレータ用等のプローブを実現しようとする
ものである。
［課題を解決するための手段］ このような目的を達成するために、本考案は、 フラットパッケージ用パターンに接触するスプリングピ
ンと、ターゲット・プリント板との相互の位置を決める
ためのガイドピンと、ターゲット・プリント板への取り
付け高さを制限するための足とをプリント板に装着し、
このプリント板の反対面にはスプリングピンと電気的に
接続されたコネクタが取り付けられ、かつプリント板の
中央部にはネジ穴が形成され、ターゲット・プリント板
に取り付ける際にはターゲット・プリント板に予め形成
されたガイド用の穴にガイドピンを差し込むと共にター
ゲット・プリント板に予め形成されたネジ穴と前記ネジ
穴とにネジを通して締め付けることによりターゲット・
プリント板に取り付けられるように構成され、 前記コネクタには、POD側とコネクタ接続が可能に構成
されたプリント板をコネクタ接続するか、あるいはフラ
ットパッケージ用ICソケットが装着され対象のフラット
パッケージが装填可能なプリント板をコネクタ接続する
ことができるように構成したことを特徴とする。
ンと、ターゲット・プリント板との相互の位置を決める
ためのガイドピンと、ターゲット・プリント板への取り
付け高さを制限するための足とをプリント板に装着し、
このプリント板の反対面にはスプリングピンと電気的に
接続されたコネクタが取り付けられ、かつプリント板の
中央部にはネジ穴が形成され、ターゲット・プリント板
に取り付ける際にはターゲット・プリント板に予め形成
されたガイド用の穴にガイドピンを差し込むと共にター
ゲット・プリント板に予め形成されたネジ穴と前記ネジ
穴とにネジを通して締め付けることによりターゲット・
プリント板に取り付けられるように構成され、 前記コネクタには、POD側とコネクタ接続が可能に構成
されたプリント板をコネクタ接続するか、あるいはフラ
ットパッケージ用ICソケットが装着され対象のフラット
パッケージが装填可能なプリント板をコネクタ接続する
ことができるように構成したことを特徴とする。
［実施例］ 以下図面を参照して本考案の実施例を詳細に説明する。
第１図は本考案に係るフラットパッケージ対応プローブ
の一実施例を示す構成図である。図において、20は第７
図（イ）に示すようなパターンを有するターゲット・プ
リント板、30は第１のコネクタ・アセンブリ、40は第２
のコネクタ・アセンブリである。
第１図は本考案に係るフラットパッケージ対応プローブ
の一実施例を示す構成図である。図において、20は第７
図（イ）に示すようなパターンを有するターゲット・プ
リント板、30は第１のコネクタ・アセンブリ、40は第２
のコネクタ・アセンブリである。
第２図は第１のコネクタ・アセンブリ30の詳細を示す構
成図である。図において、31はプリント基板で、表面に
は第３図に示すようなパターンが形成されている。プリ
ント基板の裏面側には第７図（イ）に示すフラット・パ
ッケージ用パターンの各リード部分に接触させるための
コンタクトピン32が実装されている。このコンタクトピ
ン32はスプリングピンとなっていて、ピンの先端がほぼ
一定の接触圧でフラットパッケージ用パターンに接触で
きるように構成されている。
成図である。図において、31はプリント基板で、表面に
は第３図に示すようなパターンが形成されている。プリ
ント基板の裏面側には第７図（イ）に示すフラット・パ
ッケージ用パターンの各リード部分に接触させるための
コンタクトピン32が実装されている。このコンタクトピ
ン32はスプリングピンとなっていて、ピンの先端がほぼ
一定の接触圧でフラットパッケージ用パターンに接触で
きるように構成されている。
プリント基板31の表面には第２のコネクタ・アセンブリ
40と接続するためのコネクタ33が装着されている。この
コネクタ33の端子とコンタクトピン32とは第３図に示す
ようなパターンにより結線される。この場合、コネクタ
33の端子とパターンの接続、コンタクトピン32とパター
ンとの接続は、いずれもハンダ付けによる。
40と接続するためのコネクタ33が装着されている。この
コネクタ33の端子とコンタクトピン32とは第３図に示す
ようなパターンにより結線される。この場合、コネクタ
33の端子とパターンの接続、コンタクトピン32とパター
ンとの接続は、いずれもハンダ付けによる。
更に、プリント基板31の中央部にはネジ36が嵌入するネ
ジ穴36aが設けられ、またターゲット・プリント板20と
第１のコネクター・アセンブリ30との相互の位置関係を
適正化するためのガイドピン34がコンタクトピン32と同
方向に立てられている。
ジ穴36aが設けられ、またターゲット・プリント板20と
第１のコネクター・アセンブリ30との相互の位置関係を
適正化するためのガイドピン34がコンタクトピン32と同
方向に立てられている。
35はプリント板31上にガイドピン34と同方向に取り付け
られた足で、第１のコネクタ・アセンブリ30をターゲッ
ト・プリント基板20に取り付けるときその高さ（間隔）
を一定に保つために利用される。
られた足で、第１のコネクタ・アセンブリ30をターゲッ
ト・プリント基板20に取り付けるときその高さ（間隔）
を一定に保つために利用される。
ターゲット・プリント基板20には、第４図に示すように
フラット・パケージ用パターン領域部の中央部にはネジ
36用の穴36bとガイドピン34用の穴34bとを予め形成し、
穴34bにガイドピン34を合わせて位置合わせをし、プリ
ント基板31とターゲット・プリント基板の穴36aおよび3
6bにネジ36を通し下側からナット等で締め付けることに
より、第５図に示すようにターゲット基板20上に第１の
コネクタ・アセンブリ30を接合することができる。
フラット・パケージ用パターン領域部の中央部にはネジ
36用の穴36bとガイドピン34用の穴34bとを予め形成し、
穴34bにガイドピン34を合わせて位置合わせをし、プリ
ント基板31とターゲット・プリント基板の穴36aおよび3
6bにネジ36を通し下側からナット等で締め付けることに
より、第５図に示すようにターゲット基板20上に第１の
コネクタ・アセンブリ30を接合することができる。
このように接合したとき、各コンタクト・ピン32はフラ
ット・パッケージ用パターンにそれぞれ所定の接触圧で
接触する。
ット・パッケージ用パターンにそれぞれ所定の接触圧で
接触する。
このような第１のコネクタ・アセンブリ30には、必要に
応じて、第２のコネクタ・アセンブリ40、または、
フラット・パッケージ取り付け基板をコネクタ接続でき
る。
応じて、第２のコネクタ・アセンブリ40、または、
フラット・パッケージ取り付け基板をコネクタ接続でき
る。
（１）第２のコネクタ・アセンブリ40は次のような構成
となっている。プリント基板41の一方の面に前記第１の
コネクタ・アセンブリ30のコネクタ33と接続可能なソケ
ット42が取り付けられ、他方の面にはPOD側へ信号を伝
送するためのプローブのコネクタ44を着脱自在に接続す
るためのコネクタ43を取り付けている。このコネクタ43
は必要に応じて複数個取り付けることができ、コネクタ
43とソケット42との各ピン間はプリント・パターンによ
って結線されている。
となっている。プリント基板41の一方の面に前記第１の
コネクタ・アセンブリ30のコネクタ33と接続可能なソケ
ット42が取り付けられ、他方の面にはPOD側へ信号を伝
送するためのプローブのコネクタ44を着脱自在に接続す
るためのコネクタ43を取り付けている。このコネクタ43
は必要に応じて複数個取り付けることができ、コネクタ
43とソケット42との各ピン間はプリント・パターンによ
って結線されている。
更に、第２のコネクタ・アセンブリ40にはそのプリント
基板41の上部にソケット42の端子と適宜結線されたテス
トポイントを実装することもできる。
基板41の上部にソケット42の端子と適宜結線されたテス
トポイントを実装することもできる。
このような第２のコネクタ・アセンブリ40を接続すれ
ば、インサーキット・エミュレータは容易にターゲット
・プリント基板にプロービングすることができる。
ば、インサーキット・エミュレータは容易にターゲット
・プリント基板にプロービングすることができる。
（２）フラット・パッケージ取り付け基板は次のように
構成されたものである。プリント板の一方の面に前記第
１のコネクタ・アセンブリ30のコネクタ33と接続可能な
ソケットが装着され、他方の面にはフラット・パッケー
ジ取り付け用のICソケットが装着されている。ソケット
とICソケットの各ピン間はプリント・パターンによって
結線されている。更に、この基板にはフラット・パッケ
ージの端子と適宜結線されたテストポイントを実装する
こともできる。
構成されたものである。プリント板の一方の面に前記第
１のコネクタ・アセンブリ30のコネクタ33と接続可能な
ソケットが装着され、他方の面にはフラット・パッケー
ジ取り付け用のICソケットが装着されている。ソケット
とICソケットの各ピン間はプリント・パターンによって
結線されている。更に、この基板にはフラット・パッケ
ージの端子と適宜結線されたテストポイントを実装する
こともできる。
このようなフラット・パッケージ取り付け基板を接続し
た場合は、フラット・パッケージのCPUを装着してター
ゲット・ボード単体で動作させることも簡単に行うこと
ができ、またフラット・パッケージのCPUの信号を容易
に取り出しオシロスコープ等による波形観測も簡単に行
うことができる。
た場合は、フラット・パッケージのCPUを装着してター
ゲット・ボード単体で動作させることも簡単に行うこと
ができ、またフラット・パッケージのCPUの信号を容易
に取り出しオシロスコープ等による波形観測も簡単に行
うことができる。
［考案の効果］ 以上詳細に説明したように、本考案によれば、次のよう
な効果がある。
な効果がある。
表面実装基板を使用するユーザは今までは何等かの工夫
を行ってフラット・パッケージのCPUをインサーキット
・エミュレータに接続してデバッグを行うか、あるいは
接続できないため止むを得ずインサーキット・エミュレ
ータの使用を諦めていた。しかしながら、本考案のフラ
ットパッケージ対応プローブを使用することにより、ユ
ーザ側は何の負担もなしにフラットパッケージ・タイプ
のCPUを使用しているプリント基板とインサーキット・
エミュレータを接続することができる。
を行ってフラット・パッケージのCPUをインサーキット
・エミュレータに接続してデバッグを行うか、あるいは
接続できないため止むを得ずインサーキット・エミュレ
ータの使用を諦めていた。しかしながら、本考案のフラ
ットパッケージ対応プローブを使用することにより、ユ
ーザ側は何の負担もなしにフラットパッケージ・タイプ
のCPUを使用しているプリント基板とインサーキット・
エミュレータを接続することができる。
また従来は、開発段階でのプリント基板の設計において
はICソケット用にパターンを作成し、商品化の際にはフ
ラット・パッケージ用のパターンに変更していたが、本
考案によればそのような面倒な作業も一切必要としなく
なった。
はICソケット用にパターンを作成し、商品化の際にはフ
ラット・パッケージ用のパターンに変更していたが、本
考案によればそのような面倒な作業も一切必要としなく
なった。
また、ICソケット実装型のコネクタ・アセンブリを使用
すると、開発中に誤ってCPUを破壊したような場合でもC
PUを簡単に交換でき、作業の効率を上げることができる
という利点がある。
すると、開発中に誤ってCPUを破壊したような場合でもC
PUを簡単に交換でき、作業の効率を上げることができる
という利点がある。
第１図は本考案に係るフラットパッケージ対応プローブ
の一実施例を示す構成図、第２図は第１のコネクタ・ア
センブリの構成図、第３図は第１のコネクタ・アセンブ
リのプリント基板の一例を示す図、第４図はターゲット
・プリント基板の一例を示す図、第５図は第１のコネク
タ・アセンブリの結合状態を示す図、第６図はフラット
パッケージの一例を示す図、第７図はフラットパッケー
ジ用パターンおよび端子の結合状態を説明するための
図、第８図は従来のインサーキット・エミュレータの一
例を示す概念的基本構成図である。 20……ターゲット・プリント板、30……第１のコネクタ
・アセンブリ、31……プリント基板、32……コンタクト
・ピン、33……コネクタ、34……ガイドピン、34a,34b
……ガイド穴、35……足、36……ネジ、36a,36b……ネ
ジ穴、40……第２のコネクタ・アセンブリ、41……プリ
ント板、42……ソケット、43……コネクタ。
の一実施例を示す構成図、第２図は第１のコネクタ・ア
センブリの構成図、第３図は第１のコネクタ・アセンブ
リのプリント基板の一例を示す図、第４図はターゲット
・プリント基板の一例を示す図、第５図は第１のコネク
タ・アセンブリの結合状態を示す図、第６図はフラット
パッケージの一例を示す図、第７図はフラットパッケー
ジ用パターンおよび端子の結合状態を説明するための
図、第８図は従来のインサーキット・エミュレータの一
例を示す概念的基本構成図である。 20……ターゲット・プリント板、30……第１のコネクタ
・アセンブリ、31……プリント基板、32……コンタクト
・ピン、33……コネクタ、34……ガイドピン、34a,34b
……ガイド穴、35……足、36……ネジ、36a,36b……ネ
ジ穴、40……第２のコネクタ・アセンブリ、41……プリ
ント板、42……ソケット、43……コネクタ。
Claims (1)
- 【請求項１】フラットパッケージ用パターンに接触する
スプリングピンと、ターゲット・プリント板との相互の
位置を決めるためのガイドピンと、ターゲット・プリン
ト板への取り付け高さを制限するための足とをプリント
板に装着し、このプリント板の反対面にはスプリングピ
ンと電気的に接続されたコネクタが取り付けられ、かつ
プリント板の中央部にはネジ穴が形成され、ターゲット
・プリント板に取り付ける際にはターゲット・プリント
板に予め形成されたガイド用の穴にガイドピンを差し込
むと共にターゲット・プリント板に予め形成されたネジ
穴と前記ネジ穴とにネジを通して締め付けることにより
ターゲット・プリント板に取り付けられるように構成さ
れ、 前記コネクタには、POD側とコネクタ接続が可能に構成
されたプリント板をコネクタ接続するか、あるいはフラ
ットパッケージ用ICコネクタが装着され対象のフラット
パッケージが装填可能なプリント板をコネクタ接続する
ことができるように構成したことを特徴とするフラット
パッケージ対応プローブ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5709688U JPH074614Y2 (ja) | 1988-04-27 | 1988-04-27 | フラットパッケージ対応プローブ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5709688U JPH074614Y2 (ja) | 1988-04-27 | 1988-04-27 | フラットパッケージ対応プローブ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01160377U JPH01160377U (ja) | 1989-11-07 |
| JPH074614Y2 true JPH074614Y2 (ja) | 1995-02-01 |
Family
ID=31282951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5709688U Expired - Lifetime JPH074614Y2 (ja) | 1988-04-27 | 1988-04-27 | フラットパッケージ対応プローブ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH074614Y2 (ja) |
-
1988
- 1988-04-27 JP JP5709688U patent/JPH074614Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01160377U (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781759A (en) | Emulator probe mountable to a target board at different orientation angles | |
| US20110075387A1 (en) | Strain Measurement Chips For Printed Circuit Boards | |
| CN115267480A (zh) | 测试装置 | |
| US6771088B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
| US4661921A (en) | Adapter for simultaneous use of logic analyzer and in circuit emulator | |
| JPH074614Y2 (ja) | フラットパッケージ対応プローブ | |
| US5743748A (en) | Emulator probe | |
| KR970004516B1 (ko) | 가요성 인쇄 회로 기판을 구비한 회로내 에뮬레이터용 프로브 | |
| US6002264A (en) | Interconnect adapter to printed circuit assembly for testing in an operational environment | |
| JPH0532782Y2 (ja) | ||
| JPH077038B2 (ja) | プリント基板検査装置 | |
| JP2724055B2 (ja) | システム開発支援装置 | |
| KR100505677B1 (ko) | 디.유.티(ｄｕｔ) 보드의 소요를 줄일 수 있는 반도체테스터 및 이를 이용한 반도체 소자의 전기적 검사방법. | |
| JPH09223036A (ja) | エミュレータ用マイクロコンピュータユニット | |
| JPH0350250U (ja) | ||
| JPH0521167Y2 (ja) | ||
| JPH0477834A (ja) | インサーキットエミュレータ | |
| JPH0627782B2 (ja) | 集積回路測定用接続装置 | |
| JPH0645911Y2 (ja) | ロジツク・アナライザのプロ−ブ装置 | |
| JPH0433660Y2 (ja) | ||
| KR0176206B1 (ko) | 응용프로그램 개발장치의 타겟보드의 쇼트방지 및 노이즈 제거장치 | |
| JPH05299145A (ja) | フラットケーブル用コネクタ | |
| JPH0650036Y2 (ja) | エミュレーション・プローブ | |
| JPS62153776A (ja) | 電子装置のテスト用アダプタ | |
| JPH0531128U (ja) | Ｉｃｅのｃｐｕプローブ用アダプタ |