JPH0350251U - - Google Patents
Info
- Publication number
- JPH0350251U JPH0350251U JP10869189U JP10869189U JPH0350251U JP H0350251 U JPH0350251 U JP H0350251U JP 10869189 U JP10869189 U JP 10869189U JP 10869189 U JP10869189 U JP 10869189U JP H0350251 U JPH0350251 U JP H0350251U
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- microprocessor
- debugging
- equipment
- terminal section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims description 2
Landscapes
- Multi-Conductor Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図及び第２図は本考案の一実施例を示す平
面図、第３図は第２図のＡ−Ａ線断面図、第４図
は従来例を示す平面図である。 １，７……プリント基板、２……表面実装型マ
イクロプロセツサ、２ａ，２ｂ，２ｃ，２ｄ……
検査デバツグ端子部、３，４，５，６，９，１０
，１１，１２……コネクタ、８……デバツグ機器
用ソケツト。
面図、第３図は第２図のＡ−Ａ線断面図、第４図
は従来例を示す平面図である。 １，７……プリント基板、２……表面実装型マ
イクロプロセツサ、２ａ，２ｂ，２ｃ，２ｄ……
検査デバツグ端子部、３，４，５，６，９，１０
，１１，１２……コネクタ、８……デバツグ機器
用ソケツト。
Claims (1)
- 表面実装型マイクロプロセツサの各端子に対応
した信号を取り出す端子部において、検査用機器
又はソフトウエアデバツグ用機器を接続するコネ
クタの端子形状に対応させた端子部を前記マイク
ロプロセツサの周辺に配置したことを特徴とする
検査デバツグ端子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10869189U JPH0350251U (ja) | 1989-09-18 | 1989-09-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10869189U JPH0350251U (ja) | 1989-09-18 | 1989-09-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350251U true JPH0350251U (ja) | 1991-05-16 |
Family
ID=31657315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10869189U Pending JPH0350251U (ja) | 1989-09-18 | 1989-09-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350251U (ja) |
-
1989
- 1989-09-18 JP JP10869189U patent/JPH0350251U/ja active Pending