JPH0350722A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0350722A JPH0350722A JP1185353A JP18535389A JPH0350722A JP H0350722 A JPH0350722 A JP H0350722A JP 1185353 A JP1185353 A JP 1185353A JP 18535389 A JP18535389 A JP 18535389A JP H0350722 A JPH0350722 A JP H0350722A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- etching
- contact
- diffusion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 230000000873 masking effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000007796 conventional method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035987 intoxication Effects 0.000 description 1
- 231100000566 intoxication Toxicity 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分骨］
本発明は、相補型半導体装置のコンタクトホールを形成
した後にＰ＋拡散層上のコンタクトホールなマスクし、
露呈したＮ 拡散層上のコンタクトホールにのみドライ
エツチングを行いＳ１エツチングする半導体装置の製造
方法に関する。
した後にＰ＋拡散層上のコンタクトホールなマスクし、
露呈したＮ 拡散層上のコンタクトホールにのみドライ
エツチングを行いＳ１エツチングする半導体装置の製造
方法に関する。
［従来の技術］
集積回路の高密度化に伴う微細加工技術に伴って、コン
タクトホールのエツチング加工は、湿式の化学エツチン
グから、プラズマを利用したドライエツチングに移行さ
れつつある。ところが、コンタクトホールな高周波放電
によりエツチングを行なうと、プラズマダメージが、コ
ンタクトホール中のＳ１表面に蓄積され、オーミックな
コンタクトが取れないという大きな問題が発生している
従来技術を用いたコンタクトホール形成は、リンガラス
と酸化膜層をドライエツチングした後に、露呈した５１
表面を低ダメージのドライエツチング処理することで、
オーミックコンタクト性を保っていたが、第３図の様に
８１のエツチング量とコンタクト抵抗の関係がクリティ
カルである為Ｓ１のエツチング量を１００人±５％以内
にしなげればならず、安定してオーミックなコンタクト
が得られないという欠点を有した。
タクトホールのエツチング加工は、湿式の化学エツチン
グから、プラズマを利用したドライエツチングに移行さ
れつつある。ところが、コンタクトホールな高周波放電
によりエツチングを行なうと、プラズマダメージが、コ
ンタクトホール中のＳ１表面に蓄積され、オーミックな
コンタクトが取れないという大きな問題が発生している
従来技術を用いたコンタクトホール形成は、リンガラス
と酸化膜層をドライエツチングした後に、露呈した５１
表面を低ダメージのドライエツチング処理することで、
オーミックコンタクト性を保っていたが、第３図の様に
８１のエツチング量とコンタクト抵抗の関係がクリティ
カルである為Ｓ１のエツチング量を１００人±５％以内
にしなげればならず、安定してオーミックなコンタクト
が得られないという欠点を有した。
［発明が解決しようとする課題］
本発明は、かかる欠点を除去したもので、その目的は、
コンタクトホール形成時のプラズマダメージによる非オ
ーミツク性を解決しかつ、両チャンネル共に安定したオ
ーミックコンタクトが得られる事にある。
コンタクトホール形成時のプラズマダメージによる非オ
ーミツク性を解決しかつ、両チャンネル共に安定したオ
ーミックコンタクトが得られる事にある。
［課題を解決する為の手段］
本発明は、相補型半導体装置のコンタクトホールを形成
した後にＰ＋拡散層上に形成したコンタクトホールを７
オトレジスト等でマスクし、露呈したＮ＋拡散層上に形
成したコンタクトホールにのみドライエツチングを行な
いＳｉエッチンクスることで、両チャンネル共に、オー
ミックなコンタクトが得られる半導体装置の製造方法。
した後にＰ＋拡散層上に形成したコンタクトホールを７
オトレジスト等でマスクし、露呈したＮ＋拡散層上に形
成したコンタクトホールにのみドライエツチングを行な
いＳｉエッチンクスることで、両チャンネル共に、オー
ミックなコンタクトが得られる半導体装置の製造方法。
［実施例］
以下実施例に基づいて、本発明の詳細な説明する。第１
図は、従来技術を用いて、Ｓ１エツチングを行う相補型
Ｍ ＯＳ ４．“４造の半導体装置の断面図である。第
２図は、本発明を用いて、Ｓ１エツチングを行う相補型
ＭＯ３構造の断面図である。第２図の１は、Ｐ＋拡散領
域、２は、ＬＯＯＯ８によるシリコン酸化膜、３は、リ
ンガラス層であり４は、本発明であるところの、Ｐ 拡
散層上に形成されたコンタクトホールをマスクするフォ
トレジスト、５は、ルーＳ１拡散領域、８は、原料であ
るＳ１基板、９は、酸化膜、１０は、コンタクトホール
かも露呈したＳｌをエツチングする低ダメージのドライ
エツチング、１１は、ゲート電極及び配線として使用す
るポリシリコンである。
図は、従来技術を用いて、Ｓ１エツチングを行う相補型
Ｍ ＯＳ ４．“４造の半導体装置の断面図である。第
２図は、本発明を用いて、Ｓ１エツチングを行う相補型
ＭＯ３構造の断面図である。第２図の１は、Ｐ＋拡散領
域、２は、ＬＯＯＯ８によるシリコン酸化膜、３は、リ
ンガラス層であり４は、本発明であるところの、Ｐ 拡
散層上に形成されたコンタクトホールをマスクするフォ
トレジスト、５は、ルーＳ１拡散領域、８は、原料であ
るＳ１基板、９は、酸化膜、１０は、コンタクトホール
かも露呈したＳｌをエツチングする低ダメージのドライ
エツチング、１１は、ゲート電極及び配線として使用す
るポリシリコンである。
第１図の状態で１０によりエツチングを行った場合の、
Ｓ１エツチング量とコンタクト抵抗の結果を第３図に記
す。
Ｓ１エツチング量とコンタクト抵抗の結果を第３図に記
す。
［発明の効果］
従来の方法では、Ｓｌのエツチング量を１００人にコン
トロールしなげれば、両チャネルのコンタクトのオーミ
ック性が得られない問題があったが、本発明である第２
図 のように、Ｓｉのエツチング量が増加する（第５図
α）Ｐ 拡散層上に形成されたコンタクトホールをフォ
トレジストでマスクを行ない、Ｎ＋拡散層上に形成され
たコンタクトホールの８１のみエツチングを行うことで
両チャネルのコンタクトホールとのオーミックコンタク
トが得られる、合わせて、半導体装置の信頼性が向上す
る。
トロールしなげれば、両チャネルのコンタクトのオーミ
ック性が得られない問題があったが、本発明である第２
図 のように、Ｓｉのエツチング量が増加する（第５図
α）Ｐ 拡散層上に形成されたコンタクトホールをフォ
トレジストでマスクを行ない、Ｎ＋拡散層上に形成され
たコンタクトホールの８１のみエツチングを行うことで
両チャネルのコンタクトホールとのオーミックコンタク
トが得られる、合わせて、半導体装置の信頼性が向上す
る。
本説明では、マスクパターン材料として、フォトレジス
トを用いたが、Ｓ１エツチ中にマスク性を失なわない物
である、ポリイミド等感光性有機膜であれば、全（同様
の結果が得られる。
トを用いたが、Ｓ１エツチ中にマスク性を失なわない物
である、ポリイミド等感光性有機膜であれば、全（同様
の結果が得られる。
第１図は、従来技術を用いて、Ｓ１エツチングを行う相
補型ＭＯ３構造の半導体装置の断面図である。第２図は
、本発明を用いて、Ｓ１エツチングを行うときの相補型
ＭＯ３構造の半導体装置の断面図である。第５図は、従
来技術を用いてＳ１エツチングを行った時の、Ｓ１エツ
チング景と、コンタクト抵抗の関係についての図である
。第６図における（α）は、Ｐ 拡散層とのコンタクト
における結果で、第３図におけるＣｂ＞は、Ｎ＋拡散層
とのコンタクトにおける結果である。 １・・・・・・・・・Ｐ＋拡散領域 ２・・・・・・・・・ＬＯＯＯ３によるシリコン酔化膜
６・・・・・・・・・リンガラス層 ４・・・・・・・・・フォトレジスト ５・・・・・・・・・ｎ、″″８１基板領域６・・・・
・・・・・Ｐ″″Ｓ１基板領域７・・・・・・・・・Ｎ
十拡散領域 ８・・・・・・・・・原料であるＳ１基板９・・・・・
・・・・酸化膜層 １０・・・・・・・・・Ｓｌをエツチングするドライエ
ツチング １１・・・・・・・・・ポリシリコン
補型ＭＯ３構造の半導体装置の断面図である。第２図は
、本発明を用いて、Ｓ１エツチングを行うときの相補型
ＭＯ３構造の半導体装置の断面図である。第５図は、従
来技術を用いてＳ１エツチングを行った時の、Ｓ１エツ
チング景と、コンタクト抵抗の関係についての図である
。第６図における（α）は、Ｐ 拡散層とのコンタクト
における結果で、第３図におけるＣｂ＞は、Ｎ＋拡散層
とのコンタクトにおける結果である。 １・・・・・・・・・Ｐ＋拡散領域 ２・・・・・・・・・ＬＯＯＯ３によるシリコン酔化膜
６・・・・・・・・・リンガラス層 ４・・・・・・・・・フォトレジスト ５・・・・・・・・・ｎ、″″８１基板領域６・・・・
・・・・・Ｐ″″Ｓ１基板領域７・・・・・・・・・Ｎ
十拡散領域 ８・・・・・・・・・原料であるＳ１基板９・・・・・
・・・・酸化膜層 １０・・・・・・・・・Ｓｌをエツチングするドライエ
ツチング １１・・・・・・・・・ポリシリコン
Claims (1)
- 相補型半導体装置のコンタクトホールを形成する工程に
おいて、リンガラス層と酸化膜層をドライエッチング法
を用いてエッチングするコンタクトホール形成工程、同
工程で形成されたコンタクトホール上に、Ｐ＾＋拡散層
のコンタクトホールをマスクするマスクパターン形成工
程、同工程で、形成されたマスクに覆われることなく露
呈する前記コンタクトホール部のＳｉをドライエッチン
グ処理することを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185353A JP2817226B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185353A JP2817226B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350722A true JPH0350722A (ja) | 1991-03-05 |
| JP2817226B2 JP2817226B2 (ja) | 1998-10-30 |
Family
ID=16169304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185353A Expired - Fee Related JP2817226B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817226B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4607229B2 (ja) * | 2007-10-03 | 2011-01-05 | 富士通株式会社 | 電子機器 |
| JP2022088613A (ja) * | 2008-12-25 | 2022-06-14 | ローム株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-07-18 JP JP1185353A patent/JP2817226B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4607229B2 (ja) * | 2007-10-03 | 2011-01-05 | 富士通株式会社 | 電子機器 |
| JP2022088613A (ja) * | 2008-12-25 | 2022-06-14 | ローム株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2817226B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028001A (en) | Methods of fabricating contact holes for integrated circuit substrates by etching to define a sidewall and concurrently forming a polymer on the sidewall | |
| JPH0580142B2 (ja) | ||
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| JPH0350722A (ja) | 半導体装置の製造方法 | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6010718A (ja) | 半導体装置の製造方法 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| KR19990003538A (ko) | 반도체 소자의 제조방법 | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| KR100198632B1 (ko) | 반도체 소자의 제조방법 | |
| KR950011172B1 (ko) | 삼층감광막 패턴 형성방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100365748B1 (ko) | 반도체소자의콘택형성방법 | |
| KR100277898B1 (ko) | 반도체 소자의 듀얼 게이트 형성방법 | |
| KR100252888B1 (ko) | 반도체소자의 제조방법 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH065562A (ja) | 半導体薄膜の形成方法 | |
| JPH0420256B2 (ja) | ||
| JPH06151459A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6010642A (ja) | 半導体装置の製造方法 | |
| JPH01313959A (ja) | 半導体装置 | |
| JPH01179361A (ja) | 半導体素子製造方法 | |
| KR19980068790A (ko) | 반도체 소자의 미세접촉창 형성방법 | |
| JPH03241855A (ja) | 半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |