JPH01313959A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01313959A JPH01313959A JP14618588A JP14618588A JPH01313959A JP H01313959 A JPH01313959 A JP H01313959A JP 14618588 A JP14618588 A JP 14618588A JP 14618588 A JP14618588 A JP 14618588A JP H01313959 A JPH01313959 A JP H01313959A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- aluminum
- wiring
- wiring layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に各配線層間を接続する
フンタクト部の構造に関する。
フンタクト部の構造に関する。
近年多層配線技術を用いて集積度の向上を図った集積回
路デバイスとして例えば第3図に示す様な2層アルミ構
造を有する半導体装置が開発されているが、従来、この
種の半導体装置において第1アルミ電極5と第2アルミ
電極7とのコンタクトはフィールド領域上に形成された
第1アルミ電極5上に開孔されていた。
路デバイスとして例えば第3図に示す様な2層アルミ構
造を有する半導体装置が開発されているが、従来、この
種の半導体装置において第1アルミ電極5と第2アルミ
電極7とのコンタクトはフィールド領域上に形成された
第1アルミ電極5上に開孔されていた。
上述した従来の半導体装置は、フンタクトを開孔する層
間絶縁膜4と、第1アルミ5の下地の層間絶縁膜4、フ
ィールド絶縁膜2とが近年多用されているコンタクトの
異方性プラズマエツチングでの選択比を大きくとる事が
出来ないためコンタクトがフォトリソグラフィ工程にて
目ずれを起こしたり、第1アルミ5が細ったりした場合
に第3図に示した様に半導体基板lにまで達する穴が開
いてしまい、第2アルミ電極7が半導体基板とショート
してしまいという不良が発生し半導体装置の歩留りが大
幅に下がってしまうという欠点がある。
間絶縁膜4と、第1アルミ5の下地の層間絶縁膜4、フ
ィールド絶縁膜2とが近年多用されているコンタクトの
異方性プラズマエツチングでの選択比を大きくとる事が
出来ないためコンタクトがフォトリソグラフィ工程にて
目ずれを起こしたり、第1アルミ5が細ったりした場合
に第3図に示した様に半導体基板lにまで達する穴が開
いてしまい、第2アルミ電極7が半導体基板とショート
してしまいという不良が発生し半導体装置の歩留りが大
幅に下がってしまうという欠点がある。
本発明は多層配線構造を有する半導体装置において第2
層の配線層上にコンタクト孔が開孔される領域の配線層
下にはこの配線層よりも下層でありかつこのコンタクト
孔よりも大きなパターンの配線層を配置したものである
。
層の配線層上にコンタクト孔が開孔される領域の配線層
下にはこの配線層よりも下層でありかつこのコンタクト
孔よりも大きなパターンの配線層を配置したものである
。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
本実施例では第1アルミ配線5上にコンタクト孔を開孔
し第2アルミ7と接続する場合について述べている。こ
こでは第1アルミ配線5上にコンタクト孔が開孔される
領域には、下に多結晶シリコン3による電極が形成され
ている。この様にすれば例えコンタクト孔が目ずれ等に
より下地の第1アルミ電極5をはずしてしまっても下に
位置する多結晶シリコン電極3があるためフンタクトの
エツチングがこの多結晶シリコンのところで止まり下の
半導体基板1と第2アルミ配線7がショートしてしまう
という事はない。ここで下の多結晶シリコン3をフロー
ティングか又は第1,2アルミ配線層と同電位としてお
けば装置が不良となる事はない。
し第2アルミ7と接続する場合について述べている。こ
こでは第1アルミ配線5上にコンタクト孔が開孔される
領域には、下に多結晶シリコン3による電極が形成され
ている。この様にすれば例えコンタクト孔が目ずれ等に
より下地の第1アルミ電極5をはずしてしまっても下に
位置する多結晶シリコン電極3があるためフンタクトの
エツチングがこの多結晶シリコンのところで止まり下の
半導体基板1と第2アルミ配線7がショートしてしまう
という事はない。ここで下の多結晶シリコン3をフロー
ティングか又は第1,2アルミ配線層と同電位としてお
けば装置が不良となる事はない。
第2図は本発明の第2の実施例を示す縦断面図である。
ここでは、第1アルミ5上にコンタクトを開孔する領域
の下にはn型拡散層8が配置されている。本実施例では
P型半導体基板1上に形成されたn型拡散層領域8を用
いているため第1の実施例で述べた効果のほかに多結晶
シリコン配線層3をこのコンタクト孔の近くでもある程
度自由に使用でき設計がより楽になるという効果もある
。
の下にはn型拡散層8が配置されている。本実施例では
P型半導体基板1上に形成されたn型拡散層領域8を用
いているため第1の実施例で述べた効果のほかに多結晶
シリコン配線層3をこのコンタクト孔の近くでもある程
度自由に使用でき設計がより楽になるという効果もある
。
以上述べたように本発明は多層配線を有する半導体装置
において配線層上にコンタクトを開孔する場合この領域
に下層の配線層を配置することにより、コンタクトが配
線層をはずして外抜きになった場合でも各層間がショー
トしてしまうという不良を防止でき半導体装置の歩留り
を向上させる事が出来るという効果がある。
において配線層上にコンタクトを開孔する場合この領域
に下層の配線層を配置することにより、コンタクトが配
線層をはずして外抜きになった場合でも各層間がショー
トしてしまうという不良を防止でき半導体装置の歩留り
を向上させる事が出来るという効果がある。
第1図は本発明の一実施例の縦断面図、第2図は本発明
の第2の実施例を示す縦断面図、第3図は従来例の縦断
面図である。 1・・・・・・P型半導体基板、2・・・・・・フィー
ルド絶縁膜、3・・・・・・多結晶シリコン配線層、4
,6・・・・・・層間絶縁膜、5・・・・・・第1アル
ミ配線層、7・・・・・・第2アルミ配線層、8・・・
・・・n型拡散層。 代理人 弁理士 内 原 音 l ; ノ′型車譚イ〉トシ≧(シム反、2; 力−
ルド奈色#用( 3; 夕兼吉晶ンゾj>酋己辞j 夕;」イ1アルミ 7;1テ2γルミ 4、z ;屑間絶tL用( 8 J 72”を成層 M3図
の第2の実施例を示す縦断面図、第3図は従来例の縦断
面図である。 1・・・・・・P型半導体基板、2・・・・・・フィー
ルド絶縁膜、3・・・・・・多結晶シリコン配線層、4
,6・・・・・・層間絶縁膜、5・・・・・・第1アル
ミ配線層、7・・・・・・第2アルミ配線層、8・・・
・・・n型拡散層。 代理人 弁理士 内 原 音 l ; ノ′型車譚イ〉トシ≧(シム反、2; 力−
ルド奈色#用( 3; 夕兼吉晶ンゾj>酋己辞j 夕;」イ1アルミ 7;1テ2γルミ 4、z ;屑間絶tL用( 8 J 72”を成層 M3図
Claims (1)
- 多層配線構造を有する半導体装置において第2層より
上層の配線層上にコンタクト孔が開孔される領域の前記
配線層下には前記配線層より下層の配線層がコンタクト
孔よりも大なるパターンにて配置されている事を特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146185A JPH0779137B2 (ja) | 1988-06-13 | 1988-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146185A JPH0779137B2 (ja) | 1988-06-13 | 1988-06-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01313959A true JPH01313959A (ja) | 1989-12-19 |
| JPH0779137B2 JPH0779137B2 (ja) | 1995-08-23 |
Family
ID=15402060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146185A Expired - Lifetime JPH0779137B2 (ja) | 1988-06-13 | 1988-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779137B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287347A (ja) * | 1990-11-21 | 1992-10-12 | Hyundai Electron Ind Co Ltd | 半導体素子の接続装置及び其の製造方法 |
| JP2008235499A (ja) * | 2007-03-20 | 2008-10-02 | Casio Comput Co Ltd | トランジスタパネル及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201050A (en) * | 1981-06-05 | 1982-12-09 | Seiko Epson Corp | Multilayer wiring structure |
| JPS58213449A (ja) * | 1982-06-04 | 1983-12-12 | Nec Corp | 半導体集積回路装置 |
| JPS5935450A (ja) * | 1982-08-23 | 1984-02-27 | Nec Corp | 半導体装置 |
| JPS62118543A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体集積回路装置 |
-
1988
- 1988-06-13 JP JP63146185A patent/JPH0779137B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201050A (en) * | 1981-06-05 | 1982-12-09 | Seiko Epson Corp | Multilayer wiring structure |
| JPS58213449A (ja) * | 1982-06-04 | 1983-12-12 | Nec Corp | 半導体集積回路装置 |
| JPS5935450A (ja) * | 1982-08-23 | 1984-02-27 | Nec Corp | 半導体装置 |
| JPS62118543A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287347A (ja) * | 1990-11-21 | 1992-10-12 | Hyundai Electron Ind Co Ltd | 半導体素子の接続装置及び其の製造方法 |
| JP2008235499A (ja) * | 2007-03-20 | 2008-10-02 | Casio Comput Co Ltd | トランジスタパネル及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779137B2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| US5593921A (en) | Method of forming vias | |
| US7164204B2 (en) | Integrated circuit devices with an auxiliary pad for contact hole alignment | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| US20040077170A1 (en) | Method for burying resist and method for manufacturing semiconductor device | |
| JPH05160271A (ja) | 半導体装置 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| JP3688860B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0779137B2 (ja) | 半導体装置 | |
| KR0172778B1 (ko) | 반도체 소자 제조 방법 | |
| KR0167604B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| JPH03123059A (ja) | 半導体装置 | |
| JPH05121405A (ja) | 半導体装置の製造方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH0541454A (ja) | 半導体装置 | |
| JPS6015950A (ja) | 半導体集積回路装置 | |
| JPH0738093A (ja) | 半導体装置及びその製造方法 | |
| JPS6239027A (ja) | 半導体装置の製造方法 | |
| JPH05102149A (ja) | 半導体装置の製造方法 | |
| JPH11186224A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 |