JPH0350774A - シリコンダイアフラムの製造方法 - Google Patents

シリコンダイアフラムの製造方法

Info

Publication number
JPH0350774A
JPH0350774A JP18539489A JP18539489A JPH0350774A JP H0350774 A JPH0350774 A JP H0350774A JP 18539489 A JP18539489 A JP 18539489A JP 18539489 A JP18539489 A JP 18539489A JP H0350774 A JPH0350774 A JP H0350774A
Authority
JP
Japan
Prior art keywords
oxide film
type semiconductor
epitaxial growth
growth layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18539489A
Other languages
English (en)
Inventor
Michiaki Yamagata
通昭 山県
Hiroshi Suzuki
広志 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16170041&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0350774(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP18539489A priority Critical patent/JPH0350774A/ja
Publication of JPH0350774A publication Critical patent/JPH0350774A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、全単結晶シリコンによりシリコン基板に一体
的に微小なダイアフラムが形成でき、自己整合方式で、
結晶性が良好で安価なシリコンダイアフラムの製造方法
に関するものである。
〈従来の技術〉 第３図は従来より一般に使用されている従来例の構成説
明図で、圧力計に使用されている例である。
図において、１は（１００）面を有するシリコン基板で
ある。
２はシリコン基板１に設けられ、シリコン基板１と基準
室３を構成するポリシリコンよりなるダイアフラムであ
る。
４はダイアフラム２に設けられたポリシリコンのピエゾ
抵抗素子である。
以上の構成において、基準室３に基準圧Ｐｓが導入され
、ダイアフラム２の外表面には測定圧Ｐｍが加えられる
と、測定圧Ｐｍに対応した測定値がピエゾ抵抗素子４に
より検出される事により測定圧Ｐｍを測定する事が出来
る。
〈発明が解決しようとする課題〉 しかしながら、この様な装置においては、（１）ポリシ
リコンのダイアフラム２はシリコン基板１との間に歪み
を発生し不安定となる。
（２）ポリシリコンのピエゾ抵抗素子４を使用している
ので、シリコンの単結晶にピエゾ抵抗素子を作り込んだ
場合に比して、感度が１桁低い。
本発明は、この問題点を解決するものである。
本発明の目的は、全単結晶シリコンにより、シリコン基
板に一体的に微小なダイアフラムが形成でき、自己整合
方式で、結晶性が良好で、安価なシリコンダイアフラム
の製造方法を提供するにある。
く課題を解決するための手段〉 この目的を達成するために、本発明は、ｎ形半導体基板
に一体的にダイアフラムが形成されるシリコンダイアフ
ラムの製造方法において、以下の工程を有する事を特徴
とするシリコンダイアフラムの製造方法。
■前記ｎ形半導体基板の一方の面に第１の酸化膜を形成
する工程。
■前記第１の酸化膜の所要箇所をフォトリソグラフィに
より除去する工程。
■前記ｎ形半導体基板の前記一方の面の全面に前記第１
の酸化膜より薄い第２の酸化膜を形成する工程。
■該第２の薄い酸化膜の内の一部を残して所要箇所をフ
ォトリソグラフィにより除去する工程。
（５）該４の工程でフォトリソグラフィにより除去され
た所要箇所にＰ形半導体の選択エピタキシャル成長層を
成長させる工程。
■前記■の工程で形成された第２の酸化膜をエツチング
により除去する工程。
■前記Ｐ形半導体の選択エピタキシャル成長層の表面に
ｎ形半導体の選択エピタキシャル成長層を成長させる工
程。
■前記Ｑ）の工程で形成された第１の酸化膜をエツチン
グにより除去しエツチング注入［１を設ける工程。
■前記ｎ形半導体の選択エピタキシャル成長層に正の電
位を印加して選択電解エツチングを行い前記Ｐ形半導体
の選択エピタキシャル成長層を除去する工程。
■前記ｎ形半導体基板の前記一方の面の全面にｎ形半導
体の選択エピタキシャル成長層を成長させ前記エツチン
グ注入口を閉じる工程。
を採用したものである。
く作　用〉 以上の方法において、ｎ形半導体基板の一方の面に第１
の酸化膜を形成する。第１の酸化膜の所要箇所をフォト
リソグラフィにより除去する。ｎ形半導体基板力一方の
面の全面に第１の酸化膜より薄い第２の酸化膜を形成す
る。第２の薄い酸化膜の内の一部を残して所要箇所をフ
ォトリソグラフィにより除去する。フォトリソグラフィ
により除去された所要箇所にＰ形半導体の選択エピタキ
シャル成長層を成長させる。第２の酸化膜をエツチング
により除去する。Ｐ形半導体の選択エピタキシャル成長
層の表面にｎ形半導体の選択エピタキシャル成長層を成
長させる。第１の酸化膜をエツチングにより除去しエツ
チング注入口を設ける。
ｎ形半導体の選択エピタキシャル成長層に正の電位を印
加して選択電解エツチングを行いＰ形半導体の選択エピ
タキシャル成長層を除去する。ｎ形半導体基板の一方の
面の全面にｎ形半導体の選択エピタキシャル成長層を成
長させエツチング注入口を閉じる。
以下、実施例に基づき詳細に説明する。
〈実施例〉 第１図は本発明の一実施例の工程説明図である。
〈１）第１図（Ａ）に示す如く、ｎ形半導体基板１１の
一方の面に第１の酸化ｌ１ｉ１２を形成する。
この場合は、５００への厚さに形成される。
（２）第１図（Ｂ）に示す如く、第１の酸化膜１２の所
要箇所１３をフォトリソグラフィにより除去する。
（３）第１図（Ｃ）に示す如く、ｎ形半導体基板１１の
一方の面の全面に第１の酸化ＩＩ！１２より薄い第２の
酸化膜１４を形成する （４）第１図（Ｄ）に示す如く、第２の薄い酸化膜の内
の一部を残して所要箇所１５をフォトリソグラフィによ
り除去する （５）第１図（Ｅ）に示す如く、フォトリソグラフィに
より除去された所要箇所１５にｎ形半導体の選択エピタ
キシャル成長層１６を成長させる（６）第１図（Ｆ）に
示す如く、第２の酸化Ｈ１４をエツチングにより除去す
る。
（７）第１図（Ｇ）に示す如く、ｎ形半導体の選択エピ
タキシャル成長層１６の表面に、ｎ形半導体の選択エピ
タキシャル成長層１７を成長させる。
（８）第１図（Ｈ）に示す如く、第１の酸化ｐＡ１２を
エツチングにより除去しエツチング注入口１８を設ける （９）第１図（Ｉ）に示す如く、ｎ形半導体の選択エピ
タキシャル成長層１７に正の電位を印加して選択電解エ
ツチングを行いｎ形半導体の選択エピタキシャル成長層
１６を除去する （１０）第１図（Ｊ）に示す如く、ｎ形半導体基板１１
の一方の面の全面にｎ形半導体の選択エピタキシャル成
長層１９を成長させエツチング注入口１８を閉じる。
この結果、 （１）全単結晶シリコンによるダイアフラムが、安価に
得られる。
（２）自己整合方式で形成でき、全工程がエピタキシャ
ル成長装置内で連続して行えるので、結晶性が良好なも
のが得られる。
第２図は本発明方法によって形成されたダイアフラムで
、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図を示
す。
図において、Ｘの箇所は、ｎ形エピタキシャル成長Ｎ１
７とｎ形半導体基板１１とのオーミックコンタクトを確
保するとともに、Ｐ形エピタキシャル成長層１６のエツ
チング時に、ｎ形エピタキシャル成長層１７がｎ形半導
体基板１１から剥離するのを防止する役目も果している
。
なお、前述の実施例においては、圧力計に用いて好適な
ダイアフラムにについて説明したが、これに限ることは
なく、例えば、マイクロポンプに使用してもよく、要す
るに、ダイアプラムの機能が利用出来る使用に適するも
のであれば良い。
〈発明の効果〉 以上説明したように、本発明は、ｎ形半導体基板に一体
的にダイアフラムが形成されるシリコンダイアフラムの
製造方法において、 以下の工程を有する事を特徴とするシリコンダイアフラ
ムの製造方法を採用した。
■前記ｎ形半導体基板の一方の面に第１の酸化膜を形成
する工程。
■前記第１の酸化膜の所要箇所をフォトリソグラフィに
より除去する工程。
■前記ｎ形半導体基板の前記一方の面の全面に前記第１
の酸化膜より薄い第２の酸化膜を形−成する工程。
■該第２の薄い酸化膜の内の一部を残して所要箇所をフ
ォトリソグラフィにより除去する工程。
（５）該４の工程でフォトリソグラフィにより除去され
た所要箇所にｎ形半導体の選択エピタキシャル成長層を
成長させる工程。
■前記■の工程で形成された第２の酸化膜をエツチング
により除去する工程。
■前記Ｐ形半導体の選択エピタキシャル成長層の表面に
ｎ形半導体の選択エピタキシャル成長層を成長させる工
程。
■前記■の工程で形成された第１の酸化膜をエツチング
により除去しエツチング注入口を設ける工程。
■前記ｎ形半導体の選択エピタキシャル成長層に正の電
位を印加して選択電解エツチングを行い前記Ｐ形半導体
の選択エピタキシャル成長層を除去する工程。
■前記ｎ形半導体基板の前記一方の面の全面にｎ形半導
体の選択エピタキシャル成長層を成長させ前記エツチン
グ注入口を閉しる工程。
この結果、 （１）全単結晶シリコンによるダイアフラムが、安価に
得られる。
（２）自己整合方式で形成でき、全工程がエピタキシャ
ル成長装置内で連続して行えるので、結晶性が良好なも
のが得られる。
従って、本発明によれば、全単結晶シリコンによりシリ
コン基板に一体的に微小なダイアフラムが形成でき、自
己整合方式で、結晶性が良好で、安価なシリコンダイア
フラムの製造方法を実現することが出来る。
【図面の簡単な説明】
第１図は本発明の一実施例の工程説明図、第２図は本発
明方法によって形成されたダイアフラムで、（Ａ）は平
面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、第３図は従来よ
り一般に使用されている従来例の構成説明図である。 １１・・・ｎ形半導体基板、１２・・・第１の酸化膜、
１３・・・所要箇所、１４・・・第２の酸化膜、１５・
・・所要箇所、１６・・・Ｐ形エピタキシャル成長層、
１７・・・ｎ形エピタキシャル成長層、１８・・・エツ
チング注入口、１９・・・ｎ形エピタキシャル成長層。

Claims (1)

  1. 【特許請求の範囲】 ｎ形半導体基板に一体的にダイアフラムが形成されるシ
    リコンダイアフラムの製造方法において、以下の工程を
    有する事を特徴とするシリコンダイアフラムの製造方法
    。 （１）前記ｎ形半導体基板の一方の面に第１の酸化膜を
    形成する工程。 （２）前記第１の酸化膜の所要箇所をフォトリソグラフ
    ィにより除去する工程。 （３）前記ｎ形半導体基板の前記一方の面の全面に前記
    第１の酸化膜より薄い第２の酸化膜を形成する工程。 （４）該第２の薄い酸化膜の内の一部を残して所要箇所
    をフォトリソグラフィにより除去する工程。 （５）該４の工程でフォトリソグラフィにより除去され
    た所要箇所にＰ形半導体の選択エピタキシャル成長層を
    成長させる工程。 （６）前記３の工程で形成された第２の酸化膜をエッチ
    ングにより除去する工程。 （７）前記Ｐ形半導体の選択エピタキシャル成長層の表
    面にｎ形半導体の選択エピタキシャル成長層を成長させ
    る工程。 （８）前記（１）の工程で形成された第１の酸化膜をエ
    ッチングにより除去しエッチング注入口を設ける工程。 （９）前記ｎ形半導体の選択エピタキシャル成長層に正
    の電位を印加して選択電解エッチングを行い前記Ｐ形半
    導体の選択エピタキシャル成長層を除去する工程。 （１０）前記ｎ形半導体基板の前記一方の面の全面にｎ
    形半導体の選択エピタキシャル成長層を成長させ前記エ
    ッチング注入口を閉じる工程。
JP18539489A 1989-07-18 1989-07-18 シリコンダイアフラムの製造方法 Pending JPH0350774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18539489A JPH0350774A (ja) 1989-07-18 1989-07-18 シリコンダイアフラムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18539489A JPH0350774A (ja) 1989-07-18 1989-07-18 シリコンダイアフラムの製造方法

Publications (1)

Publication Number Publication Date
JPH0350774A true JPH0350774A (ja) 1991-03-05

Family

ID=16170041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18539489A Pending JPH0350774A (ja) 1989-07-18 1989-07-18 シリコンダイアフラムの製造方法

Country Status (1)

Country Link
JP (1) JPH0350774A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314980A (en) * 1993-01-19 1994-05-24 Minnesota Mining And Manufacturing Company Epoxy coating compositions with metal-containing stabilizers
WO1996030950A1 (en) * 1995-03-29 1996-10-03 Yokogawa Electric Corporation Semiconductor pressure sensor and production method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314980A (en) * 1993-01-19 1994-05-24 Minnesota Mining And Manufacturing Company Epoxy coating compositions with metal-containing stabilizers
US5395697A (en) * 1993-01-19 1995-03-07 Minnesota Mining And Manufacturing Company Epoxy coating compositions with metal-containing stabilizers and articles made therewith
WO1996030950A1 (en) * 1995-03-29 1996-10-03 Yokogawa Electric Corporation Semiconductor pressure sensor and production method thereof

Similar Documents

Publication Publication Date Title
US5155061A (en) Method for fabricating a silicon pressure sensor incorporating silicon-on-insulator structures
KR950020963A (ko) 다공질실리콘을 이용한 반도체 장치의 제조방법
KR840007315A (ko) 압력감지소자(壓力感知素子)를 가진 반도체 장치와 그 제조법
JP2004529319A (ja) インプラント部、エピタキシャル層及び窒化ケイ素層を有する複合的圧力ダイヤフラムの製造
US6395574B2 (en) Micromechanical component and appropriate manufacturing method
JPH1078366A (ja) 半導体圧力センサとその製造方法
US20040080004A1 (en) Micromechanical component and corresponding production method
JPH0350774A (ja) シリコンダイアフラムの製造方法
JP2000124465A (ja) 半導体力学量センサの製造方法
JPS62502645A (ja) シ−ル型空胴の半導体による圧力トランスジユ−サ及び圧力変換方法
JPH01136378A (ja) 圧力変換装置の製造方法
JP2701845B2 (ja) シリコン薄膜の製造方法
US6511913B1 (en) Method for manufacturing a membrane
JP2726861B2 (ja) 半導体圧力センサの製造方法
JP3197690B2 (ja) 半導体装置の製造方法
US5629215A (en) Method of fabricating and contacting ultra-small three terminal semiconductor devices
US5456117A (en) Pressure sensor apparatus and method of manufacturing wherein the silicon-crystal substrate of the sensor has inclined crystallographic axes and gage resistors formed in a cavity of the substrate
JPS6376485A (ja) 半導体装置の製造方法
JP2000077680A (ja) メサ構造の形成方法並びにこれを用いたメサ構造、及びこれを用いたメサ型ダイアフラム並びに圧力センサ
JPH02137273A (ja) シリコンダイアフラムの製造方法
JPH0114714B2 (ja)
JPH0645617A (ja) 単結晶薄膜部材の製造方法
JPH05172672A (ja) 半導体圧電素子
JPH02273942A (ja) 高電子移動度トランジスタおよびその製造方法
JPS6370529A (ja) 加速度測定装置の製造方法