JPH0352076B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 発明の技術分野 この発明は、CRT上に映像メモリのデータを
スクロールしながら表示することができるように
したCRTデイスプレイについてのものである。

(b) 従来技術と問題点 まず、CRTデイスプレイの構成図の一例を第
１図に示す。第１図の１はCRTデイスプレイコ
ントローラ、２は映像メモリ、３はキヤラクタジ
エネレータ、４はシフトレジスタ、５はCRTで
ある。

バス６はCRTデイスプレイコントローラ１か
らのラインカウンタ出力をキヤラクタジエネレー
タ３に転送する。

映像メモリ２には、バス７による映像メモリア
ドレス、バス８による映像メモリデータおよび信
号線９による映像メモリ書き込み信号が入る。

そして、映像メモリ２は映像メモリ２に記憶し
ているデータをバス１０を通してキヤラクタジエ
ネレータ３に出力する。

キヤラクタジエネレータ３は映像メモリ２から
の映像メモリデータとバス６によるラインカウン
タ出力から文字パターンを発生し、バス１１を通
してシフトレジスタ４に送出する。

シフトレジスタ４は並列信号として受信した文
字パターンを信号線１３によるビツトクロツクに
同期して直列信号に変換してCRT５に送出する。
そして、CRT５上の輝点を論理「１」で明るく
光らせ、論理「０」で暗くする。

次に、CRT５上のデイスプレイの一例を第２
図に示す。

第２図は、CRT５に映像メモリ２の「０」番
地から「２」番地までの内容を表示している状態
を示したものである。CRT５に新しい情報を表
示するためには、CRTデイスプレイコントロー
ラ１からの映像メモリアドレスを「１」〜「３」、
「２」〜「４」などのように順次増加する。これ
により、第２図のCRT５に表示された画像は上
方向に移動し、CRT５の画面下方に空いた領域
が発生する。この空いた領域に新しい情報である
映像メモリ２の「３」番地、「４」番地の内容を
表示していく。

第２図は、映像メモリ２の大きさが「０」番地
から「７」番地までの2³語のデータを記憶できる
場合の例である。

第２図で、映像メモリ２の「５」〜「７」を
CRT５に表示したとき、次の映像メモリアドレ
スがくると「６」〜「８」の内容をCRT５に表
示することが必要になる。

しかし、第２図の例では映像メモリ２の容量が
2³語しかないので、「６」〜「８」のときのCRT
５上の「８」番地には映像メモリがなくデータを
表示することができない。

このような状態のときに「７」番地の次に最初
の「０」番地のデータを表示させるため、従来は
映像メモリ２の「８」番地以降に「０」〜「７」
の内容を重複して記憶させる映像メモリを持つな
どの手段をとつている。

(c) 発明の目的 この発明は、映像メモリ２に重複してデータを
記憶させなくても、映像メモリ２の内容をCRT
５上にスクロールしながら表示することができる
ようにしたCRTデイスプレイを提供するもので
ある。

(d) 発明の実施例 最初に、この発明による実施例の構成図を第３
図に示す。

第３図は第１図のCRTデイスプレイコントロ
ーラ１と映像メモリ２との関係をより詳しく示し
た図である。

第３図では、CRTデイスプレイコントローラ
１と映像メモリ２の間にデコーダ１４を接続して
いる。

このデコーダ１４は映像メモリ２に含まれるも
のとして第１図のような構成図では図示しないこ
とが多いが、内容を明確にするため特に図示した
ものである。

第１図のバス７による映像メモリアドレスは、
ｍビツトで構成されている。第３図はｍ＝６の場
合の例であり、第１図のバス７は第３図では信号
線７１〜７６の６ビツトの信号で表される。

映像メモリ２の容量は2³語なので、映像メモリ
２の入力にはアドレス入力として３ビツトの端子
２１〜２３がある。この端子２１〜２３にそれぞ
れ信号線７１〜７３を接続して、CRTデイスプ
レイコントローラ１から出力される映像アドレス
を映像メモリ２に伝達する。

映像メモリ２には、この他に信号線１５による
選択信号を端子２４に入力する。

この信号線１５からの選択信号が論理「０」の
ときには映像メモリ２はバス１０に信号を出力せ
ず、選択信号が論理「１」のときにはアドレス入
力により指定された映像メモリ２の内容をバス１
０に出力する。

選択信号はデコーダ１４の出力信号であり、デ
コーダ１４は信号線７５，７６からの信号を入力
として動作する。

第３図の実施例では、信号線７５，７６による
信号の論理値がともに「０」のとき、デコーダ１
４は論理値「１」を出力する。

信号線７１〜７６からの各信号は、それぞれ2⁰
から2⁵の重みをもつた２進符号で表される値をも
つ。

次に、信号線７１〜７６による信号の値、選択
信号、映像メモリアドレス入力およびバス１０の
状態を第４図に示す。

なお、映像メモリアドレス線と映像メモリアド
レス入力を２進符号で表示すると分りにくいの
で、第４図では８進法で表示している。

この発明は、映像メモリ２の容量を2ⁿ語にした
とき映像メモリアドレスのｎ＋１ビツト目をデコ
ードしないようにしたものであり、ｎ＝３の場合
を例として説明する。

第３図の信号線７６〜７１の各信号と映像メモ
リアドレス入力は、第４図のような関係になる。

第４図の信号線７６〜７１が「00」から「07」
番地までは、信号線７４〜７６の各信号は論理
「０」である。したがつて、信号線７５と信号線
７６からの信号を受信するデコーダ１４の出力は
論理「１」となり、信号線１５の選択信号は論理
「１」となる。

選択信号の論理値が「１」になると、映像メモ
リ２のアドレス入力が有効になり、映像メモリ２
の「０」から「７」番地の内容がバス１０に出力
され、映像メモリ２のデータがCRT５上に表示
される。

信号線７６〜７１が「10」から「17」番地まで
は、信号線７４の論理値＝「１」、信号線７５の論
理値＝「０」、信号線７６の論理値＝「０」である。

ｎ＋１ビツト目に当る信号線７４はどこにも接
続されていないので、映像メモリ２のアドレス入
力には、第４図に示すようにアドレス値「０」か
ら「７」が入力される。

一方、デコーダ１４の入力には、信号線７５と
信号線７６が接続されており、これらの信号の論
理値は「０」なので、デコーダ１４の出力、すな
わち選択信号の論理値は「１」になる。したがつ
て、バス１０には映像メモリ２の「０」番地から
「７」番地までの内容が出力される。

このバス１０に出力された情報は前述の映像メ
モリアドレスが「00」から「07」の場合と全く同
一の内容である。

映像メモリアドレスが「20」以上の場合には、
信号線７５と信号線７６の論理値はどちらか一方
または両方が「１」になるので、信号線１５によ
る選択信号は常に論理「０」となり、バス１０に
は映像メモリ２からの信号は出力されないことに
なる。

このように、第３図の構成によれば第２図の
CRT５上には「７」番地の次に「０」番地のデ
ータを表示するようになるので、映像メモリ２の
内容をスクロールしながら表示するようになる。

(e) 発明の効果 この発明によれば、映像メモリが2ⁿビツトのデ
ータを記憶しているとき、映像メモリアドレスの
ｎ＋１ビツト目をデコードしないように構成して
いるので、映像メモリに重複してデータを記憶さ
せなくても、CRT上に映像メモリの内容をスク
ロールしながら表示することができる。

【図面の簡単な説明】

第１図はCRTデイスプレイの構成図、第２図
は第１図のCRT５上のデイスプレイの一例を示
す図、第３図はこの発明による実施例の構成図、
第４図は信号線７６〜７１の各信号と映像メモリ
の番地の関係図。 １……CRTデイスプレイコントローラ、２…
…映像メモリ、３……キヤラクタジエネレータ、
４……シフトレジスタ、５……CRT、６〜８…
…バス、９……信号線、１０……バス、１１……
バス、１２，１３……信号線、１４……デコー
ダ、１５……信号線、２１〜２４……端子、７１
〜７６……信号線。

Claims (1)

1. 【特許請求の範囲】 １ 映像メモリアドレスを出力するCRTデイス
   プレイコントローラと、前記映像メモリアドレス
   を入力とし、映像メモリデータを出力する映像メ
   モリとを備えるCRTデイスプレイにおいて 、前記映像メモリが2ⁿビツトのデータを記憶し
   ているとき、前記CRTデイスプレイコントロー
   ラからの前記映像メモリアドレスのｎ＋１ビツト
   目をデコードしないように構成したことを特徴と
   するCRTデイスプレイ。