JPH0352247B2 - - Google Patents

Info

Publication number
JPH0352247B2
JPH0352247B2 JP55162720A JP16272080A JPH0352247B2 JP H0352247 B2 JPH0352247 B2 JP H0352247B2 JP 55162720 A JP55162720 A JP 55162720A JP 16272080 A JP16272080 A JP 16272080A JP H0352247 B2 JPH0352247 B2 JP H0352247B2
Authority
JP
Japan
Prior art keywords
transistors
controllable
circuit
control
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55162720A
Other languages
English (en)
Other versions
JPS5685184A (en
Inventor
Henrikasu Marie Shurorusu Peeteru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5685184A publication Critical patent/JPS5685184A/ja
Priority to DE19813144859 priority Critical patent/DE3144859A1/de
Priority to CA000389936A priority patent/CA1215669A/en
Publication of JPH0352247B2 publication Critical patent/JPH0352247B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1408—Balanced arrangements with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】
本発明は、第１および第２入力信号を互いに乗
算する可制御乗算回路であつて、該可制御乗算回
路は、ロングテイルドペアー構造に配置した第１
および第２トランジスタより成る一対のトランジ
スタを具え、この一対のトランジスタは、当該一
対のトランジスタの１つのコレクタに信号出力端
子を有し、このコレクタは信号出力取出し結合回
路を経て電源ラインに直流接続されており、前記
の一対のトランジスタは更に、第１電流源に結合
されている相互接続エミツタ電極を有しており、
前記第１電流源は当該第１電流源に前記の第１入
力信号を供給する為の入力端子を有しており、前
記の可制御乗算回路は更に、前記の一対のトラン
ジスタのベース電極間に前記の第２入力信号を供
給する信号入力端子と、これらベース電極に互い
に等しい値のベースバイアス電圧を印加する手段
とを具える当該可制御乗算回路に関するものであ
る。 このような可制御乗算回路はオランダ国特許出
願第7113892号（特公昭53−19186号）明細書およ
び1968年12月に発行されたアイ・イー・イー・イ
ー・ジヤーナル・オブ・ソリツドステート・サー
キユイツツ（IEEE JOURNAL OF SOLID−
STATE CIRUITS）、Vol.SC−３、No.４の第373
〜380頁（特に第２図およびその説明）に記載さ
れている。 既知の可制御乗算回路においては、出力信号の
振幅が制御され始める入力信号の最大振幅は前記
の一対のトランジスタのコレクタ出力端子におけ
るコレクタ電圧容量（スペース）によつて決ま
る。この振幅制限によりAM変調信号に信号ひづ
みを与える。このような振幅制限は信号の高調波
を生ぜしめ、これらの高調波によつて可制御乗算
回路に接続する回路に妨害を生ぜじめるおそれが
ある。従つて、前記のコレクタ電圧容量はひずみ
のない信号処理が可能となる範囲を制限する。 コレクタ電圧容量は電源電圧を高めることによ
り増大させることができる。その結果、出力信号
の振幅を制限することなく大きな振幅の入力信号
を処理することができる。しかし、トランジスタ
の可変抵抗におけるエネルギー消費量は電源電圧
の増大とともに増大する。このエネルギー消費量
を最小にし、装置における異なる電源電圧の個数
をできるだけ少なくするためには、従来の可制御
乗算回路の信号処理範囲を高めるのに高電圧の電
源電圧を使用するのを実際上避ける必要がある。
さらに電池給電装置の場合、電源電圧がエネルギ
ー消費のために使用中減少し、これにより信号処
理範囲を減少させる。 本発明の目的は、電源電圧が低い場合でも信号
処理範囲および制御範囲が広い可制御乗算回路を
提供せんとするにある。 本発明は、第１および第２入力信号を互いに乗
算する可制御乗算回路であつて、該可制御乗算回
路は、ロングテイルドペアー構造に配置した第１
および第２トランジスタより成る一対のトランジ
スタを具え、この一対のトランジスタは、当該一
対のトランジスタの１つのコレクタに信号出力端
子を有し、このコレクタは信号出力取出し結合回
路を経て電源ラインに直流接続されており、前記
の一対のトランジスタは更に、第１電流源に結合
されている相互接続エミツタ電極を有しており、
前記の第１電流源は当該第１電流源に前記の第１
入力信号を供給する為の入力端子を有しており、
前記の可制御乗算回路は更に、前記の一対のトラ
ンジスタのベース電極間に前記の第２入力信号を
供給する信号入力端子と、これらベース電極に互
いに等しい値のベースバイアス電圧を印加する手
段とを具える当該可制御乗算回路において、更
に、前記の一対のトランジスタの相互接続エミツ
タ電極と前記の電源ラインとの間に直流接続され
た分路用通路内に直列に設けられたコレクタ−エ
ミツタ通路を有する分路トランジスタを具え前記
の第１電流源の出力電流の一部分を制御電圧に依
存して変化させて前記の電源ラインに分路する自
動利得制御電流分配回路と、自動利得制御電圧を
受け前記の分路トランジスタのベース電極と前記
の一対のトランジスタのベース電極との間に前記
の制御電圧を印加し、前記の第１電流源の出力電
流が前記の第１入力信号が増大するに従つて増大
した時前記の出力電流の一部分を分路する量を増
大させ、前記第１電流源の出力電流が前記の第１
入力信号が減少するに従つて減少した時前記の出
力電流の一部分を分路する量を減少させるように
制御する制御回路とが設けられていることを特徴
とする。 本発明による手段を用いると、第１電流源から
の信号電流が増大するにつれて分路トランジスタ
のベース電極とトランジスタ対のベース電極との
間に増大する制御電圧が印加され、これにより分
路トランジスタの電流導通度をトランジスタ対の
電流導通度に比べて増大させる。従つて信号電流
が多量に短絡され、入力信号が大きい場合でも出
力信号の振幅は飽和されなくなる。 本発明による可制御乗算回路の一好適例におい
ては、前記の第１電流源を、オランダ国特許出願
第7113892号明細書（特公昭53−19186号公報）に
記載されているように自動利得制御電圧により出
力電流が制御される可制御電流源とし、この電流
源を前記の制御回路に結合し、前記の制御回路に
第１電流源および自動利得制御電流分配回路をほ
ぼ逐次に制御するためのしきい値回路を設ける。 この手段を用いると、自動利得制御電流分配回
路と前記の制御回路とが第１電流源を制御する既
知の信号制御回路に加わつたことになる。この場
合、トランジスタの増幅率はこのトランジスタを
流れるコレクタ−エミツタ電流を制御することに
より制御しうるという既知の事実を用いている。
しかし、このトランジスタのベース電極とエミツ
タ電極との間に大きな入力信号が供給されると、
出力端子におけるクリツピングのために大きな非
直線信号ひずみが生じる。 しかし上述の最後に記載した本発明による好適
手段を用いることにより、自動利得制御電流分配
回路の信号処理範囲で信号ひづみを生じることな
く既知の乗算回路の信号処理範囲を広くすること
ができる。さらに、分路トランジスタが第１およ
び第２トランジスタに対し並列に直流接続されて
いるため、これら第１および第２トランジスタの
対のコレクタ出力端子におけるコレクタ電圧容量
の大きさは悪影響を受けない。 本発明による可制御乗算回路のさらに他の好適
例においては、第１可制御電流源をアンテナ信号
入力端子に結合し、この第１可制御電流源が第１
および第２平衡出力端子を有し、第１平衡出力端
子を前記の一対のトランジスタのエミツタ電極に
結合し、第２平衡出力端子を、第３および第４ト
ランジスタを有し前記の一対のトランジスタと同
一構造の他の一対のトランジスタのエミツタ電極
に結合し自動利得制御電流分配回路の他の分路ト
ランジスタを前記の他の一対のトランジスタのコ
レクタ−エミツタ通路に対し並列に直流接続し、
第１および第４トランジスタのベースを交流接地
し、第２および第３トランジスタのベースを信号
入力端子の信号端子に接続し、この信号端子に可
制御発振器を接続する。 この手段を用いると、可制御乗算回路は可制御
混合段として作用し、アンテナ信号に発振器信号
が重算される。この場合、制御回路の制御入力端
子に供給される制御信号をAGC信号発生装置か
ら生ぜしめることができ、この制御信号は可制御
乗算回路の出力信号を一定振幅に保持するのに用
いられる。 この可制御乗算回路の他の好適例においては、
第１および第３トランジスタのコレクタを電源ラ
インに接続し、第２および第４トランジスタのコ
レクタを信号出力端子に接続し、この信号出力端
子を、抵抗と、互いに逆平列に接続した２つの制
限用ダイオードとの直列回路を経て電源ラインに
結合する。 この手段を用いると、例えば本発明可制御乗算
回路を受信機に用いた際に制御回路の制御入力端
子における制御信号が充分でない場合に、可制御
乗算回路の出力信号が制限されて同調時の悪影響
を無くす。 図面につき本発明を説明する。 第１図は、ロングテイルドペアー構造に構成し
た第１および第２トランジスタ１および２を有す
る一対のトランジスタと、同じくロングテイルド
ペアー構造に構成した第３および第４トランジス
タ３および４を有する他の一対のトランジスタと
を具える本発明による可制御乗算回路（以後単に
乗算回路と称する）を示す。トランジスタ１およ
び２のエミツタおよびトランジスタ３および４の
エミツタはそれぞれ相互結合するとともに第１可
制御電流源８にその平衡出力端子６および７を経
て接続する。トランジスタ１および４のベース電
極は相互結合するとともにAC（交流）接地する。
トランジスタ２および３のベース電極を相互結合
するとともに信号入力端子５０を経て発振器５１
に接続する。トランジスタ１および３のコレクタ
電極は電源ラインＶに接続し、トランジスタ２お
よび４のコレクタ電極は信号出力端子５に接続す
る。信号出力端子５は出力取出し結合
（outcupling）回路２４，２５を経て電源ライン
ＶにDC（直流）を接続する。 第１可制御電流源８は、トランジスタ１１およ
び１２とトランジスタ１３および１４とを有する
２対のトランジスタを具える。トランジスタ１１
および１４のベースとトランジスタ１２および１
３のベースとはそれぞれ相互結合するとともにア
ンテナ入力端子９および１０にそれぞれ接続す
る。トランジスタ１１および１２のエミツタは相
互結合するとともに制御電流源トランジスタ１５
のコレクタに接続する。トランジスタ１３および
１４のエミツタは負帰還抵抗２１および２２をそ
れぞれ経て電流源トランジスタ１６のコレクタに
結合する。この電流源トランジスタ１６のコレク
タは一定の電流強度に調整される。前記の電流源
トランジスタ１５および１６のベースはベース電
圧調整回路１７，１８および１９，２０にそれぞ
れ結合する。これらベース電圧調整回路１７，１
８および１６，２０は電流源１７および１９とダ
イオード１８および２０とのそれぞれの直列回路
を以つてそれぞれ構成する。制御電流源トランジ
スタ１５のベースは制御トランジスタ２３のコレ
クタにも結合する。この制御トランジスタ２３の
ベースは制御回路３０の制御入力端子２６に接続
する。 制御回路３０の制御入力端子２６には、アンテ
ナ入力端子９および１０におけるアンテナ信号、
例えば無線周波入力信号が増大すると増大する自
動利得制御（AGC）電圧を供給する。既知の手
段によつて得ることのできるこのAGC電圧が増
大すると、電流源トランジスタ１５のコレクタ電
流が減少し、従つてトランジスタ１１，１２の対
の信号利得が減少する。従つて、可制御電流源８
においては、平衡出力端子６および７における出
力信号、従つて乗算回路の信号出力端子５におけ
る出力信号がすなわち無線周波出力信号と各トラ
ンジスタ対１，２および３，４のベース電極間に
供給される発振信号との積の振幅が一定値に維持
される。 しかし、アンテナ信号の振幅が依然としてさら
に増大し続ける場合には、トランジスタ１１，１
２の対の制御信号増幅率が所定の瞬時にトランジ
スタ１３，１４の対の一定の信号増幅率よりも低
減する。この瞬時に、既知の可制御電流源８の制
御範囲の限界に到達したことにより、アンテナ信
号の振幅が依然としてさらに増大すると、信号出
力端子５における出力信号も増大する。 素子１〜２３を有する上述した回路の作動の他
の知識は本発明を理解する上で必要ないため、そ
の説明は省略する。この部分の回路の詳細な説明
に関しては前述したオランダ国特許出願第
7113892号明細書（特公昭53−19186号公報）を参
照しうる。 制御回路３０には、制御入力端子２６と制御ト
ランジスタ３５および３６のベースとの間に配置
したスイツチングダイオード３７より成るしきい
値（スレツシヨルド）回路を設ける。制御入力端
子２６は側路コンデンサ３８を経て接地する。制
御トランジスタ３５および３６は第２の可制御電
流源として作用する。これら制御トランジスタ３
５および３６のエミツタは接地する。制御トラン
ジスタ３５のコレクタ（電流出力端子）はトラン
ジスタ１および４のベースに接続するとともに第
１制御抵抗３１を経てバイアス電圧調整回路３
７′の第１基準電圧端子（基準電圧レベル点）５
２にも接続する。制御トランジスタ３６のコレク
タ（電流出力端子）はトランジスタ２および３の
ベースに接続するとともに第２制御抵抗３２を経
てバイアス電圧調整回路３７′の第２の基準電圧
端子（基準電圧レベル点）５３にも接続する。２
つの制御抵抗３１および３２の抵抗値は互いに等
しくする。 バイアス電圧調整回路３７′にはダイオードと
して機能するトランジスタ３９および４０を設
け、これらトランジスタのコレクタを電源ライン
Ｖに接続する。これらトランジスタのコレクタ−
ベース接合は抵抗４３および４４，４５の並列回
路によりそれぞれDC短絡する。抵抗４３の抵抗
値は抵抗４４，４５の並列回路の抵抗値に等しく
する。低抗４５は信号入力端子５０に結合する。
トランジスタ３９および４０のエミツタは基準電
圧端子５２および５３にそれぞれ接続するととも
にバイアス抵抗３３および３４を経て電流源トラ
ンジスタ４１および４２のコレクタにもそれぞれ
接続する。これら電流源トランジスタ４１および
４２のエミツタは接地し、ベースはバイアス電圧
源４６に結合する。 バイアス抵抗３３と電流源トランジスタ４１と
の間の接続線およびバイアス低抗３４と電流源ト
ランジスタ４２との間の接続線は第３および第４
基準電圧端子５４および５５にそれぞれ結合す
る。これら端子５４および５５は制御電流分配回
路の制御入力端子を構成する。これら第３および
第４基準電子端子５４および５５は制御電流分配
回路５８の一部分である分路トランジスタ５６お
よび５７のベースにそれぞれ結合する。これら分
路トランジスタ５６および５７のコレクタは電源
ラインＶに接続し、エミツタはトランジスタ１，
２の共通エミツタおよびトランジスタ３，４の共
通エミツタにそれぞれ接続する。 信号出力端子５および電源ラインＶ間には出力
取出し結合回路２４，２５と並列に振幅制限回路
６２を配置する。この振幅制御回路６２は直線化
抵抗６１と、互いに逆並列に接続した２つの制限
用ダイオード５９および６０との直列回路を有す
る。 バイアス電圧調整回路３７′は第１および第２
基準電圧端子５２および５３と、値が互いに等し
い制御抵抗３１および３２とを経て値が互いに等
しいベースバイアス電圧をトランジスタ１〜４に
供給するとともに、第３および第４基準電圧端子
５４および５５を経て互いに等しい低い値のベー
ス電圧（これらの電圧はバイアス抵抗３３および
３４により調整できる）を分路トランジスタ５６
および５７に供給する。発振器５１によりトラン
ジスタ２および３のベースに非対称的に供給され
る発振信号は基準電圧端子５３における電圧に重
畳される。トランジスタ１および４のベースは
AC接地される。 トランジスタ１，２および３，４の対において
は、既知のようにこれらトランジスタ対のベース
間に供給される発振信号が、第１可制御電流源回
路８において増幅されたアンテナ信号、例えば無
線周波信号と乗算的に混合される。所望の混合積
の出力取出しは信号出力端子５において出力取出
し回路２４，２５によつて行なわれる。 スイツチングダイオード３７は、既知の回路１
〜２３の制御範囲内でアンテナ信号の振幅の増大
に応答して制御入力端子２６におけるAGC信号
の振幅が増大する際に非導通状態にある。この制
御範囲の限界に達すると、すなわち信号増幅がト
ランジスタ１３，１４の対において優勢的に行わ
れると、AGC電圧は、ダイオード３７が導通す
る程度まで増大している。従つて制御トランジス
タ３５および３６が電流を流し初め、これにより
制御抵抗３１および３２の端子間に互いに等しい
電圧降下を生ぜしめるとともにトランジスタ１〜
４のベースバイアス電圧を互いに同じ量だけ減少
せしめる。このバイアス電圧の減少のためにトラ
ンジスタ１〜４のエミツタ電圧も減少する。第３
および第４基準電圧５４および５５における電圧
はほぼ一定であるため、分路トランジスタ５６お
よび５７のベース−エミツタ電圧は、あるしきい
値電圧を越えた際にこれらトランジスタが導通す
る程度まで等しく増大する。上記のしきい値電圧
はスイツチングダイオード３７のみならずバイア
ス抵抗３３および３４や制御抵抗３１および３２
によつても決定される。分路トランジスタ５６お
よび５７が導通すると、第１可制御電流源８によ
つて平衡出力端子６および７に生ぜしめられる電
流の一部分が分路トランジスタ５６および５７を
それぞれ経て電源ラインＶに分路すなわち分配さ
れる。これにより信号出力端子５における出力信
号の振幅を所望値に減少せしめる。 AGC電圧が以然としてさらに増大すると、分
路トランジスタ５６および５７を流れる短絡電流
がトランジスタ１〜４を流れる電流よりも大きく
なることができ、極端な場合には分路トランジス
タ５６および５７が平衡出力端子６および７のす
べての電流を分絡すなわち短絡せしめることがで
きる。その結果、本発明による乗算回路の制御範
囲は殆んど制限されることがない。 分路トランジスタ５６および５７はトランジス
タ１〜４に対し並列に配置されているため、これ
ら分路トランジスタ５６および５７を調整するの
に必要な電圧は信号出力端子５におけるコレクタ
電圧容量に影響を及ぼさず、この信号調整の作動
範囲を極めて低い電源電圧まで拡張することがで
きる。 分路トランジスタ５６および５７を流れる電流
の増大により前述したようにトランジスタ１，２
および３，４の対を流れる電流を減少せしめる。
従つて、トランジスタ５６および５７の微分抵抗
の減少がトランジスタ１〜４のそれぞれの微分抵
抗の増大をもたらし、基準電圧端子５３における
発振器５１に対する負何が信号制御中一定に維持
される。従つて、制御中の負荷変動による発振周
波数のずれが防止される。 さらに、電流分配回路５８は平衡構造であるた
め、短絡信号電流は、これら信号電流が電源ライ
ンＶに到達することなくかつ回路中のいかなる個
所にも妨害をおよぼすことなく分路トランジスタ
５６および５７のコレクタリード線において補償
される。 本発明による増幅回路の一例（図示せず）にお
いては、バイアス抵抗３３および３４を省略し、
基準電圧端子５４および５５を基準電圧端子５２
および５３にそれぞれ短絡させる。この例におい
ては制御作動が行なわれる前にあまりにも大きな
電流が分路トランジスタによつて短絡され、これ
により分路トランジスタ５６および５７が雑音の
伝達に寄与するおそれが許容しえない程度に高く
なるのを防止するために、トランジスタ１〜４の
エミツタ表面積を分路トランジスタ５６および５
７のエミツタ表面積の数倍に選択する。実際に
は、この手段を図示のように可変抵抗３３および
３４の使用と組合せて、分路トランジスタ５６お
よび５７を流れる電流を制御入力端子２６におけ
るAGC電圧の関数として正確に調整しうるよう
にする。 本発明による図示の乗算回路を受信機内に用い
る場合、局への同調時に不充分なAGC電圧が制
御入力端子２６に供給され、従つて信号制御があ
まりにも弱くなるおそれが生じる。この場合、電
流源トランジスタ１５があまりにも高い強度の電
流を生ぜしめ、従つてトランジスタ１１および１
２における信号増幅もあまりにも強くなりすぎ
る。その結果として、信号出力端子５における信
号が可成りひずむおそれがある。信号の振幅を制
限するために、乗算回路の図示の例においては振
幅制限回路６２を設けたものである。逆並列に接
続したこの振幅制御回路６２のダイオード５９お
よび６０は信号出力端子５における雑音信号の振
幅を、ダイオードスイツチング電圧によつて決ま
る値に制限する。直線化抵抗６１はこの振幅制限
をある程度まで徐々に行なわしめる。 本発明による図示の乗算回路を実際に構成する
に当つては素子の値を以下の通りにした。
【表】 第２図は本発明による乗算回路に用いるのに適
した制御回路の他の例を示す。第１図の素子に相
当する第２図の素子には第１図と同じ符号を付し
た。 制御回路３０の制御入力端子２６は制御トラン
ジスタ３５および３６の共通ベースに結合すると
ともに、しきい値抵抗７１と、電流源トランジス
タ１５のエミツタリード線中に設けたエミツタ抵
抗７２との直列回路を経て接地する。この直列回
路はしきい値回路として機能する。 制御トランジスタ３５および３６のエミツタは
相互結合させるとともに抵抗７０を経てしきい値
抵抗７１とエミツタ抵抗７２との間の接続点に接
続する。電流源トランジスタ１５のベース電圧調
整回路には他のダイオード１８′を設け、このダ
イオード１８′を経てダイオード１８を接地する
ようにする。ダイオード１８の陽極および陰極は
抵抗６３および抵抗６４をそれぞれ経て電流源ト
ランジスタ１５のベースに結合する。 エミツタ抵抗７２はダイオード１８および１
８′の端子間に生ずるおそれのある雑音信号を負
帰還させる効果を有し、従つてトランジスタ１５
が乗算回路に雑音を与えるおそれを減少させる。 制御入力端子２６におけるAGC電圧が増大す
ると、エミツタ抵抗７２の端子間電圧が増大す
る。これにより電流源トランジスタ１５のベース
−エミツタ電圧を減少させ、従つてそのコレクタ
電流をも減少させる。 しきい値抵抗７１は、電流源トランジスタ１５
の制御範囲においてこのしきい値抵抗７１の端子
間電圧が制御トランジスタ３５および３６を非導
通あるいはほぼ非導通状態とする程度に充分低く
なるように選択した。 AGC電圧圧がある所定の値になつた際に電流
源トランジスタ１５の制御範囲の限界に達した場
合には、制御トランジスタ３５および３６が導通
する。抵抗７０は制御増幅量、すなわち制御トラ
ンジスタ３５および３６のコレクタ電流がAGC
電圧に応じて増大したり減少したりする程度を決
定する。 実際の例では素子の値を以下の通りにした。 抵抗 値（Ω） 31 680 32 680 70 330 71 470 72 220 73 3K 74 1.8K
【図面の簡単な説明】
第１図は本発明による可制御乗算回路の一例を
示す回路図、第２図は第１図の可制御乗算回路に
用いうる制御回路の他の例を示す回路図である。 ５…信号出力端子、６，７…平衡出力端子、８
…第１可制御電流源、９，１０…アンテナ入力端
子、１５，１６…電流源トランジスタ、１７，１
９…電流源、１７，１８，１９，２０…ベース電
圧調整回路、２３…制御トランジスタ、２４，２
５…出力取出し結合回路、２６…制御入力端子、
３０…制御回路、３１，３２…制御抵抗、３３，
３４…バイアス抵抗、３５，３６…制御トランジ
スタ（第２可制御電流源）、３７…スイツチング
ダイオード（しきい値回路）、３７′…バイアス電
圧調整回路、３８…側路コンデンサ、４１，４２
…電流源トランジスタ、４６…バイアス電圧源、
５０、信号入力端子、５１…発振器、５２…第１
基準電圧端子、５３…第２基準電圧端子、５４…
第３基準電圧端子、５５…第４基準電圧端子、５
６，５７…分路トランジスタ、５８…制御電流分
配回路、６１…直線化抵抗、６２…振幅制御回
路。

Claims (1)

  1. 【特許請求の範囲】 １ 第１および第２入力信号を互いに乗算する可
    制御乗算回路であつて、該可制御乗算回路は、ロ
    ングテイルドペアー構造に配置した第１および第
    ２トランジスタ（１および２）より成る一対のト
    ランジスタを具え、この一対のトランジスタは、
    当該一対のトランジスタの１つのコレクタに信号
    出力端子５を有し、このコレクタは信号出力取出
    し結合回路２４，２５を経て電源ラインに直流接
    続されており、前記の一対のトランジスタは更
    に、第１電流源８に結合されている相互接続エミ
    ツタ電極を有しており、前記の第１電流源は当該
    第１電流源に前記の第１入力信号を供給する為の
    入力端子９，１０を有しており、前記の可制御乗
    算回路は更に、前記の一対のトランジスタのベー
    ス電極間に前記の第２入力信号を供給する信号入
    力端子５０と、これらベース電極に互いに等しい
    値のベースバイアス電圧を印加する手段３７′と
    を具える当該可制御乗算回路において、更に、前
    記の一対のトランジスタ１，２の相互接続エミツ
    タ電極と前記の電源ラインとの間に直流接続され
    た分路用通路内に直列に設けられたコレクタ−エ
    ミツタ通路を有する分路トランジスタ５６を具え
    前記の第１電流源８の出力電流の一部分を制御電
    圧に依存して変化させて前記の電源ラインに分路
    する自動利得制御電流分配回路５８と、自動利得
    制御電圧を受け前記の分路トランジスタ５６のベ
    ース電極と前記の一対のトランジスタ１，２のベ
    ース電極との間に前記の制御電圧を印加し、前記
    の第１電流源８の出力電流が前記の第１入力信号
    が増大するに従つて増大した時前記の出力電流の
    一部分を分路する量を増大させ、前記の第１電流
    源８の出力電流が前記の第１入力信号が減少する
    に従つて減少した時前記の出力電流の一部分を分
    路する量を減少させるように制御する制御回路３
    ５〜３８とが設けられていることを特徴とする可
    制御乗算回路。 ２ 特許請求の範囲第１項に記載の可制御乗算回
    路において、前記の第１電流源を可制御電流源と
    し、この電流源を前記の制御回路に結合し、前記
    の制御回路に第１電流源および自動利得制御電流
    分配回路をほぼ逐次に制御するためのしきい値回
    路を設けたことを特徴とする可制御乗算回路。 ３ 特許請求の範囲第２項に記載の可制御乗算回
    路において、前記の自動利得制御電流分配回路を
    前記のしきい値回路を経て前記の制御回路の制御
    入力端子に接続し、このしきい値回路に２つの抵
    抗の直列回路を設け、これら抵抗の両端間に前記
    の第１可制御電流源および前記の自動利得制御電
    流分配回路に対する制御電圧を生ぜしめるように
    し、前記のしきい値回路の出力端子を第１制御抵
    抗を経て基準電圧レベル点に結合し、前記の第１
    制御抵抗の両端部に前記分路トランジスタのベー
    スと前記の一対のトランジスタのベースとの間の
    前記の制御電圧を生ぜじめるようにしたことを特
    徴とする可制御乗算回路。 ４ 特許請求の範囲第１項〜第３項のいずれか１
    項に記載の可制御乗算回路において、前記の制御
    回路に、前記の自動利得制御電流分配回路の制御
    入力端子に接続された第２可制御電流源を設けた
    ことを特徴とする可制御乗算回路。 ５ 特許請求の範囲第４項に記載の可制御乗算回
    路において、第１トランジスタのベースを前記の
    第１制御抵抗を経て、第２トランジスタのベース
    を第２制御抵抗を経て、また分路トランジスタの
    ベースをバイアス抵抗を経てそれぞれ基準電圧レ
    ベル点に接続し、前記の第２可制御電流源が第１
    および第２電流出力端子を有し、これら第１およ
    び第２電流出力端子を第１および第２トランジス
    タのベースにそれぞれ結合し、これにより、第２
    可制御電流源による制御を行なう場合に第１およ
    び第２トランジスタのベース−エミツタ電圧を互
    いに同じ量だけ変えるようにしたことを特徴とす
    る可制御乗算回路。 ６ 特許請求の範囲第１項〜第５項のいずれか１
    項に記載の可制御乗算回路において、第１可制御
    電流源をアンテナ信号入力端子に結合し、この第
    １可制御電流源が第１および第２平衡出力端子を
    有し、第１平衡出力端子を前記の一対のトランジ
    スタのエミツタ電極に結合し、第２平衡出力端子
    を、第３および第４トランジスタを有し前記の一
    対のトランジスタと同一構造の他の一対のトラン
    ジスタのエミツタ電極に結合し、自動利得制御電
    流分配回路の他の分路トランジスタを前記の他の
    一対のトランジスタのコレクタ−エミツタ通路に
    対し並列に直流接続し、第１および第４トランジ
    スタのベースを交流接地し、第２および第３トラ
    ンジスタのベースを信号入力端子の信号端子に接
    続し、この信号端子に可制御発振器を接続したこ
    とを特徴とする可制御乗算回路。 ７ 特許請求の範囲第１項〜第４項のいずれか１
    項に記載の可制御乗算回路おいて、第１および第
    ２トランジスタのエミツタ表面積を分路トランジ
    スタのエミツタ表面積よりも大きくしたことを特
    徴とする可制御乗算回路。 ８ 特許請求の範囲第６項に記載の可制御乗算回
    路において、第１および第３トランジスタのコレ
    クタを電源ラインに接続し、第２および第４トラ
    ンジスタのコレクタを信号出力端子に接続し、こ
    の信号出力端子を、抵抗と、互いに逆並列に接続
    した２つの制限用ダイオードとの直列回路を経て
    電源ラインに結合したことを特徴とする可制御乗
    算回路。
JP16272080A 1979-11-23 1980-11-20 Multiplication circuit Granted JPS5685184A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19813144859 DE3144859A1 (de) 1980-11-12 1981-11-11 Verfahren zur verbindung von metall und keramik, mit diesem verbindungsverfahren hergestellte prothetische zaehne und zusammengesetzte primaerplattierungsmaterialien zur verwendung bei dem verbindungsverfahren
CA000389936A CA1215669A (en) 1980-11-12 1981-11-12 Producing prosthetic teeth by plating metal ceramic composite solution and applying ceramic layer method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7908535,A NL182684C (nl) 1979-11-23 1979-11-23 Regelbare vermenigvuldigschakeling bevattende eerste en tweede transistoren in lange staartschakeling met gekoppelde emitterelektroden.

Publications (2)

Publication Number Publication Date
JPS5685184A JPS5685184A (en) 1981-07-11
JPH0352247B2 true JPH0352247B2 (ja) 1991-08-09

Family

ID=19834228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16272080A Granted JPS5685184A (en) 1979-11-23 1980-11-20 Multiplication circuit

Country Status (11)

Country Link
US (1) US4388540A (ja)
JP (1) JPS5685184A (ja)
AU (1) AU542516B2 (ja)
CA (1) CA1165004A (ja)
DE (1) DE3043641C2 (ja)
ES (1) ES8107419A1 (ja)
FR (1) FR2470482A1 (ja)
GB (1) GB2064253B (ja)
IT (1) IT1129881B (ja)
NL (1) NL182684C (ja)
SE (2) SE8008129L (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634995A (en) * 1982-01-28 1987-01-06 Hitachi, Ltd. Electronic circuitry utilizing an inerted Darlington amplifier output stage to be operable with a low supply voltage
DE3329663A1 (de) * 1983-08-17 1985-03-07 Telefunken electronic GmbH, 7100 Heilbronn Mehrstufiges signaluebertragungssystem
GB8414452D0 (en) * 1984-06-06 1984-07-11 Motorola Inc Automatic gain control circuit
JPS6115426A (ja) * 1984-06-29 1986-01-23 Matsushita Electric Ind Co Ltd ミキサ装置
DE3690169C2 (ja) * 1985-04-10 1990-10-04 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka, Jp
NL8503435A (nl) * 1985-12-13 1987-07-01 Philips Nv Uhf-versterkermengschakeling.
EP0501827B1 (en) * 1991-03-01 1996-04-17 Kabushiki Kaisha Toshiba Multiplying circuit
US5424663A (en) * 1993-04-22 1995-06-13 North American Philips Corporation Integrated high voltage differential sensor using the inverse gain of high voltage transistors
JP2576774B2 (ja) * 1993-10-29 1997-01-29 日本電気株式会社 トリプラおよびクァドルプラ
GB2284719B (en) * 1993-12-13 1998-03-11 Nec Corp Differential circuit capable of accomplishing a desirable characteritic
US5831468A (en) * 1994-11-30 1998-11-03 Nec Corporation Multiplier core circuit using quadritail cell for low-voltage operation on a semiconductor integrated circuit device
JP3058087B2 (ja) * 1996-06-07 2000-07-04 日本電気株式会社 利得可変増幅器
EP0859461A1 (en) * 1997-02-18 1998-08-19 Nec Corporation Mixer circuit with wide dynamic range
DE19753095A1 (de) * 1997-11-29 1999-06-02 Philips Patentverwaltung Integrator-Filterschaltung
US6212369B1 (en) * 1998-06-05 2001-04-03 Maxim Integrated Products, Inc. Merged variable gain mixers
US6104227A (en) * 1999-03-29 2000-08-15 Motorola, Inc. RF mixer circuit and method of operation
US6670847B1 (en) 2002-01-18 2003-12-30 Xilinx, Inc. Inductive amplifier with a feed forward boost
CN115129295B (zh) * 2022-07-22 2024-09-20 晶艺半导体有限公司 一种乘法器电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL162802C (nl) * 1971-10-09 1980-06-16 Philips Nv Geintegreerde verschilversterker.
JPS5447908A (en) * 1977-09-26 1979-04-16 Hitachi Ltd Low pressure exhaust chamber

Also Published As

Publication number Publication date
SE448661B (sv) 1987-03-09
FR2470482B1 (ja) 1984-05-18
IT1129881B (it) 1986-06-11
GB2064253A (en) 1981-06-10
SE8008129L (sv) 1981-05-24
NL7908535A (nl) 1981-06-16
AU542516B2 (en) 1985-02-21
NL182684B (nl) 1987-11-16
ES497030A0 (es) 1981-10-01
GB2064253B (en) 1983-09-28
DE3043641A1 (de) 1981-06-04
JPS5685184A (en) 1981-07-11
US4388540A (en) 1983-06-14
CA1165004A (en) 1984-04-03
ES8107419A1 (es) 1981-10-01
DE3043641C2 (de) 1985-07-11
NL182684C (nl) 1988-04-18
IT8068778A0 (it) 1980-11-20
AU6459880A (en) 1981-05-28
FR2470482A1 (fr) 1981-05-29

Similar Documents

Publication Publication Date Title
JPH0352247B2 (ja)
US3512096A (en) Transistor circuit having stabilized output d.c. level
US5493255A (en) Bias control circuit for an RF power amplifier
US3995228A (en) Active bias circuit for operating push-pull amplifiers in class A mode
JPH053166B2 (ja)
US4942375A (en) Variable attenuation device intended to be inserted between a transmitter circuit and load circuit
JP2677570B2 (ja) 増幅回路配置
US3368156A (en) Automatic gain control circuits
US3714601A (en) Variable direct current bias control circuit for linear operation of radio frequency power transistors
US4437070A (en) Amplifier arrangement whose overall gain is controllable by means of a control voltage
US3711782A (en) Vhf and microwave amplifier having improved stability and controllable gain
US3443239A (en) Am amplifier circuit
US3193777A (en) Transistor amplifier-oscillator with a feedback switching circuit
EP0463710B1 (en) Signal attenuator
US4602224A (en) Variable capacitance reactance circuit
US4048569A (en) Receiver automatic gain control system
US4689498A (en) Signal input circuit with constant operating power
US3651420A (en) Variable gain direct coupled amplifier
GB2066600A (en) Variable-gain differential amplifier with gain-control-signal-independant dc output level
US5451904A (en) Amplifying circuit in which variable impedance circuit is used in negative feedback circuit
US4201946A (en) AM-FM Detector circuit stabilized against fabrication and temperature variations
US3622900A (en) Squelchable direct coupled transistor audio amplifier constructed in integrated circuit
US3310752A (en) Circuit arrangement for effecting the forward and reverse control of a two-stage transistor amplifier
US3268828A (en) Amplifier with constant amplitude output
JPS6318362B2 (ja)