JPH053166B2 - - Google Patents
Info
- Publication number
- JPH053166B2 JPH053166B2 JP2211736A JP21173690A JPH053166B2 JP H053166 B2 JPH053166 B2 JP H053166B2 JP 2211736 A JP2211736 A JP 2211736A JP 21173690 A JP21173690 A JP 21173690A JP H053166 B2 JPH053166 B2 JP H053166B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- terminal
- current distribution
- distribution circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Feedback Control In General (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
発明の分野及び従来技術の説明
本発明は電子利得制御装置、即ち利得を制御電
圧により変化し得るようにした回路装置に関する
ものである。斯る回路装置はドイツ国特許第
2404331号明細書により既知である。これに開示
されている装置においては２個のコンバータ回路
を具え、それらの高インピーダンス出力端子をそ
れぞれ電流分配回路の入力端子に接続する。これ
ら電流分配回路は各々２個の出力端子を有し（そ
れらの出力電流はこの回路の制御入力端子の制御
電圧で制御することができる）、これら回路の出
力端子に共通の抵抗を設け、これにその出力電流
を流す。この抵抗両端間の電圧を増幅器を経て前
記２個のコンバータ回路の入力端子に供給して負
帰還をかけ、当該回路装置の入力信号は一方のコ
ンバータ回路に供給する。
圧により変化し得るようにした回路装置に関する
ものである。斯る回路装置はドイツ国特許第
2404331号明細書により既知である。これに開示
されている装置においては２個のコンバータ回路
を具え、それらの高インピーダンス出力端子をそ
れぞれ電流分配回路の入力端子に接続する。これ
ら電流分配回路は各々２個の出力端子を有し（そ
れらの出力電流はこの回路の制御入力端子の制御
電圧で制御することができる）、これら回路の出
力端子に共通の抵抗を設け、これにその出力電流
を流す。この抵抗両端間の電圧を増幅器を経て前
記２個のコンバータ回路の入力端子に供給して負
帰還をかけ、当該回路装置の入力信号は一方のコ
ンバータ回路に供給する。
多くの場合、斯る回路装置の制御特性は、出力
電圧の振幅が制御電圧に対し正確に指数関数（以
後“db線形”）の関係になる。しかし、この既知
の回路装置は極めて小さな特定の増幅範囲に亘つ
てdb線形制御特性を有するのみであると共にそ
の出力にかなり強い偶数高調波を発生する。この
欠点はドイツ国特許出願P3024142.0号による回路
装置では緩和される。この回路装置は更に２個の
電流分配回路と、更に２個のコンバータ回路を具
え、これら追加のコンバータ回路を経てこれら追
加の電流分配回路に供給される信号の位相を他の
２個の電流分配回路に供給される信号の位相と逆
相にし、それらの出力電圧を互に減算する。しか
し、この回路装置も比較的小さいな範囲に亘つて
dB線形制御特性を有するのみである。
電圧の振幅が制御電圧に対し正確に指数関数（以
後“db線形”）の関係になる。しかし、この既知
の回路装置は極めて小さな特定の増幅範囲に亘つ
てdb線形制御特性を有するのみであると共にそ
の出力にかなり強い偶数高調波を発生する。この
欠点はドイツ国特許出願P3024142.0号による回路
装置では緩和される。この回路装置は更に２個の
電流分配回路と、更に２個のコンバータ回路を具
え、これら追加のコンバータ回路を経てこれら追
加の電流分配回路に供給される信号の位相を他の
２個の電流分配回路に供給される信号の位相と逆
相にし、それらの出力電圧を互に減算する。しか
し、この回路装置も比較的小さいな範囲に亘つて
dB線形制御特性を有するのみである。
米国特許第3714462号明細書には２個のpnp型
とnpn型のトランジスタを具え、これらトランジ
スタの特性を互に一致させると比較的広い範囲に
亘つてdb線形制御特性を有する電子利得制御回
路装置が開示されている。しかし、この回路装置
は特性が互に合致した互に反対導電型トランジス
タを使用する必要があるため、この回路装置は集
積回路技術で構成することは容易でない。
とnpn型のトランジスタを具え、これらトランジ
スタの特性を互に一致させると比較的広い範囲に
亘つてdb線形制御特性を有する電子利得制御回
路装置が開示されている。しかし、この回路装置
は特性が互に合致した互に反対導電型トランジス
タを使用する必要があるため、この回路装置は集
積回路技術で構成することは容易でない。
発明の概要
本発明の目的は、比較的広い範囲に亘つてdb
線形制御特性を有すると共にその特性が一導電型
のトランジスタのみで決まるようにした電子利得
制御装置を提供することにある。
線形制御特性を有すると共にその特性が一導電型
のトランジスタのみで決まるようにした電子利得
制御装置を提供することにある。
本発明は、各々電流入力端子と、第１及び第２
電流出力端子と、制御入力端子とを有し、その第
１及び第２電流出力端子の第１及び第２出力電流
の和はその電流入力端子の入力電流にほぼ等しい
が両出力電流の比がその制御入力端子の電圧の指
数関数として変化する第１及び第２電流分配回路
であつて、それらの制御入力端子に制御電圧が、
第１電流分配回路の第１出力電流の増大に伴い第
２電流分配回路の第１出力電流が減少するよう接
続された第１及び第２電流分配回路を具えた電子
利得制御装置において、更に、 第１及び第２トランジスタを具え、それらのベ
ースが入力信号を受信する入力信号端子に結合さ
れ、第１トランジスタのエミツタが前記第１電流
分配回路の第２電流出力端子に、第２トランジス
タのエミツタが前記第２電流分配回路の第１電流
出力端子にそれぞれ結合され、更に第１及び第２
トランジスタのエミツタ間に接続された第１の二
端子回路網と、第１及び第２トランジスタのコレ
クタに結合された第１及び第２負荷手段とを具え
る入力コンバータと、 前記第１トランジスタのコレクタに結合された
非反転入力端子と、前記第２トランジスタのコレ
クタに結合された反転入力端子と、出力端子とを
有する増幅器と、 前記増幅器の出力端子に結合された入力端子
と、前記第１及び第２電流分配回路の電流入力端
子にそれぞれ結合された第１及び第２出力端子と
を有し、前記増幅器の出力信号を互に反対位相の
２つのほぼ等しい電流に変換してその第１及び第
２出力端子に発生する電流コンバータと、 前記第１電流分配回路の第１出力電流及び前記
第２電流分配回路の第２出力電流の少なくとも一
方に応答して当該装置の出力信号を取り出す手段
とを具えたことを特徴とする。
電流出力端子と、制御入力端子とを有し、その第
１及び第２電流出力端子の第１及び第２出力電流
の和はその電流入力端子の入力電流にほぼ等しい
が両出力電流の比がその制御入力端子の電圧の指
数関数として変化する第１及び第２電流分配回路
であつて、それらの制御入力端子に制御電圧が、
第１電流分配回路の第１出力電流の増大に伴い第
２電流分配回路の第１出力電流が減少するよう接
続された第１及び第２電流分配回路を具えた電子
利得制御装置において、更に、 第１及び第２トランジスタを具え、それらのベ
ースが入力信号を受信する入力信号端子に結合さ
れ、第１トランジスタのエミツタが前記第１電流
分配回路の第２電流出力端子に、第２トランジス
タのエミツタが前記第２電流分配回路の第１電流
出力端子にそれぞれ結合され、更に第１及び第２
トランジスタのエミツタ間に接続された第１の二
端子回路網と、第１及び第２トランジスタのコレ
クタに結合された第１及び第２負荷手段とを具え
る入力コンバータと、 前記第１トランジスタのコレクタに結合された
非反転入力端子と、前記第２トランジスタのコレ
クタに結合された反転入力端子と、出力端子とを
有する増幅器と、 前記増幅器の出力端子に結合された入力端子
と、前記第１及び第２電流分配回路の電流入力端
子にそれぞれ結合された第１及び第２出力端子と
を有し、前記増幅器の出力信号を互に反対位相の
２つのほぼ等しい電流に変換してその第１及び第
２出力端子に発生する電流コンバータと、 前記第１電流分配回路の第１出力電流及び前記
第２電流分配回路の第２出力電流の少なくとも一
方に応答して当該装置の出力信号を取り出す手段
とを具えたことを特徴とする。
本発明では出力電流の比が制御入力端子の制御
電圧の指数関数である電流分配回路を用いる。こ
のタイプの電流分配回路は既知である。最も簡単
な電流分配回路は２個のエミツタ結合バイポーラ
トランジスタから成る。この場合、相互結合エミ
ツタが電流部分配回路の信号入力端子を構成し、
２個のコレクタが電流分配回路の２個の出力端子
を構成する。制御電圧は２個のトランジスタのベ
ース電極に供給する。原則としてdb線形特性は
電流分配回路を構成する同一導電型のこれらトラ
ンジスタの特性によつてのみ決まる。
電圧の指数関数である電流分配回路を用いる。こ
のタイプの電流分配回路は既知である。最も簡単
な電流分配回路は２個のエミツタ結合バイポーラ
トランジスタから成る。この場合、相互結合エミ
ツタが電流部分配回路の信号入力端子を構成し、
２個のコレクタが電流分配回路の２個の出力端子
を構成する。制御電圧は２個のトランジスタのベ
ース電極に供給する。原則としてdb線形特性は
電流分配回路を構成する同一導電型のこれらトラ
ンジスタの特性によつてのみ決まる。
本発明の構成によれば、電流分配回路の一方の
枝路の電流のみが制御電圧と無関係に維持され、
その結果電流分配回路の他方の枝路の電流が指数
状に増大するため、出力信号はこの電流から取り
出すことがきる。
枝路の電流のみが制御電圧と無関係に維持され、
その結果電流分配回路の他方の枝路の電流が指数
状に増大するため、出力信号はこの電流から取り
出すことがきる。
本発明回路装置の優れている点は対称設計の場
合に偶数高調波を発生しない点にある。
合に偶数高調波を発生しない点にある。
実施例の説明
本発明を図面を参照して実施例について説明す
る。
る。
第１図は本発明の実施例を示す。
第１図に示す電子利得制御回路装置は電流分配
回路１０１及び１０２を具える。一方の電流分配
回路の一方のトランジスタのベースを他方の電流
分配回路の他方のトランジスタのベースに接続す
る。制御電圧ustを各電流分配回路を構成する２
個のnpnトランジスタのベース間に供給する。電
流分配回路１０１及び１０２の入力端子、即ちこ
れら電流分配回路を構成するnpnトランジスタの
エミツタを直流電流源１０３及び１０４を経て負
電源端子−Ｕに接続する。電流分配回路１０１及
び１０２のベースを相互接続した２個のトランジ
スタ、即ち制御電圧Ustにより出力電流振幅が同
一極性に変化する２個のトランジスタのコレクタ
を２個のトランジスタ１０５及び１０６のエミツ
タに接続する。トランジスタ１０５及び１０６の
エミツタ間には二端子回路網１０７を接続し、入
力信号uiをこれらトランジスタのベース間に供給
し、それらのコレクタを抵抗１０８及び１０９を
経て正電源端子＋Ｕに接続する。しかし、個々の
トランジスタ１０５及び１０６の代りに低インピ
ーダンスホロワ出力端子と高インピーダンス出力
端子を有する他の任意の回路、例えばダーリント
ン回路を用い、電流分配回路１０１及び１０２の
出力端子をダーリントン回路の出力トランジスタ
のエミツタ又は前段トランジスタのエミツタに接
続することができる。
回路１０１及び１０２を具える。一方の電流分配
回路の一方のトランジスタのベースを他方の電流
分配回路の他方のトランジスタのベースに接続す
る。制御電圧ustを各電流分配回路を構成する２
個のnpnトランジスタのベース間に供給する。電
流分配回路１０１及び１０２の入力端子、即ちこ
れら電流分配回路を構成するnpnトランジスタの
エミツタを直流電流源１０３及び１０４を経て負
電源端子−Ｕに接続する。電流分配回路１０１及
び１０２のベースを相互接続した２個のトランジ
スタ、即ち制御電圧Ustにより出力電流振幅が同
一極性に変化する２個のトランジスタのコレクタ
を２個のトランジスタ１０５及び１０６のエミツ
タに接続する。トランジスタ１０５及び１０６の
エミツタ間には二端子回路網１０７を接続し、入
力信号uiをこれらトランジスタのベース間に供給
し、それらのコレクタを抵抗１０８及び１０９を
経て正電源端子＋Ｕに接続する。しかし、個々の
トランジスタ１０５及び１０６の代りに低インピ
ーダンスホロワ出力端子と高インピーダンス出力
端子を有する他の任意の回路、例えばダーリント
ン回路を用い、電流分配回路１０１及び１０２の
出力端子をダーリントン回路の出力トランジスタ
のエミツタ又は前段トランジスタのエミツタに接
続することができる。
抵抗１０８及び１０９（同一値とするのが好
適）の両端間の電圧を演算増幅器１１０により増
幅し、コンバータ回路１２０の入力端子に供給
し、この電圧をこの電圧に比例する等振幅で反対
位相の２個の信号電流に変換し、これら信号電流
を電流分配回路１０１及び１０２に、負帰還が得
られるような位相で供給する。従つて、これら素
子１０５〜１１０及び１２０は、互に振幅が等し
く位相が反対の信号電流を２個の電流分配回路１
０１及び１０２に供給すると共にそれらの振幅を
入力信号uiに応じて制御して２個の電流分配回路
１０１及び１０２の各２個の出力端子の一方の出
力端子の出力電流が入力信号uiに比例し、制御電
圧Ustに無関係にする電流制御回路を構成する。
適）の両端間の電圧を演算増幅器１１０により増
幅し、コンバータ回路１２０の入力端子に供給
し、この電圧をこの電圧に比例する等振幅で反対
位相の２個の信号電流に変換し、これら信号電流
を電流分配回路１０１及び１０２に、負帰還が得
られるような位相で供給する。従つて、これら素
子１０５〜１１０及び１２０は、互に振幅が等し
く位相が反対の信号電流を２個の電流分配回路１
０１及び１０２に供給すると共にそれらの振幅を
入力信号uiに応じて制御して２個の電流分配回路
１０１及び１０２の各２個の出力端子の一方の出
力端子の出力電流が入力信号uiに比例し、制御電
圧Ustに無関係にする電流制御回路を構成する。
この回路構成では抵抗１０８及び１０９の抵抗
値と、演算増幅器１１０の利得と、コンバータ回
路１２０の勾配との積が１＋ecと比較して大きい
場合には演算増幅器１１０の２個の入力端子の
各々における信号電圧は略々零になり、即ちコレ
クタ信号電流は二端子回路網１０７を流れる電流
に対し無視し得るものになることを証明すること
ができる。ここで、ｅは自然対数の底、ｃは制御
電圧Ustと熱電圧（U126mV（300Kのとき）の
商に相当する値である。しかし、このことはトラ
ンジスタ１０５及び１０６に接続された電流分配
回路１０１及び１０２の出力端子の信号電流は同
一の値を有し、二端子回路網１０７を流れる電流
に対応することを意味し、この電流は制御電圧
ustと無関係にui／Z1で与えられる（Z1は二端子回
路網１０７のインピーダンス）。
値と、演算増幅器１１０の利得と、コンバータ回
路１２０の勾配との積が１＋ecと比較して大きい
場合には演算増幅器１１０の２個の入力端子の
各々における信号電圧は略々零になり、即ちコレ
クタ信号電流は二端子回路網１０７を流れる電流
に対し無視し得るものになることを証明すること
ができる。ここで、ｅは自然対数の底、ｃは制御
電圧Ustと熱電圧（U126mV（300Kのとき）の
商に相当する値である。しかし、このことはトラ
ンジスタ１０５及び１０６に接続された電流分配
回路１０１及び１０２の出力端子の信号電流は同
一の値を有し、二端子回路網１０７を流れる電流
に対応することを意味し、この電流は制御電圧
ustと無関係にui／Z1で与えられる（Z1は二端子回
路網１０７のインピーダンス）。
もつと詳しく説明すると、増幅器１１０の利得
がトランジスタ１０５及び１０６のコレクタ端子
の電圧差を零にせしめる。この結果としてトラン
ジスタ１０５及び１０６のコレクタ電流は等しく
なり、これによりトランジスタ１０５及び１０６
のベース−エミツタ電圧降下が等しくなる。従つ
て、入力電力uiは二端子回路網１０７に信号電流
を流れさせ、この信号電流はui／Z1に等しい。増
幅器１１０及びコンバータ回路１２０を経る帰還
回路が制御電圧Ustと無関係にこの信号電流を電
流分配回路１０１の右側トランジスタ及び電流分
配回路１０２の左側トランジスタに互に反対方向
に流れせしめる。
がトランジスタ１０５及び１０６のコレクタ端子
の電圧差を零にせしめる。この結果としてトラン
ジスタ１０５及び１０６のコレクタ電流は等しく
なり、これによりトランジスタ１０５及び１０６
のベース−エミツタ電圧降下が等しくなる。従つ
て、入力電力uiは二端子回路網１０７に信号電流
を流れさせ、この信号電流はui／Z1に等しい。増
幅器１１０及びコンバータ回路１２０を経る帰還
回路が制御電圧Ustと無関係にこの信号電流を電
流分配回路１０１の右側トランジスタ及び電流分
配回路１０２の左側トランジスタに互に反対方向
に流れせしめる。
これがため、２個の電流分配回路１０１及び１
０２は電流制御ループ内において負帰還制御され
てトランジスタ１０５及び１０６に接続されたこ
れらの出力端子の信号電流が入力電圧uiに比例し
制御電圧ustと無関係になる。これは、負帰還ル
ープの高い利得によつて抵抗１０８，１０９を流
れる電流が抵抗１０７を流れる電流に対し無視し
得るようになるためである。偏差がある場合には
電流コンバータ１２０により供給される交流電流
が、信号電流又は抵抗１０８及び１０９の両端間
の信号電圧が再び無視し得る値となるよう変化す
る。
０２は電流制御ループ内において負帰還制御され
てトランジスタ１０５及び１０６に接続されたこ
れらの出力端子の信号電流が入力電圧uiに比例し
制御電圧ustと無関係になる。これは、負帰還ル
ープの高い利得によつて抵抗１０８，１０９を流
れる電流が抵抗１０７を流れる電流に対し無視し
得るようになるためである。偏差がある場合には
電流コンバータ１２０により供給される交流電流
が、信号電流又は抵抗１０８及び１０９の両端間
の信号電圧が再び無視し得る値となるよう変化す
る。
既知のように、斯る電流分配回路の２個の出力端
子の電流の比は制御電圧の指数関数であ るた
め、電流分配回路１０１及び１０２とトランジス
タ１０５及び１０６に接続されていない出力端子
の電流は抵抗１０７を流れる電流の係数e-c倍小
さい又は大きいものとなる（ｃは制御電圧ustの
極性に応じて正又は負の値を有する）。これがた
め、これら出力端子の一方に接続された抵抗の両
端間に発生する信号電圧降下はすでに制御電圧
ustの指数関数であるが、斯る出力電圧は比較的
高いインピーダンスの両端間に得られ、第２高調
波は除かれていない。しかし、両出力端子の出力
電流又はこれに比例する信号を互に減算すれば、
偶数高調波の相殺が得られる。その理由は両出力
電流中の前記高調波は同相であるが、両出力電流
中の実際の信号成分は逆相であるためである。
子の電流の比は制御電圧の指数関数であ るた
め、電流分配回路１０１及び１０２とトランジス
タ１０５及び１０６に接続されていない出力端子
の電流は抵抗１０７を流れる電流の係数e-c倍小
さい又は大きいものとなる（ｃは制御電圧ustの
極性に応じて正又は負の値を有する）。これがた
め、これら出力端子の一方に接続された抵抗の両
端間に発生する信号電圧降下はすでに制御電圧
ustの指数関数であるが、斯る出力電圧は比較的
高いインピーダンスの両端間に得られ、第２高調
波は除かれていない。しかし、両出力端子の出力
電流又はこれに比例する信号を互に減算すれば、
偶数高調波の相殺が得られる。その理由は両出力
電流中の前記高調波は同相であるが、両出力電流
中の実際の信号成分は逆相であるためである。
この目的のために、電流分配回路１０１及び１
０２のトランジスタ１０５及び１０６に接続して
ない出力端子を第２インピーダンス１１１を経て
相互接続する。このインピーダンス両端間の電圧
を出力電圧とみなすと、利得Ｖ＝u0／uiは Ｖ＝Z2／Z1・e-cになる（但し、Z2は二端子回路網１ １１のインピーダンスとする）。しかし、このま
までは出力抵抗がかなり大きくなるので、二端子
回路網１１１を２個のnpnトランジスタ１１２及
び１１３のエミツタ間に接続し、これらトランジ
スタを抵抗１１４及び１１５を経て正電源端子＋
Ｕに接続する。両トランジスタの一方１１３のベ
ースは基準電位点、例えばアースに接続し他のト
ランジスタ１１２のベースは抵抗１１４及び１１
５の両端間の電圧降下の差を増幅する演算増幅器
１１６の出力端子に接続して負帰還が得られるよ
うにする。この演算増幅器の出力電圧u0は二端子
回路網１１１の両端間の電圧に対応するものとな
り、この場合にはこの出力電圧が低インピーダン
ス電圧端子に得られることになると共にアースに
対し非対称になる。
０２のトランジスタ１０５及び１０６に接続して
ない出力端子を第２インピーダンス１１１を経て
相互接続する。このインピーダンス両端間の電圧
を出力電圧とみなすと、利得Ｖ＝u0／uiは Ｖ＝Z2／Z1・e-cになる（但し、Z2は二端子回路網１ １１のインピーダンスとする）。しかし、このま
までは出力抵抗がかなり大きくなるので、二端子
回路網１１１を２個のnpnトランジスタ１１２及
び１１３のエミツタ間に接続し、これらトランジ
スタを抵抗１１４及び１１５を経て正電源端子＋
Ｕに接続する。両トランジスタの一方１１３のベ
ースは基準電位点、例えばアースに接続し他のト
ランジスタ１１２のベースは抵抗１１４及び１１
５の両端間の電圧降下の差を増幅する演算増幅器
１１６の出力端子に接続して負帰還が得られるよ
うにする。この演算増幅器の出力電圧u0は二端子
回路網１１１の両端間の電圧に対応するものとな
り、この場合にはこの出力電圧が低インピーダン
ス電圧端子に得られることになると共にアースに
対し非対称になる。
電流矢印で示す入力信号の一方の半サイクルの
間は、トランジスタ１０５及び電流分配回路１０
１のトランジスタはトランジスタ１０６及び電流
分配回路１０２のトランジスタより一層導通す
る。他方の半サイクルの間は状態は逆になる。こ
の結果プツシユプル動作となり、既知のように偶
数高調波は生じない。
間は、トランジスタ１０５及び電流分配回路１０
１のトランジスタはトランジスタ１０６及び電流
分配回路１０２のトランジスタより一層導通す
る。他方の半サイクルの間は状態は逆になる。こ
の結果プツシユプル動作となり、既知のように偶
数高調波は生じない。
第１及び第２インピーダンス１０７及び１１１
が実数である場合、又はそれらの位相角が周波数
の関数として等しく変化するものである場合に
は、斯る回路装置は電子利得制御に使用して広い
周波数帯域に亘つて利得を制御することができ、
またオーデイオ増幅器の音量制御回路として使用
することができる。この場合、利得はZ1及びZ2を
適当に選択することにより決定することができ
る。
が実数である場合、又はそれらの位相角が周波数
の関数として等しく変化するものである場合に
は、斯る回路装置は電子利得制御に使用して広い
周波数帯域に亘つて利得を制御することができ、
またオーデイオ増幅器の音量制御回路として使用
することができる。この場合、利得はZ1及びZ2を
適当に選択することにより決定することができ
る。
斯る回路装置はRF受信機の自動利得制御にも
好適である。
好適である。
しかし、一方又は両方のインピーダンスを周波
数依存インピーダンスとする場合には、周波数応
答を制御電圧ustに応じて制御することができ、
即ち周波数依存利得制御を可能にすることがで
き、この回路装置は電圧制御遮蔽周波数を有する
フイルタとして、或いはオーデイオ増幅器の音質
制御回路として使用することができる。第１の二
端子回路網１０７を抵抗とし、第２の二端子回路
網１１１をコンデンサ又は容量性インピーダンス
とする場合には、電気的に制御し得る時定数を有
する積分器を得ることができ、これは例えば制御
工学に使用することができる。
数依存インピーダンスとする場合には、周波数応
答を制御電圧ustに応じて制御することができ、
即ち周波数依存利得制御を可能にすることがで
き、この回路装置は電圧制御遮蔽周波数を有する
フイルタとして、或いはオーデイオ増幅器の音質
制御回路として使用することができる。第１の二
端子回路網１０７を抵抗とし、第２の二端子回路
網１１１をコンデンサ又は容量性インピーダンス
とする場合には、電気的に制御し得る時定数を有
する積分器を得ることができ、これは例えば制御
工学に使用することができる。
何れの場合にも入力接続を入れ換えることによ
り出力信号を180°移相させることができる。
り出力信号を180°移相させることができる。
第１図は本発明電子利得制御回路装置の一実施
例の回路図である。 １０１，１０２……第１、第２電流分配回路、
１０３，１０４……定電流源、１０５，１０６…
…入力コンバータ、１０７……第１の二端子回路
網、１０８，１０９……負荷抵抗、１１０……増
幅器、１１１……第２の二端子回路網、１１２〜
１１６……出力回路、１２０……電流コンバー
タ、ui……入力信号、ust……利得制御電圧、up…
…出力信号。
例の回路図である。 １０１，１０２……第１、第２電流分配回路、
１０３，１０４……定電流源、１０５，１０６…
…入力コンバータ、１０７……第１の二端子回路
網、１０８，１０９……負荷抵抗、１１０……増
幅器、１１１……第２の二端子回路網、１１２〜
１１６……出力回路、１２０……電流コンバー
タ、ui……入力信号、ust……利得制御電圧、up…
…出力信号。
Claims (1)
- 【特許請求の範囲】 １ 各々電流入力端子と、第１及び第２電流出力
端子と、制御入力端子とを有し、その第１及び第
２電流出力端子の第１及び第２出力電流の和はそ
の電流入力端子の入力電流にほぼ等しいが両出力
電流の比がその制御入力端子の電圧の指数関数と
して変化する第１及び第２電流分配回路であつ
て、それらの制御入力端子に制御電圧が、第１電
流分配回路の第１出力電流の増大に伴い第２電流
分配回路の第１出力電流が減少するよう接続され
た第１及び第２電流分配回路を具えた電子利得制
御装置において、更に、 第１及び第２トランジスタを具え、それらのベ
ースが入力信号を受信する入力信号端子に結合さ
れ、第１トランジスタのエミツタが前記第１電流
分配回路の第２電流出力端子に、第２トランジス
タのエミツタが前記第２電流分配回路の第１電流
出力端子にそれぞれ結合され、更に第１及び第２
トランジスタのエミツタ間に接続された第１の二
端子回路網と、第１及び第２トランジスタのコレ
クタに結合された第１及び第２負荷手段とを具え
る入力コンバータと、 前記第１トランジスタのコレクタに結合された
非反転入力端子と、前記第２トランジスタのコレ
クタに結合された反転入力端子と、出力端子とを
有する増幅器と、 前記増幅器の出力端子に結合された入力端子
と、前記第１及び第２電流分配回路の電流入力端
子にそれぞれ結合された第１及び第２出力端子と
を有し、前記増幅器の出力信号を互に反対位相の
２つのほぼ等しい電流に変換してその第１及び第
２出力端子に発生する電流コンバータと、 前記第１電流分配回路の第１出力電流及び前記
第２電流分配回路の第２出力電流の少なくとも一
方に応答して当該装置の出力信号を取り出す手段
とを具えたことを特徴とする電子利得制御装置。 ２ 当該装置の出力信号は前記第１電流分配回路
の第１出力電流と前記第２電流分配回路の第２出
力電流との差に応答して形成するようにしたこと
を特徴とする特許請求の範囲第１項記載の装置。 ３ 当該装置は前記第１電流分配回路の第１電流
出力端子と前記第２電流分配回路の第２電流出力
端子間に結合された第２の二端子回路網を具える
ことを特徴とする特許請求の範囲第２項記載の装
置。 ４ 前記第１の二端子回路網は周波数依存インピ
ーダンスを含むことを特徴とする特許請求の範囲
第１〜３項の何れかに記載の装置。 ５ 前記第２の二端子回路網は周波数依存インピ
ーダンスを含むことを特徴とする特許請求の範囲
第３項又は第４項記載の装置。 ６ 前記周波数依存インピーダンスは容量性イン
ピーダンスであることを特徴とする特許請求の範
囲第５項記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823204217 DE3204217A1 (de) | 1982-02-08 | 1982-02-08 | Schaltung zur elektronischen verstaerkungsstellung |
| DE3204217.5 | 1982-02-08 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018261A Division JPS58146116A (ja) | 1982-02-08 | 1983-02-08 | 電子利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03148903A JPH03148903A (ja) | 1991-06-25 |
| JPH053166B2 true JPH053166B2 (ja) | 1993-01-14 |
Family
ID=6155055
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018261A Granted JPS58146116A (ja) | 1982-02-08 | 1983-02-08 | 電子利得制御装置 |
| JP2211736A Granted JPH03148903A (ja) | 1982-02-08 | 1990-08-13 | 電子利得制御装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018261A Granted JPS58146116A (ja) | 1982-02-08 | 1983-02-08 | 電子利得制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4514702A (ja) |
| EP (1) | EP0087175B1 (ja) |
| JP (2) | JPS58146116A (ja) |
| CA (1) | CA1203584A (ja) |
| DE (2) | DE3204217A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4563653A (en) * | 1981-03-30 | 1986-01-07 | Pertec Computer Corporation | Servo preamplifier and demodulator chain using transconductance balanced modulators |
| EP0166973B1 (de) * | 1984-06-07 | 1990-01-17 | Siemens Aktiengesellschaft | Differenzverstärkerschaltung |
| US4546343A (en) * | 1984-07-03 | 1985-10-08 | The United States Of America As Represented By The Secretary Of The Air Force | Data acquisition channel apparatus |
| DE3525066C1 (de) * | 1985-07-13 | 1986-11-06 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verstaerker mit steuerbarer Verstaerkung |
| DE3525655C1 (de) * | 1985-07-18 | 1986-11-27 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verstaerker fuer erdsymmetrische,elektrische Signale,mit Kompressor- und/oder Expanderfunktion |
| US4816772A (en) * | 1988-03-09 | 1989-03-28 | Rockwell International Corporation | Wide range linear automatic gain control amplifier |
| US5283536A (en) * | 1990-11-30 | 1994-02-01 | Qualcomm Incorporated | High dynamic range closed loop automatic gain control circuit |
| FR2672750B1 (fr) * | 1991-02-08 | 1996-12-20 | Thomson Composants Militaires | Circuit d'amplification a commande de gain exponentielle. |
| US5872481A (en) * | 1995-12-27 | 1999-02-16 | Qualcomm Incorporated | Efficient parallel-stage power amplifier |
| US5974041A (en) * | 1995-12-27 | 1999-10-26 | Qualcomm Incorporated | Efficient parallel-stage power amplifier |
| US6069525A (en) * | 1997-04-17 | 2000-05-30 | Qualcomm Incorporated | Dual-mode amplifier with high efficiency and high linearity |
| JPH1127068A (ja) * | 1997-06-30 | 1999-01-29 | Nec Ic Microcomput Syst Ltd | 利得制御増幅器及びその制御方法 |
| US5990740A (en) * | 1997-12-02 | 1999-11-23 | Nokia Mobile Phones | Differential amplifier with adjustable linearity |
| US6084471A (en) * | 1997-12-19 | 2000-07-04 | Nokia Mobile Phones | Soft-limiting control circuit for variable gain amplifiers |
| US6069526A (en) * | 1998-08-04 | 2000-05-30 | Qualcomm Incorporated | Partial or complete amplifier bypass |
| GB2334163B (en) * | 1999-06-10 | 2001-02-21 | Mitel Semiconductor Ltd | Variable transconductance amplifier |
| GB2357913A (en) * | 1999-12-24 | 2001-07-04 | Ericsson Telefon Ab L M | Conditioning a gain control signal so that an output is dB linear |
| US7068987B2 (en) | 2000-10-02 | 2006-06-27 | Conexant, Inc. | Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture |
| WO2002060052A2 (en) * | 2001-01-02 | 2002-08-01 | Intersil Americas Inc. | Precision automatic gain control circuit |
| ITMI20010284A1 (it) * | 2001-02-13 | 2002-08-13 | St Microelectronics Srl | Amplificatore a guadagno variabile |
| SE526386C2 (sv) * | 2003-11-10 | 2005-09-06 | Infineon Technologies Ag | Spänning-till-strömomvandlare och förfarande för att omvandla |
| EP1713178B1 (en) | 2005-04-14 | 2008-07-02 | STMicroelectronics S.r.l. | Variable-gain amplifier with high linearity as to gain variations |
| US7969124B2 (en) * | 2007-06-01 | 2011-06-28 | Advantest Corporation | Power supply apparatus, test apparatus, and electronic device |
| US8536950B2 (en) * | 2009-08-03 | 2013-09-17 | Qualcomm Incorporated | Multi-stage impedance matching |
| US8102205B2 (en) | 2009-08-04 | 2012-01-24 | Qualcomm, Incorporated | Amplifier module with multiple operating modes |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3714462A (en) * | 1971-06-14 | 1973-01-30 | D Blackmer | Multiplier circuits |
| DE2262089C3 (de) * | 1972-12-19 | 1975-10-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur elektronischen Frequenzbeeinflussung, insbesondere elektronischer Klangeinsteller |
| JPS5528564B2 (ja) * | 1974-06-22 | 1980-07-29 | ||
| NL7802973A (nl) * | 1978-03-20 | 1979-09-24 | Philips Nv | Versterkerschakeling met regelbare versterkings- factor. |
| JPS55165009A (en) * | 1979-06-11 | 1980-12-23 | Hitachi Ltd | Signal transmission circuit |
| JPS5646312A (en) * | 1979-09-21 | 1981-04-27 | Toshiba Corp | Variable gain circuit |
| DE3007715A1 (de) * | 1980-02-29 | 1981-09-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verstaerkerschaltung mit durch eine steuerspannung steuerbarer gesamtverstaerkung |
| DE3024142A1 (de) * | 1980-06-27 | 1982-01-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung mit zwei ueber kreuz gekoppelten differenzverstaerkern |
-
1982
- 1982-02-08 DE DE19823204217 patent/DE3204217A1/de not_active Withdrawn
-
1983
- 1983-01-03 US US06/455,345 patent/US4514702A/en not_active Expired - Fee Related
- 1983-01-26 EP EP83200115A patent/EP0087175B1/de not_active Expired
- 1983-01-26 DE DE8383200115T patent/DE3363452D1/de not_active Expired
- 1983-02-03 CA CA000420809A patent/CA1203584A/en not_active Expired
- 1983-02-08 JP JP58018261A patent/JPS58146116A/ja active Granted
-
1990
- 1990-08-13 JP JP2211736A patent/JPH03148903A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0326563B2 (ja) | 1991-04-11 |
| JPH03148903A (ja) | 1991-06-25 |
| US4514702A (en) | 1985-04-30 |
| EP0087175A1 (de) | 1983-08-31 |
| DE3204217A1 (de) | 1983-08-18 |
| EP0087175B1 (de) | 1986-05-14 |
| JPS58146116A (ja) | 1983-08-31 |
| DE3363452D1 (en) | 1986-06-19 |
| CA1203584A (en) | 1986-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH053166B2 (ja) | ||
| US4586000A (en) | Transformerless current balanced amplifier | |
| US3921091A (en) | Amplifier circuit | |
| US4220875A (en) | Electronic circuit having its impedance controlled by an external signal | |
| US4039981A (en) | Variable impedance circuit | |
| US2762874A (en) | Semi-conductor signal amplifier circuits | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| US6057737A (en) | Non-linear asymmetrical audio amplifiers | |
| GB2245788A (en) | Reducing distortion in a differential amplifier | |
| JPS5820482B2 (ja) | 増巾器 | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US4490685A (en) | Differential amplifier | |
| EP0828344A2 (en) | Integrated circuit and method for generating a transimpedance function | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US3141137A (en) | Balanced gain control circuit | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| US3443239A (en) | Am amplifier circuit | |
| US4435685A (en) | Amplifier arrangement | |
| US4038566A (en) | Multiplier circuit | |
| JPS631768B2 (ja) | ||
| US4137506A (en) | Compound transistor circuitry | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| JPH0220164B2 (ja) | ||
| JPH0527282B2 (ja) |