JPH0352273B2 - - Google Patents

Info

Publication number
JPH0352273B2
JPH0352273B2 JP57095196A JP9519682A JPH0352273B2 JP H0352273 B2 JPH0352273 B2 JP H0352273B2 JP 57095196 A JP57095196 A JP 57095196A JP 9519682 A JP9519682 A JP 9519682A JP H0352273 B2 JPH0352273 B2 JP H0352273B2
Authority
JP
Japan
Prior art keywords
circuit
level
limiter
video signal
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57095196A
Other languages
Japanese (ja)
Other versions
JPS58212275A (en
Inventor
Tokuya Fukuda
Hiroshi Yoshioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57095196A priority Critical patent/JPS58212275A/en
Publication of JPS58212275A publication Critical patent/JPS58212275A/en
Publication of JPH0352273B2 publication Critical patent/JPH0352273B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 本発明はビデオ信号の処理回路に関し、VTR
等のビデオ記録再生装置の記録系におけるプリエ
ンフアシス及びホワイト/ダーク・クリツプ回路
若しくは再生系におけるデイエンフアシス及びエ
クスパンド回路に用いて最適なものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal processing circuit.
It is most suitable for use as a pre-emphasis and white/dark clip circuit in the recording system of a video recording and reproducing apparatus such as, or as a de-emphasis and expand circuit in the reproducing system.

VTRでは、一般に、ビデオ信号の高域を強調
してからFM変調して記録し、再生時にはFM復
調信号の高域を減衰させて記録媒体(磁気テー
プ)に固有のノイズを低減している。記録時に
FM変調器が過変調にならないように、通常、エ
ンフアシスされた信号の尖鋭なオーバーシユート
及びアンダーシユートをクリツプするホワイト/
ダーク・クリツプ回路が用いられる。
Generally, in a VTR, the high frequency range of the video signal is emphasized, then FM modulated and recorded, and during playback, the high frequency range of the FM demodulated signal is attenuated to reduce the noise inherent in the recording medium (magnetic tape). when recording
To prevent FM modulators from overmodulating, a white/white signal that clips sharp overshoots and undershoots of the emphasized signal is usually
A dark clip circuit is used.

第1図はこのようなVTRの記録及び再生系の
要部を示すブロツク回路図で、入力ビデオ信号は
プリイエンフアシス回路1に与えられて高域強調
され、更にクリツプ回路2でホワイト/ダーク・
クリツプが行われ、FM変調器3で変調されてか
ら、磁気ヘツド4を介して磁気テープ5に記録さ
れる。再生側では、FM復調器6で復調されたビ
デオ信号をエクスパンド回路7で伸長され、デイ
エンフアシス回路8で高域が減衰される。
Figure 1 is a block circuit diagram showing the main parts of the recording and playback system of such a VTR.The input video signal is fed to a pre-emphasis circuit 1 to emphasize the high frequencies, and then to a clip circuit 2 for white/dark processing.・
Clipping is performed, modulated by an FM modulator 3, and then recorded on a magnetic tape 5 via a magnetic head 4. On the playback side, the video signal demodulated by the FM demodulator 6 is expanded by the expander circuit 7, and the high frequencies are attenuated by the de-emphasis circuit 8.

記録側のクリツプ回路としてはダイオードの導
通インピーダンスを利用したものが一般的である
が、素子数が多く、また温度による特性変動及び
バラツキ等のIC化に適さない要因がある。
The recording-side clip circuit generally uses the conduction impedance of a diode, but it requires a large number of elements and has factors that make it unsuitable for IC implementation, such as characteristic fluctuations and variations due to temperature.

これを改善すべく、リミツタを用いてプリエン
フアシスとクリツプ動作の両方を行うように考え
られた方式が知られている。この方式では、IC
化は比較的に容易であるが、調整のためにクリツ
プレベルを変化させると出力のDCレベル(ビデ
オ信号のペデスタルレベルまたはシンクチツクレ
ベル)が同時に動き、FMのキヤリア周波数が変
化するという欠点があつた。
In order to improve this problem, a method is known in which a limiter is used to perform both pre-emphasis and clipping operations. In this method, the IC
However, when changing the clip level for adjustment, the output DC level (video signal pedestal level or sync level) changes at the same time, and the FM carrier frequency changes. Ta.

また一般には第1図のように、記録系と再生系
とで、プリエンフアシス回路1とデイエンフアシ
ス回路8及びクリツプ回路2とエクスパンド回路
7とが夫々別々に設けられていたので、回路構成
が複雑であり、また再生系において記録系の逆伝
達関数を完全に与えることが困難で、伝送周波数
特性が平坦にならないなどの問題があつた。
Furthermore, as shown in FIG. 1, a pre-emphasis circuit 1, a de-emphasis circuit 8, a clip circuit 2, and an expand circuit 7 are generally provided separately for the recording system and the reproduction system, respectively, so the circuit configuration is complicated. In addition, it is difficult to completely provide the inverse transfer function of the recording system in the reproduction system, and there are problems such as the transmission frequency characteristics not being flat.

本発明は、上述の問題にかんがみ、構造が簡単
で、IC化が容易であり、しかも記録系と再生系
とで回路を共用でき、またクリツプレベルを変化
させても処理するビデオ信号のDCレベルが変化
しないビデオ信号の処理回路(エンフアシス/デ
イエンフアシス及びクリツプ/エクスパンド)を
提供するものである。
In view of the above-mentioned problems, the present invention has a simple structure, can be easily integrated into an IC, can share the circuit between the recording system and the playback system, and can handle the DC level of the video signal processed even when the clip level is changed. The present invention provides a video signal processing circuit (emphasis/de-emphasis and clip/expand) in which the signal does not change.

以下本発明の実施例を図面を参照して説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第2図は本発明の実施例を示すVTRの記録/
再生系の要部を示すブロツク回路図である。記録
時には、録/再切換スイツチ10のREC接点を
通つて入力ビデオ信号がハイパスフイルタ11に
与えられ、高域が分離されてカレントリミツタ1
2に与えられる。カレントリミツタ12では、高
域成分が所定のエンフアシスゲインまでリニアに
増巾される。またこのリミツタ12は、高域微分
信号のオーバシユート等におけるホワイト/ダー
クのピーク部でリミツタとして動作し、設定され
やクリツプレベル以上で入力波形がクリツプされ
る。
Figure 2 shows the recording/recording of a VTR showing an embodiment of the present invention.
FIG. 3 is a block circuit diagram showing the main parts of the reproduction system. During recording, the input video signal is applied to the high-pass filter 11 through the REC contact of the record/re-select switch 10, and the high frequency is separated and passed to the current limiter 1.
given to 2. In the current limiter 12, the high frequency component is linearly amplified to a predetermined emphasis gain. Further, this limiter 12 operates as a limiter at white/dark peak parts such as overshoot of the high-frequency differential signal, and the input waveform is clipped at a set clip level or higher.

クリツプレベルは、カレントリミツタのリミツ
テイング電流を調整して設定される。リミツテイ
ング電流を変化させると出力のDCレベルも変動
するため、DCレベル制御回路13が設けられて、
クリツプレベルを変化させてもクリツプ回路の出
力のDCレベルが常に一定に制御されるように構
成されている。
The clip level is set by adjusting the limiting current of the current limiter. Since changing the limiting current also changes the output DC level, a DC level control circuit 13 is provided.
The DC level of the output of the clip circuit is always controlled to be constant even if the clip level is changed.

カレントリミツタ12の出力は加算器4におい
て入力ビデオ信号と加算され、プリエンフアシス
とホワイト/ダーク・クリツプとを行つたビデオ
信号が形成される。このビデオ信号は、既述のよ
うにFM変調されてから磁気テープ5に記録され
る。
The output of current limiter 12 is summed with the input video signal in adder 4 to form a pre-emphasized and white/dark clipped video signal. This video signal is FM modulated as described above and then recorded on the magnetic tape 5.

再生時には、緑/再切換スイツチ10がPB側
に接続され、ハイパスフイルタ11及びカレント
リミツタ12を通つた信号が減算器15で再生信
号と負帰還結合される。これによつて記録時と相
補な特性を有する回路が構成され、エクスパンド
及びデイエンフアシス動作が行われる。
At the time of reproduction, the green/re-switching switch 10 is connected to the PB side, and the signal passing through the high-pass filter 11 and current limiter 12 is combined with the reproduction signal in a subtracter 15 by negative feedback. As a result, a circuit having characteristics complementary to those during recording is constructed, and expand and de-emphasis operations are performed.

なお第3図の変形例に示すように、全く等価な
回路を記録時にフイードバツク、再生時にフイー
ドフオワードの構成として実現することができ
る。
As shown in the modified example of FIG. 3, a completely equivalent circuit can be realized as a feedback circuit during recording and a feedback circuit during reproduction.

第2図若しくは第3図の構成によれば、記録/
再生で兼用の回路となり、更にエンフアシス/ク
リツプで兼用回路となつているため、素子数が非
常に少なくなる。またクリツプ方式も、従来の様
にタイオードの導通インピーダンスを使用してい
ないため、外付け部品となる大容量のカツプリン
グコンデンサが不要であり、IC化に極めて適し
ている。また記録/再生で相補の特性となるた
め、波形の再現性もよい。
According to the configuration of FIG. 2 or 3, recording/
Since the circuit is used for both playback and emphasis/clip, the number of elements is extremely small. The clip method also does not use the conduction impedance of a diode as in the past, so there is no need for a large-capacity coupling capacitor as an external component, making it extremely suitable for IC implementation. Furthermore, since the recording/reproducing characteristics are complementary, waveform reproducibility is also good.

更に、最も大きな特徴として、直流動作するカ
レントリミツタ12を用いていながら、リミツテ
イング電流(リミツタレベル)を変化させても、
出力信号のDCレベルが一定となるように構成さ
れているため、後段のFM変調器3においてキヤ
リア中心が変化することなく、また後段の回路の
ダイナミツクレンジにも何ら影響を与えない。ま
たリミツタを非対称リミツタ(オフセツトをつけ
たもの)とすることにより、ホワイト側のダーク
側とのクリツプレベルのバランスを変化させるこ
とも可能である。
Furthermore, the most important feature is that even if the limiting current (limiter level) is changed while using the current limiter 12 that operates with direct current,
Since the output signal is configured to have a constant DC level, the carrier center of the FM modulator 3 in the subsequent stage does not change, and the dynamic range of the subsequent circuit is not affected in any way. Furthermore, by using an asymmetric limiter (with an offset) as the limiter, it is also possible to change the balance of the clip level between the white side and the dark side.

次に第4図は第2図の要部(ハイパスフイルタ
11、カレントリミツタ12及び加算器14)の
具体的な回路図である。なお記録と再生とでは、
加算器14と減算器15との構成が異なるのみ
で、他は同様な回路を使用するため記録系のみに
ついて説明する。
Next, FIG. 4 is a specific circuit diagram of the main parts (high-pass filter 11, current limiter 12, and adder 14) of FIG. 2. Regarding recording and playback,
Only the configurations of the adder 14 and the subtracter 15 are different, and other similar circuits are used, so only the recording system will be described.

第4図でトランジスタQ2,Q3から成る差動ア
ンプ17及びトランジスタQ6,Q7から成る差動
アンプ18がハイパスフイルタ11及びカレント
リミツタ12及びDCレベル制御回路13を構成
している。なお差動アンプ17は差動アンプ18
の一方の翼に縦列接続され、トランジスタQ4,
Q5が差動アンプ18の他方の翼にバランスのた
めに挿入されている。
In FIG. 4, a differential amplifier 17 consisting of transistors Q 2 and Q 3 and a differential amplifier 18 consisting of transistors Q 6 and Q 7 constitute a high-pass filter 11, a current limiter 12, and a DC level control circuit 13. Note that the differential amplifier 17 is the differential amplifier 18.
connected in series on one wing of the transistor Q 4 ,
Q5 is inserted into the other wing of the differential amplifier 18 for balance.

入力ビデオ信号はバツフアートランジスタQ1
から差動アンプ17の正相入力に与えられ、また
抵抗R2及びコンデンサCから成るローパスフイ
ルタを通つて逆相入力に与えられる。従つて差動
アンプ17はハイパスフイルタ11として動作す
る。高域成分は差動アンプ17で増巾され、バツ
フアートランジスタQ8に導出される。
Input video signal is buffered transistor Q1
The signal is applied to the positive-phase input of the differential amplifier 17, and is also applied to the negative-phase input through a low-pass filter consisting of a resistor R2 and a capacitor C. Therefore, the differential amplifier 17 operates as a high pass filter 11. The high-frequency component is amplified by the differential amplifier 17 and output to the buffer transistor Q8 .

差動アンプ18の電流源I2を流れる電流は、差
動アンプ17流れる電流IcとトランジスタQ4,Q5
を流れる電流I2−Icとに分流されている。従つて
トランジスタQ2,Q3で増巾される信号のダイナ
ミツクレンジは、Ic×R4(Q3の負荷抵抗)で定ま
り、これにより高振巾の信号はクリツプされ、所
謂カレントリミツタとして動作する。
The current flowing through the current source I2 of the differential amplifier 18 is the current Ic flowing through the differential amplifier 17 and the transistors Q4 and Q5.
The current flowing through the current I 2 −I c is shunted. Therefore, the dynamic range of the signal amplified by transistors Q 2 and Q 3 is determined by I c × R 4 (load resistance of Q 3 ), and high amplitude signals are clipped by this, resulting in the so-called current limiter. operates as

差動アンプ18の一方のトランジスタQ7のベ
ースに接続された可変電圧源E3を調整すること
により、Icが変化するので、これによつてダイナ
ミツクレンジ、すなわちクリツプレベルを変える
ことができる。リミツタ出力(抵抗R4とトラン
ジスタQ3の接続点)のDCレベルは、常にVcc−
R4×I2/2 に固定され、E3の調整により何らの影響を受け
ない。すなわち、トランジスタQ6とQ7とが差動
結合されているから、例えばIcを増加させたと
き、I2−Icが同じ分だけ減少するので、抵抗R4を
流れる直流分は変化しない。
By adjusting the variable voltage source E 3 connected to the base of one transistor Q 7 of the differential amplifier 18, I c changes, thereby changing the dynamic range, that is, the clip level. . The DC level of the limiter output (connection point of resistor R 4 and transistor Q 3 ) is always V cc −
It is fixed at R 4 ×I 2 /2 and is not affected by the adjustment of E 3 . In other words, since transistors Q 6 and Q 7 are differentially coupled, for example, when I c increases, I 2 − I c decreases by the same amount, so the DC component flowing through resistor R 4 does not change. .

また差動アンプ17においてトランジスタQ2,
Q3のエミツタ領域の抵抗をreとしたとき、re≪
R5,R6に設定すれば、リミツタのゲインG1は、
G1R4/R5+R6で定まり、E3の調整によつて変化し ない。従つて出力のDCレベル及びゲインが常に
一定なクリツプ回路として動作する。
Further, in the differential amplifier 17, transistors Q 2 ,
When the resistance of the emitter region of Q 3 is r e , r e ≪
If R 5 and R 6 are set, the limiter gain G 1 is
It is determined by G 1 R 4 /R 5 + R 6 and does not change by adjusting E 3 . Therefore, it operates as a clip circuit whose output DC level and gain are always constant.

クリツプされた出力は、トランジスタQ8〜
Q10、抵抗R9〜R11,電流源I3〜I5で構成される加
算器15で入力ビデオ信号と加算される。従つて
プリエンフアシス回路としての特性は、抵抗R2、
コンデンサC1のローパス特性をLPFとしたとき、
1+G1(1−LPF)となり、伝達関数は、 1+G1SC1R2/1+SC1R2=(1+G1)SC1R2+1/1
+SC1R2 で表わされる。すなわち、T1=CR1,T2=(1+
G1)・C1R2のエンフアシス回路となる。
The clipped output is the transistor Q8 ~
It is added to the input video signal in an adder 15 composed of Q 10 , resistors R 9 to R 11 , and current sources I 3 to I 5 . Therefore, the characteristics of the pre-emphasis circuit are as follows:
When the low-pass characteristic of capacitor C1 is defined as LPF,
1+G 1 (1-LPF), and the transfer function is 1+G 1 SC 1 R 2 /1+SC 1 R 2 = (1+G 1 )SC 1 R 2 +1/1
+SC 1 R 2 . That is, T 1 = CR 1 , T 2 = (1+
G 1 )・C 1 R 2 emphasis circuit.

次に第5図は第4図のハイパス及びカレントリ
ミツタ回路部の変形例を示している。第4図のエ
ンフアシス回路では、ゲインG1を大きく設定し
たい場合には抵抗R5,R6を小さくする必要があ
るが、reR5,R6となつて、クリツプレベルを
変化させるためにIcを変化させると、ゲインG1が
変化し、エンフアシスの時定数も変化してしま
う。このため第5図の変形例では、Q2,Q3から
成る差動アンプ17が外側の差動対Q11,Q12に
よつて電流駆動される。これはゲインコントロー
ルアンプの構成であつて、差動アンプ17と差動
対Q11,Q12との動作電流I2,I1の比によつてゲイ
ンが定まり、G2R4/R5+R6×I2/I1である。
Next, FIG. 5 shows a modification of the high-pass and current limiter circuit section of FIG. 4. In the emphasis circuit shown in Fig. 4, if you want to set the gain G1 large, you need to reduce the resistors R5 and R6 , but in order to change the clip level, it is necessary to reduce the resistors R5 and R6 . When I c changes, the gain G 1 changes, and the emphasis time constant also changes. Therefore, in the modification shown in FIG. 5, the differential amplifier 17 consisting of Q 2 and Q 3 is current-driven by the outer differential pair Q 11 and Q 12 . This is the configuration of a gain control amplifier, and the gain is determined by the ratio of the operating currents I 2 and I 1 of the differential amplifier 17 and the differential pair Q 11 and Q 12 , G 2 R 4 /R 5 +R 6 ×I 2 /I 1 .

従つてゲインを大きくしたい場合には、I1とI2
との比を大に設定すればよい。抵抗R5,R6は大
であつてよいから、クリツプレベルを変えるため
にトランジスタQ2,Q3,Q8,Q9の動作電流を変
えてたときに、コレクタ電流の関数であるreが変
化してもゲインが大きく変わることがない。
Therefore, if you want to increase the gain, I 1 and I 2
It is sufficient to set the ratio to a large value. Since the resistors R 5 and R 6 can be large, when the operating currents of transistors Q 2 , Q 3 , Q 8 , and Q 9 are changed to change the clip level, r e which is a function of the collector current Even if the value changes, the gain does not change significantly.

クリップレベルはダイナミツクレンジI2×R4で
定まり、E3を調整することによりI2、すなわちク
リツプレベルを変えることができる。但し、E3
を変えたときにI1とI2とは一定比で動くものとす
る。出力のDCレベルは、Vcc−I2+I3/2×R4で定 まり、E3の調整とは無関係に一定である。なお
出力はバツフアートランジスタQ8を介して取り
出され、第4図と同様に加算器15でで入力信号
と加え合わされる。
The clip level is determined by the dynamic range I 2 ×R 4 , and by adjusting E 3 I 2 , that is, the clip level, can be changed. However, E 3
Assume that when changing , I 1 and I 2 move at a constant ratio. The output DC level is determined by V cc −I 2 +I 3 /2×R 4 and remains constant regardless of the adjustment of E 3 . Note that the output is taken out via the buffer transistor Q8 and added to the input signal in the adder 15 as in FIG.

第6図は第4図のハイパス及びカレントリミツ
タ回路部の更に別の変形例を示す。この変形例で
は、カレントリミツタの出力段のバツフアートラ
ンジスタQ8をDCレベル制御を用いている。第4
図と同様にE3を変化させることにより、R4を流
れる電流が変化し、クリツプレベルが変化する。
Q8のエミツタ側抵抗R12をR12=R4/2に設定す
れば、リミツタ出力のDCレベルは、 Vcc−Ic/2×R4−VBE−R4/2(I2−Ic) =Vcc−VBE−R4/2I2 となるから、E3の調整にかかわりなく一定であ
る。
FIG. 6 shows yet another modification of the high-pass and current limiter circuit section of FIG. In this modification, DC level control is used for the buffer transistor Q8 in the output stage of the current limiter. Fourth
By changing E 3 as shown in the figure, the current flowing through R 4 changes, and the clip level changes.
If the emitter side resistance R 12 of Q 8 is set to R 12 = R 4 /2, the DC level of the limiter output is V cc −I c /2×R 4 −V BE −R 4 /2 (I 2 − Since I c ) = V cc −V BE −R 4 /2I 2 , it is constant regardless of the adjustment of E 3 .

以上述べたように、第4図〜第6図の実施例の
リミツタ12及びDCレベル制御回路13は差動
結合で構成されているから、IC化することが容
易である。
As described above, since the limiter 12 and the DC level control circuit 13 of the embodiments shown in FIGS. 4 to 6 are configured by differential coupling, they can easily be integrated into an IC.

本発明は上述の如く、ハイパス部とカレントリ
ミツタと加算部とでエンフアシス回路を構成し、
カレントリミツタのリミツトレベルを変化させて
もリミツト出力のDCレベルが変動しないように
しているので、後段回路への影響が少ない。例え
ば、後段回路にFM変調器が接続された場合、そ
のキヤリア中心が変化することがなく、またダイ
ナミツクレンジまたは変調度が変わることがない
ので、高品質の信号処理を行うことが可能であ
る。
As described above, the present invention configures an emphasis circuit with a high-pass section, a current limiter, and an addition section,
Even if the limit level of the current limiter is changed, the DC level of the limit output does not change, so there is little effect on the subsequent circuit. For example, when an FM modulator is connected to the subsequent circuit, its carrier center does not change, and the dynamic range or modulation depth does not change, making it possible to perform high-quality signal processing. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のVTRの記録/再生系の要部を
示すブロツク回路図、第2図は本発明の実施例を
示すVTRの記録/再生系の要部を示すブロツク
回路図、第3図は第2図の変形例を示すブロツク
回路図、第4図は第2図の要部の具体的な回路
図、第5図及び第6図は夫々第4図の要部の変形
例を示す回路図である。 なお図面に用いられている符号において、11
……ハイパスフイルタ、12……カレントリミツ
タ、13……DCレベル制御回路、14……加算
器、17,18……差動アンプである。
FIG. 1 is a block circuit diagram showing the main parts of the recording/playback system of a conventional VTR, FIG. 2 is a block circuit diagram showing the main parts of the recording/playback system of a VTR showing an embodiment of the present invention, and FIG. is a block circuit diagram showing a modification of FIG. 2, FIG. 4 is a specific circuit diagram of the main part of FIG. 2, and FIGS. 5 and 6 each show a modification of the main part of FIG. 4. It is a circuit diagram. In addition, in the symbols used in the drawings, 11
...high pass filter, 12...current limiter, 13...DC level control circuit, 14...adder, 17, 18...differential amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 入力ビデオ信号から高域成分を取り出し、こ
の高域成分を差動増巾器で構成されたカレントリ
ミツタに供給し、上記差動増巾器の動作電流源を
調整することにより、上記カレントリミツタのリ
ミツタレベルを可変できるようになすと共に、上
記動作電流源の調整に対応して上記差動増巾器の
出力端における直流レベルを制御するようにな
し、上記出力端からのビデオ信号を上記入力ビデ
オ信号に重量するようにしたビデオ信号の処理回
路。
1. A high-frequency component is extracted from the input video signal, and this high-frequency component is supplied to a current limiter configured with a differential amplifier, and the current limiter is adjusted by adjusting the operating current source of the differential amplifier. The limiter level of the limiter is made variable, and the DC level at the output end of the differential amplifier is controlled in accordance with the adjustment of the operating current source, and the video signal from the output end is controlled as described above. A video signal processing circuit that applies weight to the input video signal.
JP57095196A 1982-06-03 1982-06-03 Processing circuit of video signal Granted JPS58212275A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57095196A JPS58212275A (en) 1982-06-03 1982-06-03 Processing circuit of video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57095196A JPS58212275A (en) 1982-06-03 1982-06-03 Processing circuit of video signal

Publications (2)

Publication Number Publication Date
JPS58212275A JPS58212275A (en) 1983-12-09
JPH0352273B2 true JPH0352273B2 (en) 1991-08-09

Family

ID=14130994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57095196A Granted JPS58212275A (en) 1982-06-03 1982-06-03 Processing circuit of video signal

Country Status (1)

Country Link
JP (1) JPS58212275A (en)

Also Published As

Publication number Publication date
JPS58212275A (en) 1983-12-09

Similar Documents

Publication Publication Date Title
US4303952A (en) Recording and reproducing system
US4198650A (en) Capacitive-type nonlinear emphasis circuit
JPS5939803B2 (en) Record carrier playback device
US4860105A (en) Noise Reducing circuit of a video signal
US4481547A (en) Video signal processing circuit
US4326223A (en) Video signal recording and/or reproducing apparatus with gain control
JPH0810533B2 (en) Magnetic playback device
JPH0341882B2 (en)
US5194998A (en) Signal processing apparatus including deemphasis processing
JP2627351B2 (en) Video signal playback device
JP2545775Y2 (en) Reproduction characteristic switching circuit
JPS6148312B2 (en)
JPS6339104A (en) Video signal recorder
JP2535262B2 (en) Pre-emphasis circuit
JPH027228B2 (en)
JPH0746468B2 (en) Magnetic recording device
JPS5935873Y2 (en) Video signal waveform shaping circuit
JPH0432857Y2 (en)
JP2535263B2 (en) De-emphasis circuit
JPH0115024Y2 (en)
JPH0685574B2 (en) Signal processing circuit
JPS58212275A (en) Processing circuit of video signal
JPH0659010B2 (en) FM signal demodulator
JPS6412026B2 (en)
JPH0570358B2 (en)