JPH0352273B2 - - Google Patents
Info
- Publication number
- JPH0352273B2 JPH0352273B2 JP57095196A JP9519682A JPH0352273B2 JP H0352273 B2 JPH0352273 B2 JP H0352273B2 JP 57095196 A JP57095196 A JP 57095196A JP 9519682 A JP9519682 A JP 9519682A JP H0352273 B2 JPH0352273 B2 JP H0352273B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- limiter
- video signal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
本発明はビデオ信号の処理回路に関し、VTR
等のビデオ記録再生装置の記録系におけるプリエ
ンフアシス及びホワイト／ダーク・クリツプ回路
若しくは再生系におけるデイエンフアシス及びエ
クスパンド回路に用いて最適なものである。
等のビデオ記録再生装置の記録系におけるプリエ
ンフアシス及びホワイト／ダーク・クリツプ回路
若しくは再生系におけるデイエンフアシス及びエ
クスパンド回路に用いて最適なものである。
VTRでは、一般に、ビデオ信号の高域を強調
してからFM変調して記録し、再生時にはFM復
調信号の高域を減衰させて記録媒体（磁気テー
プ）に固有のノイズを低減している。記録時に
FM変調器が過変調にならないように、通常、エ
ンフアシスされた信号の尖鋭なオーバーシユート
及びアンダーシユートをクリツプするホワイト／
ダーク・クリツプ回路が用いられる。
してからFM変調して記録し、再生時にはFM復
調信号の高域を減衰させて記録媒体（磁気テー
プ）に固有のノイズを低減している。記録時に
FM変調器が過変調にならないように、通常、エ
ンフアシスされた信号の尖鋭なオーバーシユート
及びアンダーシユートをクリツプするホワイト／
ダーク・クリツプ回路が用いられる。
第１図はこのようなVTRの記録及び再生系の
要部を示すブロツク回路図で、入力ビデオ信号は
プリイエンフアシス回路１に与えられて高域強調
され、更にクリツプ回路２でホワイト／ダーク・
クリツプが行われ、FM変調器３で変調されてか
ら、磁気ヘツド４を介して磁気テープ５に記録さ
れる。再生側では、FM復調器６で復調されたビ
デオ信号をエクスパンド回路７で伸長され、デイ
エンフアシス回路８で高域が減衰される。
要部を示すブロツク回路図で、入力ビデオ信号は
プリイエンフアシス回路１に与えられて高域強調
され、更にクリツプ回路２でホワイト／ダーク・
クリツプが行われ、FM変調器３で変調されてか
ら、磁気ヘツド４を介して磁気テープ５に記録さ
れる。再生側では、FM復調器６で復調されたビ
デオ信号をエクスパンド回路７で伸長され、デイ
エンフアシス回路８で高域が減衰される。
記録側のクリツプ回路としてはダイオードの導
通インピーダンスを利用したものが一般的である
が、素子数が多く、また温度による特性変動及び
バラツキ等のIC化に適さない要因がある。
通インピーダンスを利用したものが一般的である
が、素子数が多く、また温度による特性変動及び
バラツキ等のIC化に適さない要因がある。
これを改善すべく、リミツタを用いてプリエン
フアシスとクリツプ動作の両方を行うように考え
られた方式が知られている。この方式では、IC
化は比較的に容易であるが、調整のためにクリツ
プレベルを変化させると出力のDCレベル（ビデ
オ信号のペデスタルレベルまたはシンクチツクレ
ベル）が同時に動き、FMのキヤリア周波数が変
化するという欠点があつた。
フアシスとクリツプ動作の両方を行うように考え
られた方式が知られている。この方式では、IC
化は比較的に容易であるが、調整のためにクリツ
プレベルを変化させると出力のDCレベル（ビデ
オ信号のペデスタルレベルまたはシンクチツクレ
ベル）が同時に動き、FMのキヤリア周波数が変
化するという欠点があつた。
また一般には第１図のように、記録系と再生系
とで、プリエンフアシス回路１とデイエンフアシ
ス回路８及びクリツプ回路２とエクスパンド回路
７とが夫々別々に設けられていたので、回路構成
が複雑であり、また再生系において記録系の逆伝
達関数を完全に与えることが困難で、伝送周波数
特性が平坦にならないなどの問題があつた。
とで、プリエンフアシス回路１とデイエンフアシ
ス回路８及びクリツプ回路２とエクスパンド回路
７とが夫々別々に設けられていたので、回路構成
が複雑であり、また再生系において記録系の逆伝
達関数を完全に与えることが困難で、伝送周波数
特性が平坦にならないなどの問題があつた。
本発明は、上述の問題にかんがみ、構造が簡単
で、IC化が容易であり、しかも記録系と再生系
とで回路を共用でき、またクリツプレベルを変化
させても処理するビデオ信号のDCレベルが変化
しないビデオ信号の処理回路（エンフアシス／デ
イエンフアシス及びクリツプ／エクスパンド）を
提供するものである。
で、IC化が容易であり、しかも記録系と再生系
とで回路を共用でき、またクリツプレベルを変化
させても処理するビデオ信号のDCレベルが変化
しないビデオ信号の処理回路（エンフアシス／デ
イエンフアシス及びクリツプ／エクスパンド）を
提供するものである。
以下本発明の実施例を図面を参照して説明す
る。
る。
第２図は本発明の実施例を示すVTRの記録／
再生系の要部を示すブロツク回路図である。記録
時には、録／再切換スイツチ１０のREC接点を
通つて入力ビデオ信号がハイパスフイルタ１１に
与えられ、高域が分離されてカレントリミツタ１
２に与えられる。カレントリミツタ１２では、高
域成分が所定のエンフアシスゲインまでリニアに
増巾される。またこのリミツタ１２は、高域微分
信号のオーバシユート等におけるホワイト／ダー
クのピーク部でリミツタとして動作し、設定され
やクリツプレベル以上で入力波形がクリツプされ
る。
再生系の要部を示すブロツク回路図である。記録
時には、録／再切換スイツチ１０のREC接点を
通つて入力ビデオ信号がハイパスフイルタ１１に
与えられ、高域が分離されてカレントリミツタ１
２に与えられる。カレントリミツタ１２では、高
域成分が所定のエンフアシスゲインまでリニアに
増巾される。またこのリミツタ１２は、高域微分
信号のオーバシユート等におけるホワイト／ダー
クのピーク部でリミツタとして動作し、設定され
やクリツプレベル以上で入力波形がクリツプされ
る。
クリツプレベルは、カレントリミツタのリミツ
テイング電流を調整して設定される。リミツテイ
ング電流を変化させると出力のDCレベルも変動
するため、DCレベル制御回路１３が設けられて、
クリツプレベルを変化させてもクリツプ回路の出
力のDCレベルが常に一定に制御されるように構
成されている。
テイング電流を調整して設定される。リミツテイ
ング電流を変化させると出力のDCレベルも変動
するため、DCレベル制御回路１３が設けられて、
クリツプレベルを変化させてもクリツプ回路の出
力のDCレベルが常に一定に制御されるように構
成されている。
カレントリミツタ１２の出力は加算器４におい
て入力ビデオ信号と加算され、プリエンフアシス
とホワイト／ダーク・クリツプとを行つたビデオ
信号が形成される。このビデオ信号は、既述のよ
うにFM変調されてから磁気テープ５に記録され
る。
て入力ビデオ信号と加算され、プリエンフアシス
とホワイト／ダーク・クリツプとを行つたビデオ
信号が形成される。このビデオ信号は、既述のよ
うにFM変調されてから磁気テープ５に記録され
る。
再生時には、緑／再切換スイツチ１０がPB側
に接続され、ハイパスフイルタ１１及びカレント
リミツタ１２を通つた信号が減算器１５で再生信
号と負帰還結合される。これによつて記録時と相
補な特性を有する回路が構成され、エクスパンド
及びデイエンフアシス動作が行われる。
に接続され、ハイパスフイルタ１１及びカレント
リミツタ１２を通つた信号が減算器１５で再生信
号と負帰還結合される。これによつて記録時と相
補な特性を有する回路が構成され、エクスパンド
及びデイエンフアシス動作が行われる。
なお第３図の変形例に示すように、全く等価な
回路を記録時にフイードバツク、再生時にフイー
ドフオワードの構成として実現することができ
る。
回路を記録時にフイードバツク、再生時にフイー
ドフオワードの構成として実現することができ
る。
第２図若しくは第３図の構成によれば、記録／
再生で兼用の回路となり、更にエンフアシス／ク
リツプで兼用回路となつているため、素子数が非
常に少なくなる。またクリツプ方式も、従来の様
にタイオードの導通インピーダンスを使用してい
ないため、外付け部品となる大容量のカツプリン
グコンデンサが不要であり、IC化に極めて適し
ている。また記録／再生で相補の特性となるた
め、波形の再現性もよい。
再生で兼用の回路となり、更にエンフアシス／ク
リツプで兼用回路となつているため、素子数が非
常に少なくなる。またクリツプ方式も、従来の様
にタイオードの導通インピーダンスを使用してい
ないため、外付け部品となる大容量のカツプリン
グコンデンサが不要であり、IC化に極めて適し
ている。また記録／再生で相補の特性となるた
め、波形の再現性もよい。
更に、最も大きな特徴として、直流動作するカ
レントリミツタ１２を用いていながら、リミツテ
イング電流（リミツタレベル）を変化させても、
出力信号のDCレベルが一定となるように構成さ
れているため、後段のFM変調器３においてキヤ
リア中心が変化することなく、また後段の回路の
ダイナミツクレンジにも何ら影響を与えない。ま
たリミツタを非対称リミツタ（オフセツトをつけ
たもの）とすることにより、ホワイト側のダーク
側とのクリツプレベルのバランスを変化させるこ
とも可能である。
レントリミツタ１２を用いていながら、リミツテ
イング電流（リミツタレベル）を変化させても、
出力信号のDCレベルが一定となるように構成さ
れているため、後段のFM変調器３においてキヤ
リア中心が変化することなく、また後段の回路の
ダイナミツクレンジにも何ら影響を与えない。ま
たリミツタを非対称リミツタ（オフセツトをつけ
たもの）とすることにより、ホワイト側のダーク
側とのクリツプレベルのバランスを変化させるこ
とも可能である。
次に第４図は第２図の要部（ハイパスフイルタ
１１、カレントリミツタ１２及び加算器１４）の
具体的な回路図である。なお記録と再生とでは、
加算器１４と減算器１５との構成が異なるのみ
で、他は同様な回路を使用するため記録系のみに
ついて説明する。
１１、カレントリミツタ１２及び加算器１４）の
具体的な回路図である。なお記録と再生とでは、
加算器１４と減算器１５との構成が異なるのみ
で、他は同様な回路を使用するため記録系のみに
ついて説明する。
第４図でトランジスタQ2，Q3から成る差動ア
ンプ１７及びトランジスタQ6，Q7から成る差動
アンプ１８がハイパスフイルタ１１及びカレント
リミツタ１２及びDCレベル制御回路１３を構成
している。なお差動アンプ１７は差動アンプ１８
の一方の翼に縦列接続され、トランジスタQ4，
Q5が差動アンプ１８の他方の翼にバランスのた
めに挿入されている。
ンプ１７及びトランジスタQ6，Q7から成る差動
アンプ１８がハイパスフイルタ１１及びカレント
リミツタ１２及びDCレベル制御回路１３を構成
している。なお差動アンプ１７は差動アンプ１８
の一方の翼に縦列接続され、トランジスタQ4，
Q5が差動アンプ１８の他方の翼にバランスのた
めに挿入されている。
入力ビデオ信号はバツフアートランジスタQ1
から差動アンプ１７の正相入力に与えられ、また
抵抗R2及びコンデンサＣから成るローパスフイ
ルタを通つて逆相入力に与えられる。従つて差動
アンプ１７はハイパスフイルタ１１として動作す
る。高域成分は差動アンプ１７で増巾され、バツ
フアートランジスタQ8に導出される。
から差動アンプ１７の正相入力に与えられ、また
抵抗R2及びコンデンサＣから成るローパスフイ
ルタを通つて逆相入力に与えられる。従つて差動
アンプ１７はハイパスフイルタ１１として動作す
る。高域成分は差動アンプ１７で増巾され、バツ
フアートランジスタQ8に導出される。
差動アンプ１８の電流源I2を流れる電流は、差
動アンプ１７流れる電流IcとトランジスタQ4，Q5
を流れる電流I2−Icとに分流されている。従つて
トランジスタQ2，Q3で増巾される信号のダイナ
ミツクレンジは、Ic×R4（Q3の負荷抵抗）で定ま
り、これにより高振巾の信号はクリツプされ、所
謂カレントリミツタとして動作する。
動アンプ１７流れる電流IcとトランジスタQ4，Q5
を流れる電流I2−Icとに分流されている。従つて
トランジスタQ2，Q3で増巾される信号のダイナ
ミツクレンジは、Ic×R4（Q3の負荷抵抗）で定ま
り、これにより高振巾の信号はクリツプされ、所
謂カレントリミツタとして動作する。
差動アンプ１８の一方のトランジスタQ7のベ
ースに接続された可変電圧源E3を調整すること
により、Icが変化するので、これによつてダイナ
ミツクレンジ、すなわちクリツプレベルを変える
ことができる。リミツタ出力（抵抗R4とトラン
ジスタQ3の接続点）のDCレベルは、常にVcc−
R4×I2／２ に固定され、E3の調整により何らの影響を受け
ない。すなわち、トランジスタQ6とQ7とが差動
結合されているから、例えばIcを増加させたと
き、I2−Icが同じ分だけ減少するので、抵抗R4を
流れる直流分は変化しない。
ースに接続された可変電圧源E3を調整すること
により、Icが変化するので、これによつてダイナ
ミツクレンジ、すなわちクリツプレベルを変える
ことができる。リミツタ出力（抵抗R4とトラン
ジスタQ3の接続点）のDCレベルは、常にVcc−
R4×I2／２ に固定され、E3の調整により何らの影響を受け
ない。すなわち、トランジスタQ6とQ7とが差動
結合されているから、例えばIcを増加させたと
き、I2−Icが同じ分だけ減少するので、抵抗R4を
流れる直流分は変化しない。
また差動アンプ１７においてトランジスタQ2，
Q3のエミツタ領域の抵抗をreとしたとき、re≪
R5，R6に設定すれば、リミツタのゲインG1は、
G1R4／R5＋R6で定まり、E3の調整によつて変化し ない。従つて出力のDCレベル及びゲインが常に
一定なクリツプ回路として動作する。
Q3のエミツタ領域の抵抗をreとしたとき、re≪
R5，R6に設定すれば、リミツタのゲインG1は、
G1R4／R5＋R6で定まり、E3の調整によつて変化し ない。従つて出力のDCレベル及びゲインが常に
一定なクリツプ回路として動作する。
クリツプされた出力は、トランジスタQ8〜
Q10、抵抗R9〜R11，電流源I3〜I5で構成される加
算器１５で入力ビデオ信号と加算される。従つて
プリエンフアシス回路としての特性は、抵抗R2、
コンデンサC1のローパス特性をLPFとしたとき、
１＋G1（１−LPF）となり、伝達関数は、 １＋G1SC1R2／１＋SC1R2＝（１＋G1）SC1R2＋１／１
＋SC1R2 で表わされる。すなわち、T1＝CR1，T2＝（１＋
G1）・C1R2のエンフアシス回路となる。
Q10、抵抗R9〜R11，電流源I3〜I5で構成される加
算器１５で入力ビデオ信号と加算される。従つて
プリエンフアシス回路としての特性は、抵抗R2、
コンデンサC1のローパス特性をLPFとしたとき、
１＋G1（１−LPF）となり、伝達関数は、 １＋G1SC1R2／１＋SC1R2＝（１＋G1）SC1R2＋１／１
＋SC1R2 で表わされる。すなわち、T1＝CR1，T2＝（１＋
G1）・C1R2のエンフアシス回路となる。
次に第５図は第４図のハイパス及びカレントリ
ミツタ回路部の変形例を示している。第４図のエ
ンフアシス回路では、ゲインG1を大きく設定し
たい場合には抵抗R5，R6を小さくする必要があ
るが、reR5，R6となつて、クリツプレベルを
変化させるためにIcを変化させると、ゲインG1が
変化し、エンフアシスの時定数も変化してしま
う。このため第５図の変形例では、Q2，Q3から
成る差動アンプ１７が外側の差動対Q11，Q12に
よつて電流駆動される。これはゲインコントロー
ルアンプの構成であつて、差動アンプ１７と差動
対Q11，Q12との動作電流I2，I1の比によつてゲイ
ンが定まり、G2R4／R5＋R6×I2／I1である。
ミツタ回路部の変形例を示している。第４図のエ
ンフアシス回路では、ゲインG1を大きく設定し
たい場合には抵抗R5，R6を小さくする必要があ
るが、reR5，R6となつて、クリツプレベルを
変化させるためにIcを変化させると、ゲインG1が
変化し、エンフアシスの時定数も変化してしま
う。このため第５図の変形例では、Q2，Q3から
成る差動アンプ１７が外側の差動対Q11，Q12に
よつて電流駆動される。これはゲインコントロー
ルアンプの構成であつて、差動アンプ１７と差動
対Q11，Q12との動作電流I2，I1の比によつてゲイ
ンが定まり、G2R4／R5＋R6×I2／I1である。
従つてゲインを大きくしたい場合には、I1とI2
との比を大に設定すればよい。抵抗R5，R6は大
であつてよいから、クリツプレベルを変えるため
にトランジスタQ2，Q3，Q8，Q9の動作電流を変
えてたときに、コレクタ電流の関数であるreが変
化してもゲインが大きく変わることがない。
との比を大に設定すればよい。抵抗R5，R6は大
であつてよいから、クリツプレベルを変えるため
にトランジスタQ2，Q3，Q8，Q9の動作電流を変
えてたときに、コレクタ電流の関数であるreが変
化してもゲインが大きく変わることがない。
クリップレベルはダイナミツクレンジI2×R4で
定まり、E3を調整することによりI2、すなわちク
リツプレベルを変えることができる。但し、E3
を変えたときにI1とI2とは一定比で動くものとす
る。出力のDCレベルは、Vcc−I2＋I3／２×R4で定 まり、E3の調整とは無関係に一定である。なお
出力はバツフアートランジスタQ8を介して取り
出され、第４図と同様に加算器１５でで入力信号
と加え合わされる。
定まり、E3を調整することによりI2、すなわちク
リツプレベルを変えることができる。但し、E3
を変えたときにI1とI2とは一定比で動くものとす
る。出力のDCレベルは、Vcc−I2＋I3／２×R4で定 まり、E3の調整とは無関係に一定である。なお
出力はバツフアートランジスタQ8を介して取り
出され、第４図と同様に加算器１５でで入力信号
と加え合わされる。
第６図は第４図のハイパス及びカレントリミツ
タ回路部の更に別の変形例を示す。この変形例で
は、カレントリミツタの出力段のバツフアートラ
ンジスタQ8をDCレベル制御を用いている。第４
図と同様にE3を変化させることにより、R4を流
れる電流が変化し、クリツプレベルが変化する。
Q8のエミツタ側抵抗R12をR12＝R4／２に設定す
れば、リミツタ出力のDCレベルは、 Vcc−Ic／２×R4−VBE−R4／２（I2−Ic） ＝Vcc−VBE−R4／２I2 となるから、E3の調整にかかわりなく一定であ
る。
タ回路部の更に別の変形例を示す。この変形例で
は、カレントリミツタの出力段のバツフアートラ
ンジスタQ8をDCレベル制御を用いている。第４
図と同様にE3を変化させることにより、R4を流
れる電流が変化し、クリツプレベルが変化する。
Q8のエミツタ側抵抗R12をR12＝R4／２に設定す
れば、リミツタ出力のDCレベルは、 Vcc−Ic／２×R4−VBE−R4／２（I2−Ic） ＝Vcc−VBE−R4／２I2 となるから、E3の調整にかかわりなく一定であ
る。
以上述べたように、第４図〜第６図の実施例の
リミツタ１２及びDCレベル制御回路１３は差動
結合で構成されているから、IC化することが容
易である。
リミツタ１２及びDCレベル制御回路１３は差動
結合で構成されているから、IC化することが容
易である。
本発明は上述の如く、ハイパス部とカレントリ
ミツタと加算部とでエンフアシス回路を構成し、
カレントリミツタのリミツトレベルを変化させて
もリミツト出力のDCレベルが変動しないように
しているので、後段回路への影響が少ない。例え
ば、後段回路にFM変調器が接続された場合、そ
のキヤリア中心が変化することがなく、またダイ
ナミツクレンジまたは変調度が変わることがない
ので、高品質の信号処理を行うことが可能であ
る。
ミツタと加算部とでエンフアシス回路を構成し、
カレントリミツタのリミツトレベルを変化させて
もリミツト出力のDCレベルが変動しないように
しているので、後段回路への影響が少ない。例え
ば、後段回路にFM変調器が接続された場合、そ
のキヤリア中心が変化することがなく、またダイ
ナミツクレンジまたは変調度が変わることがない
ので、高品質の信号処理を行うことが可能であ
る。
第１図は従来のVTRの記録／再生系の要部を
示すブロツク回路図、第２図は本発明の実施例を
示すVTRの記録／再生系の要部を示すブロツク
回路図、第３図は第２図の変形例を示すブロツク
回路図、第４図は第２図の要部の具体的な回路
図、第５図及び第６図は夫々第４図の要部の変形
例を示す回路図である。 なお図面に用いられている符号において、１１
……ハイパスフイルタ、１２……カレントリミツ
タ、１３……DCレベル制御回路、１４……加算
器、１７，１８……差動アンプである。
示すブロツク回路図、第２図は本発明の実施例を
示すVTRの記録／再生系の要部を示すブロツク
回路図、第３図は第２図の変形例を示すブロツク
回路図、第４図は第２図の要部の具体的な回路
図、第５図及び第６図は夫々第４図の要部の変形
例を示す回路図である。 なお図面に用いられている符号において、１１
……ハイパスフイルタ、１２……カレントリミツ
タ、１３……DCレベル制御回路、１４……加算
器、１７，１８……差動アンプである。
Claims (1)
- １ 入力ビデオ信号から高域成分を取り出し、こ
の高域成分を差動増巾器で構成されたカレントリ
ミツタに供給し、上記差動増巾器の動作電流源を
調整することにより、上記カレントリミツタのリ
ミツタレベルを可変できるようになすと共に、上
記動作電流源の調整に対応して上記差動増巾器の
出力端における直流レベルを制御するようにな
し、上記出力端からのビデオ信号を上記入力ビデ
オ信号に重量するようにしたビデオ信号の処理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095196A JPS58212275A (ja) | 1982-06-03 | 1982-06-03 | ビデオ信号の処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095196A JPS58212275A (ja) | 1982-06-03 | 1982-06-03 | ビデオ信号の処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58212275A JPS58212275A (ja) | 1983-12-09 |
| JPH0352273B2 true JPH0352273B2 (ja) | 1991-08-09 |
Family
ID=14130994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57095196A Granted JPS58212275A (ja) | 1982-06-03 | 1982-06-03 | ビデオ信号の処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212275A (ja) |
-
1982
- 1982-06-03 JP JP57095196A patent/JPS58212275A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58212275A (ja) | 1983-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4303952A (en) | Recording and reproducing system | |
| US4198650A (en) | Capacitive-type nonlinear emphasis circuit | |
| JPS5939803B2 (ja) | 記録担体用再生装置 | |
| US4860105A (en) | Noise Reducing circuit of a video signal | |
| US4481547A (en) | Video signal processing circuit | |
| US4326223A (en) | Video signal recording and/or reproducing apparatus with gain control | |
| JPH0810533B2 (ja) | 磁気再生装置 | |
| JPH0341882B2 (ja) | ||
| JPH0352273B2 (ja) | ||
| US5194998A (en) | Signal processing apparatus including deemphasis processing | |
| JP2627351B2 (ja) | 映像信号再生装置 | |
| JP2545775Y2 (ja) | 再生特性切換回路 | |
| JPS6148312B2 (ja) | ||
| JPS6339104A (ja) | 映像信号記録装置 | |
| JPH027228B2 (ja) | ||
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JPS5935873Y2 (ja) | 映像信号の波形整形回路 | |
| JPH0432857Y2 (ja) | ||
| JPH0115024Y2 (ja) | ||
| JP2535263B2 (ja) | ディエンファシス回路 | |
| JPH0746468B2 (ja) | 磁気記録装置 | |
| JPS6412026B2 (ja) | ||
| JPH0570358B2 (ja) | ||
| JPH0685574B2 (ja) | 信号処理回路 | |
| JPH0659010B2 (ja) | Ｆｍ信号復調器 |