JPH0353547A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH0353547A
JPH0353547A JP1189312A JP18931289A JPH0353547A JP H0353547 A JPH0353547 A JP H0353547A JP 1189312 A JP1189312 A JP 1189312A JP 18931289 A JP18931289 A JP 18931289A JP H0353547 A JPH0353547 A JP H0353547A
Authority
JP
Japan
Prior art keywords
wiring
integrated circuit
wirings
power supply
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1189312A
Other languages
English (en)
Other versions
JP2507618B2 (ja
Inventor
Satoshi Wada
智 和田
Shinichi Wakabayashi
真一 若林
Masayo Fujita
昌代 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Tosbac Computer System Co Ltd
Original Assignee
Toshiba Corp
Tosbac Computer System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tosbac Computer System Co Ltd filed Critical Toshiba Corp
Priority to JP1189312A priority Critical patent/JP2507618B2/ja
Priority to EP90113945A priority patent/EP0409256B1/en
Priority to DE69034109T priority patent/DE69034109T2/de
Priority to KR1019900011110A priority patent/KR930009023B1/ko
Publication of JPH0353547A publication Critical patent/JPH0353547A/ja
Priority to US07/737,605 priority patent/US5160995A/en
Application granted granted Critical
Publication of JP2507618B2 publication Critical patent/JP2507618B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/427—Power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ダミー配線を有した半導体集積回路装置及び
その製造方法に関し，特にスタンダードセルとかゲート
アレイ等の自動配置配線方法によりつくられる多層構造
の半導体集積回路に使用されるものである． （従来の技術） 従来、ダミー配線は以下の２種類の方法で使用されてい
た。１番目は、配線密度が各部によって異なる場合に、
同一配線層内での配線密度の差からくるデバイス間の段
差を防ぐため及び広範囲の中に１本だけ配線があると，
エッチングの際浸食されて配線が切断されてしまうロー
デイング効果の対策としてダミー配線を設置する（特開
昭６０−１１９７４９号）．２番目は、ダミー配線を誤
配線の修正に用いるもので、修正だけを目的とした配線
を所定の配線層に形成させておき，製造された半導体装
置が不良の場合に，ダミー配線を用いて修正を行なう（
特開昭５９−１９８７９６号，特開昭６１−１２５０４
５号，特開昭６２　−　２０６８５５号）。
（発明が解決しようとする課題） 第４図は、従来のダミー配線を有する集積回路のパター
ン平面図で、ｌは第１の配線層、２は第２の配線層、３
はコネクションスルーホール（コンタクトホール）、４
はダミー配線，５はセル（本集積回路はスタンダードセ
ル方式で形戊されたものを想定している）、６は内部電
源ＶＤＤ配線、７は内部電源ＶＳＳ配線、８はセル間配
線である。
従来のダミー配線は、デバイス間の段差を防ぐため及び
ローディング効果対策のために設置した場合や，誤配線
があった場合の修正に用いた場合の使用方法に無駄があ
った。上記デバイス間の段差を防ぐため及びローディン
グ効果対策のために用いた場合、第４図に示すように設
置するダミー配ａ４の幅を，設置場所にあわせて適当な
大きさに変えていた。その為ダミー配線の幅が一定でな
い場合もあり、それ以外の目的で使用せず，ダミー配線
を設置するだけで終わっていた。また、誤配線の修正に
用いた場合は、ダミー配線を予め設置しておいても，製
造された半導体集積回路に不良がない場合には、修正用
としてダミー配線を利用せず，これも前述のデバイス間
の段差を防ぐ場合に用いた時と同様に、ダミー配線を設
置するだけで終わっていた。
本発明は、ダミー配線を用いて、内部電源電圧の安定化
・配線の修正・遅延補正を容易に行なえる半導体集積回
路装置及びその製造方法を提４Ｊ（することを目的とす
る． 〔発明の構或〕 （課題を解決するための手段と作用） 本発明は、 α）半導体集積回路のセル間配線と同じ幅，配線ピッチ
で形成され、前記半導体集積回路チップの基板電位とは
逆電位の内部電源に接続されるダミー配線を具備したこ
とを特徴とする半導体集積回路装置である。また本発明
は， ■　半導体集積回路のセル間配線と同じ幅，配線ピッチ
で形成され、前記半導体集積回路チップの基板電位とは
逆電位の内部電源に接続されるダミー配線を、前記内部
電源より電気的に切断し、この切断されたダミー配線を
誤配線の修正に用いることを特徴とする半導体集積回路
装置の製造方′法である。また本発明は、 ■　半導体集積回路のセル間配線と同じ幅，配線ピッチ
で形成され、前記半導体集積回路チップの基板電位とは
逆電位の内部電源に接続されるダミー配線を、前記内部
電源より電気的に切断し、この切断されたダミー配線を
信号遅延の補正に用いることを特徴とする半導体集積回
路装置の製造方法である。
即ち、本発明は、例えば多層構造の半導体集積回路にお
いて専用セルにより、内部電源に接続されたダミー配線
を設置し、このダミー配線と集積回路堪板との間に容量
を形成することで、内部電源電圧の揺らぎを防ぎ，内部
回路に安定した電圧を供給するものである。また上記ダ
ミー配線をセル間配線と同し幅，配線ピッチで形成した
ことで、配線の修正，信号遅延補正に用いることも可能
とした。その結果，内部電源に接続されているダミー配
線を内部電源より電気的に切断して用いることで、修正
等の作業工程を短縮することが出来る。
（実施例） 以下図面を参照して本発明の一実施例を説明する．第１
図は同実施例のパターン平面図であるが、これは第４図
のものと対応させた場合の例であるから，対応個所には
同一符号を付して説明を省略し、特徴とする点を説明す
る。
即ち本実施例の特徴であるダミー配線４は、セル間配線
８と同じ配線幅・配線ピッチでそれぞれ形成され，セル
間配線８と電気的に接続されることなく、同じ配線層に
設置される。第１図では、ダミー配線４を内部電源電圧
の安定化のために用いた例である。本実施例では、設置
した全てのダミー配線４は，チップの基板４位ＶＤＤと
は逆電？側の内部電源ｖＳＳに接続している。またダミ
ー配線４と内部電源７の接続には，接続のための専用セ
ル５■を用いている。　この専用セル５１は，レイアウ
ト時に各セル列に最低１つは含まれるように設定してお
くとよい．また、製造された半導体集積回路が不良の場
合には、前述の電源電圧の安定化に用いたダミー配線４
を，内部電源ｖＳＳの配線７より電気的に切断して、配
線の修正に用いることが出来る。
この配線修正にダミー配線を用いた場合を第２図で説明
する．この場合は修正箇所付近で，修正に都合の良い長
さのダミー配線４（これを４■と表わす）を選び、これ
を内部電源７より電気的に切断することにより切断部１
ｌを形成し、修正用の配線ｌ２を作或する．次に，間違
って接続された配線８■を電気的に分離させ、本来接続
される配線同志を前述の修正用配線ｌ２を用いて接続す
る。この時，修正に長い配線が必要な場合は，複数のダ
ミー配線を接続して用いることができる．修正に用いた
以外のダミー配線４は、全て、チップの基？電位ＶＤＤ
とは逆電位の内部電源ｖＳＳの配線７に接続されたま＼
にしておく。
また，ダミー配線を内部電源より電気的に切断すること
で，内部回路の信号遅延補正用としても使用出来る。こ
の遅延補正にダミー配線を用いた例を第３図にて説明す
る。例えば遅延時間を変更したいロジックの出力２ｌ付
近で遅延補正に都合の良い長さのダミー配線４（これを
４■と表わす）を選び、これを内部電源より電気的に切
断することにより切断部１１を設け、遅延補正用の配線
４■を作成する．次に作或した補正用配線４■と、ロジ
ックの出力２１を新たに追加した配線２２、コンタクト
ホール３■を用いて接続する。遅延時間の調整は，接続
するダミー配線４．の配線長を適当に与えることで行な
う．遅延に用いた以外のダミー配線４は全て、チップの
基板電位とは逆電位側の内部電源７に接続される． 上記実施例によれば，第１図の如く，全てのダミー配線
をチップの基板電位とは逆電位側の内部１！源に接続す
ることにより、集積回路基板とダミー配線４との間に容
量が形成され、この容量が内部電源７に接続されること
で，内部電源電圧の揺れを防ぎ、安定した電圧を内部回
路に供給することが出来る。またダミー配線をセル間配
線８と同じ幅，配線ピッチで形成することで、配線の修
正，遅延補正に用いることも可能とした。配線の修正に
用いた場合には、第２図に示すように、内部電源７に接
続されているダミー配線を、内部電源より電気的に切断
して用いることで，容易に修正を行なうことが可能とな
り、作業工程を短縮することが出来、また修正に用いら
れなかったダミー配線は、内部電源７に接続されている
ので、電源電圧の安定化に用いられる．また第３図のよ
うに遅延補正に用いた場合は、従来では新たにセルの追
加が必要となり、レイアウトからやり直さなければなら
ず、マスク作成用データについてもほぼ全て作成し直さ
なければならなかったところが、本発明によるダミー配
線４２を用いることにより，セルの追加をなくすことが
出来、その結果マスク作成用データについても、修正に
用いた配線層以降のデータを作威し直すだけでよくなり
、作業工程を短縮することが出来る。遅延補正に用いな
かったダミー配線は，内部電源７に接続されているので
、内部電源電圧の安定化に用いられる。
また、本発明により、ダミー配線を設置することで同一
配線層内での配線密度が、セル間配線のみの場合よりも
均一にすることが出来るため、配線密度の差からくるデ
バイス間の段差を減少させることが出来る．しかも広範
囲の中に１本だけ配線があると，エッチングの際浸食さ
れて、配線が切断されてしまうローディング効果に対し
ても，ダミー配線４が設置されることで配線密度が均一
になるため、有効である。
なお本発明は実施例のみに限られず種々の応用が可能で
ある．例えば実施例では、スタンダードセル方式による
集積回路に本発明を適用したが，ベーシックセルを有す
るゲートアレイ方式の集積回路等にも本発明を適用でき
る。
〔発明の効果〕
以上説明した如く本発明によれば、ダミー配？を種々の
用途に使用でき、工程の短縮，コスト低減も可能となり
、また集積回路の信頼性も向上するものである．
【図面の簡単な説明】
第１図ないし第３図は本発明の各実施例を示すパターン
平面図，第４図は従来装置のパターン平面図である。 １・・・第ｌの配線層、　　２・・・第２の配線層，３
，３■，３２・・・コンタクトホール，４，４１．４２
・・・ダミー配線、 ５・・・セル、　　　　　　　５１・・・専用セル，６
，７・・・内部電源配線、 ８・・・セル間配線、　　　ｌ１・・・切断部、１２．
　２２・・・追加配線、　　ｌ３■，　１３■，　２１
・・・配線。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体集積回路のセル間配線と同じ幅、配線ピッ
    チで形成され、前記半導体集積回路チップの基板電位と
    は逆電位の内部電源に接続されるダミー配線を具備した
    ことを特徴とする半導体集積回路装置。
  2. （２）半導体集積回路のセル間配線と同じ幅、配線ピッ
    チで形成され、前記半導体集積回路チップの基板電位と
    は逆電位の内部電源に接続されるダミー配線を、前記内
    部電源より電気的に切断し、この切断されたダミー配線
    を誤配線の修正に用いることを特徴とする半導体集積回
    路装置の製造方法。
  3. （３）半導体集積回路のセル間配線と同じ幅、配線ピッ
    チで形成され、前記半導体集積回路チップの基板電位と
    は逆電位の内部電源に接続されるダミー配線を、前記内
    部電源より電気的に切断し、この切断されたダミー配線
    を信号遅延の補正に用いることを特徴とする半導体集積
    回路装置の製造方法。
JP1189312A 1989-07-21 1989-07-21 半導体集積回路装置の製造方法 Expired - Lifetime JP2507618B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1189312A JP2507618B2 (ja) 1989-07-21 1989-07-21 半導体集積回路装置の製造方法
EP90113945A EP0409256B1 (en) 1989-07-21 1990-07-20 Semiconductor IC device and method for manufacturing the same
DE69034109T DE69034109T2 (de) 1989-07-21 1990-07-20 Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
KR1019900011110A KR930009023B1 (ko) 1989-07-21 1990-07-21 반도체집적회로장치 및 그 제조방법
US07/737,605 US5160995A (en) 1989-07-21 1991-07-25 Semiconductor IC device with dummy wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1189312A JP2507618B2 (ja) 1989-07-21 1989-07-21 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0353547A true JPH0353547A (ja) 1991-03-07
JP2507618B2 JP2507618B2 (ja) 1996-06-12

Family

ID=16239245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1189312A Expired - Lifetime JP2507618B2 (ja) 1989-07-21 1989-07-21 半導体集積回路装置の製造方法

Country Status (5)

Country Link
US (1) US5160995A (ja)
EP (1) EP0409256B1 (ja)
JP (1) JP2507618B2 (ja)
KR (1) KR930009023B1 (ja)
DE (1) DE69034109T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101620A (ja) * 1998-07-03 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396100A (en) * 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
JPH0851159A (ja) * 1994-08-05 1996-02-20 Mitsubishi Electric Corp 半導体集積回路
JP3180612B2 (ja) * 1995-03-27 2001-06-25 ヤマハ株式会社 半導体集積回路
US5814847A (en) * 1996-02-02 1998-09-29 National Semiconductor Corp. General purpose assembly programmable multi-chip package substrate
JP3159108B2 (ja) * 1997-03-27 2001-04-23 ヤマハ株式会社 半導体装置とその製造方法
US5917230A (en) * 1997-04-09 1999-06-29 United Memories, Inc. Filter capacitor construction
DE19825607C2 (de) * 1998-06-08 2000-08-10 Siemens Ag Integrierte Halbleiterschaltung mit Füllstrukturen
US6346427B1 (en) 1999-08-18 2002-02-12 Utmc Microelectronic Systems Inc. Parameter adjustment in a MOS integrated circuit
US6323113B1 (en) * 1999-12-10 2001-11-27 Philips Electronics North America Corporation Intelligent gate-level fill methods for reducing global pattern density effects
WO2005117115A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chips with useful lines and dummy lines
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
US11239154B2 (en) * 2015-01-20 2022-02-01 Taiwan Semiconductor Manufacturing Company Ltd. Fishbone structure enhancing spacing with adjacent conductive line in power network
US10523188B2 (en) 2016-02-23 2019-12-31 Samsung Electronics Co., Ltd. Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53102683A (en) * 1977-02-18 1978-09-07 Toshiba Corp Semiconductor device
JPS59198796A (ja) * 1983-04-26 1984-11-10 日本電気株式会社 高密度多層配線基板
JPS60119749A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 多層配線部材
JPS61125045A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置
JPS62206855A (ja) * 1986-03-06 1987-09-11 Nec Corp 半導体装置の配線構造
JPS6387744A (ja) * 1986-09-30 1988-04-19 Nec Corp 半導体集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658947B2 (ja) * 1984-02-24 1994-08-03 株式会社日立製作所 半導体メモリ装置の製法
JPS6218732A (ja) * 1985-07-15 1987-01-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路とその個性化方法
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53102683A (en) * 1977-02-18 1978-09-07 Toshiba Corp Semiconductor device
JPS59198796A (ja) * 1983-04-26 1984-11-10 日本電気株式会社 高密度多層配線基板
JPS60119749A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 多層配線部材
JPS61125045A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置
JPS62206855A (ja) * 1986-03-06 1987-09-11 Nec Corp 半導体装置の配線構造
JPS6387744A (ja) * 1986-09-30 1988-04-19 Nec Corp 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101620A (ja) * 1998-07-03 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
EP0409256B1 (en) 2003-10-15
US5160995A (en) 1992-11-03
EP0409256A3 (en) 1992-10-14
DE69034109T2 (de) 2004-07-29
EP0409256A2 (en) 1991-01-23
JP2507618B2 (ja) 1996-06-12
KR910003801A (ko) 1991-02-28
KR930009023B1 (ko) 1993-09-18
DE69034109D1 (de) 2003-11-20

Similar Documents

Publication Publication Date Title
JPH0353547A (ja) 半導体集積回路装置の製造方法
US7171645B2 (en) Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device
US3939381A (en) Universal burn-in fixture
KR940006577B1 (ko) 반도체장치 및 그 번인방법
US6502225B2 (en) Semiconductor device, semiconductor device design method, semiconductor device design method recording medium, and semiconductor device design support system
US5847421A (en) Logic cell having efficient optical proximity effect correction
EP0074825B1 (en) Manufacture of integrated circuits by masterslice methods
JP2802605B2 (ja) ダミーボールを用いたｂｇａ半導体パッケージ及びその補修方法
KR19980042497A (ko) 반도체 집적 회로
EP0182222B1 (en) Semiconductor integrated circuit device constructed by polycell technique
US20010011362A1 (en) Semiconductor layout design method and apparatus
US5952684A (en) Chip layout of semiconductor integrated circuit
EP0021661A1 (en) Semiconductor master-slice device
KR100667379B1 (ko) 집적 반도체 칩
US7417328B2 (en) External power ring with multiple tapings to reduce IR drop in integrated circuit
JPH0945778A (ja) 半導体集積回路装置及びその配線方法
US6236228B1 (en) Structure and method of repair of integrated circuits
JP3340267B2 (ja) 半導体記憶装置における配線形成方法
JP3147162B2 (ja) フリップチップ集積回路のバンプ配置方法、およびフリップチップ集積回路
JP2642377B2 (ja) 半導体集積回路装置及びその製造方法
JP2842430B2 (ja) Ｔａｂテープ
JPS63188955A (ja) 集積回路
JPH04255246A (ja) 半導体集積回路及びその設計方法
JP2659970B2 (ja) 半導体集積回路
US20040087132A1 (en) Switching metal line configurations in metal layer structures

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 14