JPH0353646B2 - - Google Patents
Info
- Publication number
- JPH0353646B2 JPH0353646B2 JP56042184A JP4218481A JPH0353646B2 JP H0353646 B2 JPH0353646 B2 JP H0353646B2 JP 56042184 A JP56042184 A JP 56042184A JP 4218481 A JP4218481 A JP 4218481A JP H0353646 B2 JPH0353646 B2 JP H0353646B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- output terminal
- differential
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series and in parallel with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は集積化半導体装置、特に絶縁ゲート型
電界効果トランジスタ、主として、MOS電界効
果トランジスタ（以下、MOSトランジスタ）に
よつて構成され、大電流を充放電する能力を有す
る定電圧源用の集積化半導体装置に関するもので
ある。
電界効果トランジスタ、主として、MOS電界効
果トランジスタ（以下、MOSトランジスタ）に
よつて構成され、大電流を充放電する能力を有す
る定電圧源用の集積化半導体装置に関するもので
ある。
MOSトランジスタを用いた回路は、デイジタ
ル、アナログ回路を問わず単一電源で動作するこ
とが望ましく、特に、5V単一電源で動作する集
積回路が広範に用いられつつある。5V単一電源
動作とは、電源電圧VDDとして5Vを用い、接地電
圧GNDとして0Vを用いて動作する回路を言う。
ところが、最近、単一電源動作の集積回路の中
で、３値レベルロツクを用いたメモリや論理回路
を集積化して、高性能の集積回路を実現しようと
いう試みがある。例えば、メモリの一例として、
「1979年８月に開催された第11回固体素子国際会
議のプロシーデイング（原題名“Procedings of
the 11th Conference（1979 International”）on
SOLID STATE DEVICES”）」の第209〜212頁
（1979年８月会議時に同時領布）に所載された
「ブイ・エル・エス・アイダイナミツクメモリ用
テーパー アイソレイテイツド ラム トランジ
スタの解析と設計（原題名“Analysis and
Design of the Taper Isolated Dynamic RAM
Threshold Transistor for VLSI dRMs”）」と
題するピー・ケー・チヤタージー（P.K.
CHATTERJEE）氏等の論文がある。この論文
には、３値レベルのクロツクで駆動する小面積の
メモリセルが記述されており、大容量メモリとし
て集積化する時には３値レベルクロツクを集積回
路内部で発生させる必要がある。しかも、単一電
源の集積回路で３値レベルクロツクを出すために
は、電源電圧と接地電圧以外の定電圧源が必要に
なる。このような３値レベル発生用の定電圧源は
大電流供給能力を備えていなければならない。従
来からよく使われているMOSトランジスタを用
いた定電圧発生回路は、主に、差動アンプ用のレ
フアレンス電圧を発生させるために用いられてお
り、大電流を供給する能力を有していない。又、
このような定電圧回路に電流能力を持たせると、
定常消費電流が増えて集積回路の消費電力が増加
するという欠点もある。
ル、アナログ回路を問わず単一電源で動作するこ
とが望ましく、特に、5V単一電源で動作する集
積回路が広範に用いられつつある。5V単一電源
動作とは、電源電圧VDDとして5Vを用い、接地電
圧GNDとして0Vを用いて動作する回路を言う。
ところが、最近、単一電源動作の集積回路の中
で、３値レベルロツクを用いたメモリや論理回路
を集積化して、高性能の集積回路を実現しようと
いう試みがある。例えば、メモリの一例として、
「1979年８月に開催された第11回固体素子国際会
議のプロシーデイング（原題名“Procedings of
the 11th Conference（1979 International”）on
SOLID STATE DEVICES”）」の第209〜212頁
（1979年８月会議時に同時領布）に所載された
「ブイ・エル・エス・アイダイナミツクメモリ用
テーパー アイソレイテイツド ラム トランジ
スタの解析と設計（原題名“Analysis and
Design of the Taper Isolated Dynamic RAM
Threshold Transistor for VLSI dRMs”）」と
題するピー・ケー・チヤタージー（P.K.
CHATTERJEE）氏等の論文がある。この論文
には、３値レベルのクロツクで駆動する小面積の
メモリセルが記述されており、大容量メモリとし
て集積化する時には３値レベルクロツクを集積回
路内部で発生させる必要がある。しかも、単一電
源の集積回路で３値レベルクロツクを出すために
は、電源電圧と接地電圧以外の定電圧源が必要に
なる。このような３値レベル発生用の定電圧源は
大電流供給能力を備えていなければならない。従
来からよく使われているMOSトランジスタを用
いた定電圧発生回路は、主に、差動アンプ用のレ
フアレンス電圧を発生させるために用いられてお
り、大電流を供給する能力を有していない。又、
このような定電圧回路に電流能力を持たせると、
定常消費電流が増えて集積回路の消費電力が増加
するという欠点もある。
本発明の目的は、上記のような３値レベルクロ
ツク発生等に適し上述の従来の欠点を除去した
MOSトランジスタによつて構成される定電圧源
用の集積化半導体装置を提供することにある。
ツク発生等に適し上述の従来の欠点を除去した
MOSトランジスタによつて構成される定電圧源
用の集積化半導体装置を提供することにある。
本発明の装置は、ソースを第１の電源にドレイ
ンを出力端子に接続した第１導電型の第１の
MOSトランジスタと、ソースを第２の電源にド
レインを前記出力端子に接続した第２導電型の第
２のMOSトランジスタと、基準電圧発生回路と、
前記出力端子電圧と前記基準電圧を差動入力とす
る第１及び第２の差動増幅器と、少なくとも前記
第１の差動増幅器を通して増幅された第１の信号
を前記第１のMOSトランジスタのゲートに入力
し少なくとも前記第２の差動増幅器を通して増幅
された第２の信号を前記第２のMOSトランジス
タのゲートに入力し前記出力端子の電圧が前記基
準電圧から特定の許容範囲内にある場合には互い
に逆方向に増幅された前記第１及び第２の信号に
よつて前記第１及び第２のMOSトランジスタが
どちらも非導通になり前記出力端子の電圧が前記
許容範囲内からずれた場合には互いに同方向に増
幅された前記第１及び第２の信号によつて前記第
１及び第２のMOSトランジスタのいずれか一方
が導通するようにする手段とを含む。
ンを出力端子に接続した第１導電型の第１の
MOSトランジスタと、ソースを第２の電源にド
レインを前記出力端子に接続した第２導電型の第
２のMOSトランジスタと、基準電圧発生回路と、
前記出力端子電圧と前記基準電圧を差動入力とす
る第１及び第２の差動増幅器と、少なくとも前記
第１の差動増幅器を通して増幅された第１の信号
を前記第１のMOSトランジスタのゲートに入力
し少なくとも前記第２の差動増幅器を通して増幅
された第２の信号を前記第２のMOSトランジス
タのゲートに入力し前記出力端子の電圧が前記基
準電圧から特定の許容範囲内にある場合には互い
に逆方向に増幅された前記第１及び第２の信号に
よつて前記第１及び第２のMOSトランジスタが
どちらも非導通になり前記出力端子の電圧が前記
許容範囲内からずれた場合には互いに同方向に増
幅された前記第１及び第２の信号によつて前記第
１及び第２のMOSトランジスタのいずれか一方
が導通するようにする手段とを含む。
本発明の集積化半導体装置に用いる第１及び第
２の差動増幅器は、差動出力を反転する差動入力
の境が完全に0Vではなく、互いに逆極性で且つ
数ｍＶから数百ｍＶであることが望ましい。つま
り、差動増幅器の入力となる出力端子電圧と基準
電圧とが等しい時には、前記第１及び第２の差動
増幅器は互いに逆方向に増幅され、この結果、前
記第１及び第２のMOSトランジスタのゲートに
は、該両トランジスタを非導通にするようなゲー
ト電圧が印加される。一方、前記出力端子の電圧
が基準電圧から数ｍＶから数百ｍＶずれると、そ
のずれる極性に応じて、前記第１及び第２の差動
増幅器のいずれか一方の差動出力が反転し、その
結果、前記第１及び第２のMOSトランジスタの
いずれか一方のMOSトランジスタが導通する。
すると、前記出力端子の電圧は前記基準電圧とほ
ぼ等しい電圧に戻る。例えば、本発明の集積化半
導体装置において、第１導電型のMOSトランジ
スタをｐチヤネルMOSトランジスタ（以後ｐ−
MOSトランジスタ）に、第２導電型のMOSトラ
ンジスタをｎチヤネルMOSトランジスタ（以下
ｎ−MOSトランジスタ）に、第１の電源を5V電
源に、第２の電源を接地電源にし、更に、第１及
び第２の差動増幅器の差動出力を反転する差動入
力の境が、それぞれ、−50ｍＶ及び＋50ｍＶとす
ると、本発明の効果は一層明らかとなる。この50
ｍＶが特許請求の範囲で述べた特定の許容範囲で
ある。つまり、第１の差動増幅器は出力端子電圧
が前記基準電圧より50ｍＶ低い電圧を境にして、
差動出力は反転する。同様に、第２の差動増幅器
は、出力端子電圧が前記基準電圧より50ｍＶ高い
電圧を境にして、差動出力は反転する。従つて、
前記出力端子電圧が前記基準電圧から±50ｍＶ以
内の範囲にある時には、第１のｐ−MOSトラン
ジスタのゲートには5Vの電源電圧が印加される
ようにし、第２のｎ−MOSトランジスタのゲー
トには0Vの接地電圧が印加されるようにする。
この場合には、ｐ及びｎ−MOSトランジスタは
どちらも非導通である。しかし、前記出力端子電
圧が前記基準電圧より50ｍＶ以上下がると、第１
の差動増幅器の差動出力は反転する。この結果、
第１のｐ−MOSトランジスタのゲートに、反転
電圧がフイードバツクされ、そのゲート電圧は
5Vから低電圧に下がり、ｐ−MOSトランジスタ
が導通して、前記出力端子電圧が上昇する。該出
力端子電圧が前記基準電圧より50ｍＶ低い電圧よ
り高くなると、ｐ−MOSトランジスタのゲート
電圧は再び5Vに上昇して、前記出力端子への電
流の供給は止まる。他方、前記出力端子電圧が前
記基準電圧より50ｍＶ以上高くなると上記と同様
に、第２の差動増幅器の差動出力が反転して、第
２のｎ−MOSトランジスタのゲートに反転電圧
がフイードバツクされ、そのゲート電圧は0Vか
ら高電圧に上がり、ｎ−MOSトランジスタが導
通して、前記出力端子電圧は下がる。該出力端子
電圧が前記基準電圧より50ｍＶ高い電圧より低く
なると、ｎ−MOSトランジスタのゲート電圧は
再び0Vに下がつて、前記出力端子から電流の流
れは止まる。このようにして前記基準電圧から許
容電圧±50ｍＶの範囲内で変動する電圧を発生す
ることができ、上記反転差動入力の電圧差を小さ
くすることによつて、出力電圧の変動電圧を小さ
くすることができる。しかも、基準電圧発生回路
及び第１と第２の差動増幅器の負荷MOSトラン
ジスタのチヤネル幅対チヤネル長の比（Ｗ／Ｌ）
を小さくして消費電流を少なくし、出力用のｐ及
びｎ−MOSトランジスタのＷ／Ｌを大きくして、
前記出力端子電圧の変動に対して、大電流を充放
電する能力を持たせるようにすると、本発明の効
果は最大限に発揮される。出力端子電圧が基準電
圧から特定の許容範囲内（ここでは±50ｍＶ以
内）にある時は、第１及び第２のMOSトランジ
スタは非導通でありこの両MOSトランジスタで
は電流は消費されず、全回路の消費電流は基準電
圧発生回路と差動増幅器のみで決まるので、消費
電流は少なくなる。他方、出力端子電圧が基準電
圧からの前記許容範囲を越えて変化すると、電流
を充放電する能力の大きな第１あるいは第２の
MOSトランジスタが導通して、大電流を充放電
して出力端子電圧を短時間で基準電圧からの前記
許容範囲内に戻す。従つて、本発明の集積化半導
体装置を用いることによつて、出力電圧の安定時
に消費電流が少なく、出力電圧の変動時に大電流
を充放電する能力を有する定電圧源に適した装置
がMOSトランジスタによつて実現される点で実
用上非常に有益である。
２の差動増幅器は、差動出力を反転する差動入力
の境が完全に0Vではなく、互いに逆極性で且つ
数ｍＶから数百ｍＶであることが望ましい。つま
り、差動増幅器の入力となる出力端子電圧と基準
電圧とが等しい時には、前記第１及び第２の差動
増幅器は互いに逆方向に増幅され、この結果、前
記第１及び第２のMOSトランジスタのゲートに
は、該両トランジスタを非導通にするようなゲー
ト電圧が印加される。一方、前記出力端子の電圧
が基準電圧から数ｍＶから数百ｍＶずれると、そ
のずれる極性に応じて、前記第１及び第２の差動
増幅器のいずれか一方の差動出力が反転し、その
結果、前記第１及び第２のMOSトランジスタの
いずれか一方のMOSトランジスタが導通する。
すると、前記出力端子の電圧は前記基準電圧とほ
ぼ等しい電圧に戻る。例えば、本発明の集積化半
導体装置において、第１導電型のMOSトランジ
スタをｐチヤネルMOSトランジスタ（以後ｐ−
MOSトランジスタ）に、第２導電型のMOSトラ
ンジスタをｎチヤネルMOSトランジスタ（以下
ｎ−MOSトランジスタ）に、第１の電源を5V電
源に、第２の電源を接地電源にし、更に、第１及
び第２の差動増幅器の差動出力を反転する差動入
力の境が、それぞれ、−50ｍＶ及び＋50ｍＶとす
ると、本発明の効果は一層明らかとなる。この50
ｍＶが特許請求の範囲で述べた特定の許容範囲で
ある。つまり、第１の差動増幅器は出力端子電圧
が前記基準電圧より50ｍＶ低い電圧を境にして、
差動出力は反転する。同様に、第２の差動増幅器
は、出力端子電圧が前記基準電圧より50ｍＶ高い
電圧を境にして、差動出力は反転する。従つて、
前記出力端子電圧が前記基準電圧から±50ｍＶ以
内の範囲にある時には、第１のｐ−MOSトラン
ジスタのゲートには5Vの電源電圧が印加される
ようにし、第２のｎ−MOSトランジスタのゲー
トには0Vの接地電圧が印加されるようにする。
この場合には、ｐ及びｎ−MOSトランジスタは
どちらも非導通である。しかし、前記出力端子電
圧が前記基準電圧より50ｍＶ以上下がると、第１
の差動増幅器の差動出力は反転する。この結果、
第１のｐ−MOSトランジスタのゲートに、反転
電圧がフイードバツクされ、そのゲート電圧は
5Vから低電圧に下がり、ｐ−MOSトランジスタ
が導通して、前記出力端子電圧が上昇する。該出
力端子電圧が前記基準電圧より50ｍＶ低い電圧よ
り高くなると、ｐ−MOSトランジスタのゲート
電圧は再び5Vに上昇して、前記出力端子への電
流の供給は止まる。他方、前記出力端子電圧が前
記基準電圧より50ｍＶ以上高くなると上記と同様
に、第２の差動増幅器の差動出力が反転して、第
２のｎ−MOSトランジスタのゲートに反転電圧
がフイードバツクされ、そのゲート電圧は0Vか
ら高電圧に上がり、ｎ−MOSトランジスタが導
通して、前記出力端子電圧は下がる。該出力端子
電圧が前記基準電圧より50ｍＶ高い電圧より低く
なると、ｎ−MOSトランジスタのゲート電圧は
再び0Vに下がつて、前記出力端子から電流の流
れは止まる。このようにして前記基準電圧から許
容電圧±50ｍＶの範囲内で変動する電圧を発生す
ることができ、上記反転差動入力の電圧差を小さ
くすることによつて、出力電圧の変動電圧を小さ
くすることができる。しかも、基準電圧発生回路
及び第１と第２の差動増幅器の負荷MOSトラン
ジスタのチヤネル幅対チヤネル長の比（Ｗ／Ｌ）
を小さくして消費電流を少なくし、出力用のｐ及
びｎ−MOSトランジスタのＷ／Ｌを大きくして、
前記出力端子電圧の変動に対して、大電流を充放
電する能力を持たせるようにすると、本発明の効
果は最大限に発揮される。出力端子電圧が基準電
圧から特定の許容範囲内（ここでは±50ｍＶ以
内）にある時は、第１及び第２のMOSトランジ
スタは非導通でありこの両MOSトランジスタで
は電流は消費されず、全回路の消費電流は基準電
圧発生回路と差動増幅器のみで決まるので、消費
電流は少なくなる。他方、出力端子電圧が基準電
圧からの前記許容範囲を越えて変化すると、電流
を充放電する能力の大きな第１あるいは第２の
MOSトランジスタが導通して、大電流を充放電
して出力端子電圧を短時間で基準電圧からの前記
許容範囲内に戻す。従つて、本発明の集積化半導
体装置を用いることによつて、出力電圧の安定時
に消費電流が少なく、出力電圧の変動時に大電流
を充放電する能力を有する定電圧源に適した装置
がMOSトランジスタによつて実現される点で実
用上非常に有益である。
次に、図面を参照して本発明を詳細に説明す
る。
る。
第１図は本発明の集積化半導体装置の一実施例
を示すブロツク図である。図において、Qp１は
第１のｐ−MOSトランジスタを、Qn２は第２の
ｎ−MOSトランジスタを、１は基準電圧発生回
路を、２は第１の差動増幅器を、３は第２の差動
増幅器を、４は第１の電圧シフト用増幅器を、５
は第２の電圧シフト用増幅器を、Ｎ１は定電圧出
力端子を、Ｎ２は第１のｐ−MOSトランジスタ
のゲート端子を、Ｎ３は第２のｎ−MOSトラン
ジスタのゲート端子を、Ｒは定電圧源線を、Ｃは
定電圧源線の負荷容量を、VDDは5V電源線を、
GNDは接地線を、それぞれ示す。第１のｐ−
MOSトランジスタQp１は、ソースを5V電源線
VDDに、ドレインを出力端子Ｎ１に、それぞれ接
続しており、第２のｎ−MOSトランジスタQn２
は、ソースを0V接地線GNDに、ドレインを出力
端子Ｎ１にそれぞれ接続している。第１の差動増
幅器２の２つの差動入力端子は、定電圧源線Ｒ及
び基準電圧発生回路１の出力端子にそれぞれ接続
し、第２の差動増幅器３の２つの差動入力端子
は、定電圧源線Ｒ及び基準電圧発生回路１の出力
端子にそれぞれ接続している。第１の電圧シフト
用増幅器４は、第１の差動増幅器２の差動出力を
更に増幅し、定電圧源線Ｒの電圧V0が基準電圧
V1より許容電圧Vaだけ低い電圧V11より高い時
には出力電圧を5Vにし、逆に、電圧V0が基準電
圧V11より低い時には出力電圧を0Vにする働らき
をする。同様に、第２の電圧シフト用増幅器５
は、第２の差動増幅器３の差動出力を更に増幅
し、定電圧源線Ｒの電圧V0が基準電圧V1より許
容電圧Vaだけ高い電圧V12より低い時には、出力
電圧を0Vにし、逆に、電圧V0が電圧V12より高
い時には、出力電圧を5Vにする働らきをする。
一例として、基準電圧V1を2.5Vに、許容電圧Va
を50ｍＶにすると、定電圧源線Ｒの電圧V0は
2.45V（V11）は2.55V（V12）の間に保持される。
つまり、電圧V0が2.45Vと2.55Vの間にある時に
は、ｐ−MOSトランジスタQp１のゲート電圧V2
は5Vに、ｎ−MOSトランジスタQn２のゲート
電圧V3は0Vに、それぞれ保持されるが、定電圧
源線Ｒの電圧V0が2.45Vより低くなると、第１の
差動増幅器２の差動出力が反転し、電圧シフト用
増幅器４の出力電圧は5Vから減少する。ゲート
電圧V2が5Vからｐ−MOSトランジスタQp１の
閾値電圧よりも低下すると、ｐ−MOSトランジ
スタQp１は導通し、出力端子Ｎ１に電流が流れ
込み、電圧V0が上昇する。逆に、電圧V0が2.55V
より高くなると、第２の差動増幅器３の差動出力
が反転し、電圧シフト用増幅器５の出力電圧は
0Vから上昇する。ゲート電圧V3が0Vからｎ−
MOSトランジスタQn２の閾値電圧以上に上昇す
る。ｎ−MOSトランジスタQn２は導通し、出力
端子Ｎ１から接地線に電流が流れ出し、電圧V0
が低下する。このように、本実施例では、定電圧
源線Ｒの電圧V0が電圧V11とV12の間に常に保た
れるとともに、MOSトランジスタQp１及びQn
２が同時に導通することがなく、差動増幅器２及
び３をそれぞれ反転するための入力電圧V0に、
V12−V11＝100ｍＶの電圧差があるため、本実施
例の回路は発振しにくいフイードバツク回路とな
つている。
を示すブロツク図である。図において、Qp１は
第１のｐ−MOSトランジスタを、Qn２は第２の
ｎ−MOSトランジスタを、１は基準電圧発生回
路を、２は第１の差動増幅器を、３は第２の差動
増幅器を、４は第１の電圧シフト用増幅器を、５
は第２の電圧シフト用増幅器を、Ｎ１は定電圧出
力端子を、Ｎ２は第１のｐ−MOSトランジスタ
のゲート端子を、Ｎ３は第２のｎ−MOSトラン
ジスタのゲート端子を、Ｒは定電圧源線を、Ｃは
定電圧源線の負荷容量を、VDDは5V電源線を、
GNDは接地線を、それぞれ示す。第１のｐ−
MOSトランジスタQp１は、ソースを5V電源線
VDDに、ドレインを出力端子Ｎ１に、それぞれ接
続しており、第２のｎ−MOSトランジスタQn２
は、ソースを0V接地線GNDに、ドレインを出力
端子Ｎ１にそれぞれ接続している。第１の差動増
幅器２の２つの差動入力端子は、定電圧源線Ｒ及
び基準電圧発生回路１の出力端子にそれぞれ接続
し、第２の差動増幅器３の２つの差動入力端子
は、定電圧源線Ｒ及び基準電圧発生回路１の出力
端子にそれぞれ接続している。第１の電圧シフト
用増幅器４は、第１の差動増幅器２の差動出力を
更に増幅し、定電圧源線Ｒの電圧V0が基準電圧
V1より許容電圧Vaだけ低い電圧V11より高い時
には出力電圧を5Vにし、逆に、電圧V0が基準電
圧V11より低い時には出力電圧を0Vにする働らき
をする。同様に、第２の電圧シフト用増幅器５
は、第２の差動増幅器３の差動出力を更に増幅
し、定電圧源線Ｒの電圧V0が基準電圧V1より許
容電圧Vaだけ高い電圧V12より低い時には、出力
電圧を0Vにし、逆に、電圧V0が電圧V12より高
い時には、出力電圧を5Vにする働らきをする。
一例として、基準電圧V1を2.5Vに、許容電圧Va
を50ｍＶにすると、定電圧源線Ｒの電圧V0は
2.45V（V11）は2.55V（V12）の間に保持される。
つまり、電圧V0が2.45Vと2.55Vの間にある時に
は、ｐ−MOSトランジスタQp１のゲート電圧V2
は5Vに、ｎ−MOSトランジスタQn２のゲート
電圧V3は0Vに、それぞれ保持されるが、定電圧
源線Ｒの電圧V0が2.45Vより低くなると、第１の
差動増幅器２の差動出力が反転し、電圧シフト用
増幅器４の出力電圧は5Vから減少する。ゲート
電圧V2が5Vからｐ−MOSトランジスタQp１の
閾値電圧よりも低下すると、ｐ−MOSトランジ
スタQp１は導通し、出力端子Ｎ１に電流が流れ
込み、電圧V0が上昇する。逆に、電圧V0が2.55V
より高くなると、第２の差動増幅器３の差動出力
が反転し、電圧シフト用増幅器５の出力電圧は
0Vから上昇する。ゲート電圧V3が0Vからｎ−
MOSトランジスタQn２の閾値電圧以上に上昇す
る。ｎ−MOSトランジスタQn２は導通し、出力
端子Ｎ１から接地線に電流が流れ出し、電圧V0
が低下する。このように、本実施例では、定電圧
源線Ｒの電圧V0が電圧V11とV12の間に常に保た
れるとともに、MOSトランジスタQp１及びQn
２が同時に導通することがなく、差動増幅器２及
び３をそれぞれ反転するための入力電圧V0に、
V12−V11＝100ｍＶの電圧差があるため、本実施
例の回路は発振しにくいフイードバツク回路とな
つている。
第１図に示した実施例の更に具体的な回路例を
第２図に示す。第１図と第２図において、同一記
号が付けられた回路成分は同一のものを示す。第
２図において、破線で囲まれた回路ブロツク１，
２，３，４，５は、それぞれ、基準電圧発生回
路、第１の差動増幅器、第２の差動増幅器、第１
の電圧シフト用増幅器、第２の電圧シフト用増幅
器を示すが、これらの回路は従来からよく知られ
た回路であつて、何もこれらの回路に限定される
必要はなく、同じ機能を有する他の回路に置き換
えることができる。第２図の回路は単なる１つの
具体例にすぎない。
第２図に示す。第１図と第２図において、同一記
号が付けられた回路成分は同一のものを示す。第
２図において、破線で囲まれた回路ブロツク１，
２，３，４，５は、それぞれ、基準電圧発生回
路、第１の差動増幅器、第２の差動増幅器、第１
の電圧シフト用増幅器、第２の電圧シフト用増幅
器を示すが、これらの回路は従来からよく知られ
た回路であつて、何もこれらの回路に限定される
必要はなく、同じ機能を有する他の回路に置き換
えることができる。第２図の回路は単なる１つの
具体例にすぎない。
第１及び第２の差動増幅器２，３は相補型
MOSトランジスタを用いた差動増幅器である。
出力電圧を反転させる入力電圧V0に数十〜数百
ｍＶの電圧差を持たせるには、負荷用ｐ−MOS
トランジスタとドライブ用ｎ−MOSトランジス
タ（Qp２１とQn２３、Qp２２とQn２４，Qp３
１とQn３３、Qp３２とQn３４）の）Ｗ／Ｌを
変える、）モビリテイの比を変える、）閾値
電圧を変える等の方法によつて実現できる。一例
として、）のＷ／Ｌを変える方法を述べる。負
荷用ｐ−MOSトランジスタQp２１，Qp２２，
Qp３１，Qq３２のＷ／Ｌを、それぞれ、１，
２，２，１とし、ドライブ用ｎ−MOSトランジ
スタQn２３，Qn２４，Qn３３，Qn３４のＷ／
Ｌを10から20の間の任意の値にすると、基準電圧
V1が2.5Vで定電圧源線Ｒの電圧V0が2.5Vの時に
は、差動増幅器２及び３の差動出力V21，V22及
びV31，V32の間に、V21＜V22及びV31＞V32の関
係が成立し、電圧V0が2.4Vの時には、V21＞V22
及びV31＞V32の関係が、電圧V0が2.6Vの時には、
V21＜V22及びV31＜V32の関係が、それぞれ成立
する。上記２つの差動増幅器が反転するそれぞれ
の入力電圧V0の電圧差あるいは許容電圧Vaを縮
めるには、ペアとなつている負荷用ｐ−MOSト
ランジスタQp２１とQp２２、及びQp３１とQp
３２のＷ／Ｌの差を小さくすると容易に実現でき
る。又、前述の），）の方法によつても、同
様に反転入力端子V0に電圧差を持たせることが
できる。
MOSトランジスタを用いた差動増幅器である。
出力電圧を反転させる入力電圧V0に数十〜数百
ｍＶの電圧差を持たせるには、負荷用ｐ−MOS
トランジスタとドライブ用ｎ−MOSトランジス
タ（Qp２１とQn２３、Qp２２とQn２４，Qp３
１とQn３３、Qp３２とQn３４）の）Ｗ／Ｌを
変える、）モビリテイの比を変える、）閾値
電圧を変える等の方法によつて実現できる。一例
として、）のＷ／Ｌを変える方法を述べる。負
荷用ｐ−MOSトランジスタQp２１，Qp２２，
Qp３１，Qq３２のＷ／Ｌを、それぞれ、１，
２，２，１とし、ドライブ用ｎ−MOSトランジ
スタQn２３，Qn２４，Qn３３，Qn３４のＷ／
Ｌを10から20の間の任意の値にすると、基準電圧
V1が2.5Vで定電圧源線Ｒの電圧V0が2.5Vの時に
は、差動増幅器２及び３の差動出力V21，V22及
びV31，V32の間に、V21＜V22及びV31＞V32の関
係が成立し、電圧V0が2.4Vの時には、V21＞V22
及びV31＞V32の関係が、電圧V0が2.6Vの時には、
V21＜V22及びV31＜V32の関係が、それぞれ成立
する。上記２つの差動増幅器が反転するそれぞれ
の入力電圧V0の電圧差あるいは許容電圧Vaを縮
めるには、ペアとなつている負荷用ｐ−MOSト
ランジスタQp２１とQp２２、及びQp３１とQp
３２のＷ／Ｌの差を小さくすると容易に実現でき
る。又、前述の），）の方法によつても、同
様に反転入力端子V0に電圧差を持たせることが
できる。
第１及び第２の電圧シフト用増幅器４，５は差
動増幅器とインバータ回路から構成されている
が、第１及び第２の差動増幅器２，３の増幅度が
大きい場合には、電圧シフト用増幅器はインバー
タ回路だけでもよい。電圧シフト用増幅器は、定
電圧源線Ｒの電圧V0が反転電圧V1＋Vaを境にし
て、第１あるいは第２のMOSトランジスタのゲ
ート電圧V2あるいはV5を、0Vあるいは5Vに完
全にシフトさせる役目を果たす。第１及び第２の
MOSトランジスタQp１とQn２のＷ／Ｌは、定
電圧源線Ｒの負荷容量Ｃと変動電圧の大きさによ
つて決まる。例えば、Ｃ＝1000pFで、電圧V0に
1Vの電圧変動が考えられる時には、トランジス
タQp１，Qn２のＷ／Ｌは約100にすることによ
つて、200nsec程度で出力端子の電圧V0を安定さ
せることができる。又、消費電流に関しては、定
常状態で電流が流れる回路は、基準電圧発生回路
１、第１及び第２の差動増幅器２，３、第１及び
第２の電圧シフト用増幅器４，５内の差動増幅器
だけであり、これらの負荷トランジスタのＷ／Ｌ
を小さくしておけば、全体回路での定常消費電流
は小さくすることができる。
動増幅器とインバータ回路から構成されている
が、第１及び第２の差動増幅器２，３の増幅度が
大きい場合には、電圧シフト用増幅器はインバー
タ回路だけでもよい。電圧シフト用増幅器は、定
電圧源線Ｒの電圧V0が反転電圧V1＋Vaを境にし
て、第１あるいは第２のMOSトランジスタのゲ
ート電圧V2あるいはV5を、0Vあるいは5Vに完
全にシフトさせる役目を果たす。第１及び第２の
MOSトランジスタQp１とQn２のＷ／Ｌは、定
電圧源線Ｒの負荷容量Ｃと変動電圧の大きさによ
つて決まる。例えば、Ｃ＝1000pFで、電圧V0に
1Vの電圧変動が考えられる時には、トランジス
タQp１，Qn２のＷ／Ｌは約100にすることによ
つて、200nsec程度で出力端子の電圧V0を安定さ
せることができる。又、消費電流に関しては、定
常状態で電流が流れる回路は、基準電圧発生回路
１、第１及び第２の差動増幅器２，３、第１及び
第２の電圧シフト用増幅器４，５内の差動増幅器
だけであり、これらの負荷トランジスタのＷ／Ｌ
を小さくしておけば、全体回路での定常消費電流
は小さくすることができる。
以上の説明から明らかなように、本発明を用い
ると定電圧源線の電圧が安定な時に消費電流が少
ないにもかかわらず電圧が変動した時に大電流の
充放電を行なつて短時間で出力電圧を一定電圧に
戻すことを可能にする集積化半導体装置を提供す
ることができる。しかも、これをMOSトランジ
スタによつて実現できるため集積化が容易で実用
上非常に有利である。
ると定電圧源線の電圧が安定な時に消費電流が少
ないにもかかわらず電圧が変動した時に大電流の
充放電を行なつて短時間で出力電圧を一定電圧に
戻すことを可能にする集積化半導体装置を提供す
ることができる。しかも、これをMOSトランジ
スタによつて実現できるため集積化が容易で実用
上非常に有利である。
第１図は本発明の集積化半導体装置の一実施例
を示すブロツク図及び第２図は前記実施例の一例
を示す回路図である。 図において、１…基準電圧発生回路、２…第１
の差動増幅器、３…第２の差動増幅器、４…第１
の電圧シフト用増幅器、５…第２の電圧シフト用
増幅器、Qp１…第１のｐ−MOSトランジスタ、
Qn２…第２のｎ−MOSトランジスタ、Ｃ…定電
圧電源線の負荷容量、Ｒ…定電圧源線、VDD…5V
電源線、GND…0V接地線。
を示すブロツク図及び第２図は前記実施例の一例
を示す回路図である。 図において、１…基準電圧発生回路、２…第１
の差動増幅器、３…第２の差動増幅器、４…第１
の電圧シフト用増幅器、５…第２の電圧シフト用
増幅器、Qp１…第１のｐ−MOSトランジスタ、
Qn２…第２のｎ−MOSトランジスタ、Ｃ…定電
圧電源線の負荷容量、Ｒ…定電圧源線、VDD…5V
電源線、GND…0V接地線。
Claims (1)
- １ ソースを第１の電源にドレインを出力端子に
接続した第１導電型の第１のMOSトランジスタ
と、ソースを第２の電源にドレインを前記出力端
子に接続した第２導電型の第２のMOSトランジ
スタと、基準電圧発生回路と、前記出力端子の電
圧と前記基準電圧を差動入力とする第１及び第２
の差動増幅器と、少なくとも前記第１の差動増幅
器を通して増幅された第１の信号を前記第１の
MOSトランジスタのゲートに入力し少なくとも
前記第２の差動増幅器を通して増幅された第２の
信号を前記第２のMOSトランジスタのゲートに
入力し前記出力端子の電圧が前記基準電圧から特
定の許容範囲内にある場合には互いに逆方向に増
幅された前記第１及び第２の信号によつて前記第
１及び第２のMOSトランジスタがどちらも非導
通になり前記出力端子の電圧が前記許容範囲内か
らずれた場合には互いに同方向に増幅された前記
第１及び第２の信号によつて前記第１及び第２の
MOSトランジスタのいずれか一方が導通するよ
うにする手段とを含むことを特徴とする集積化半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56042184A JPS57157313A (en) | 1981-03-23 | 1981-03-23 | Integrated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56042184A JPS57157313A (en) | 1981-03-23 | 1981-03-23 | Integrated semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57157313A JPS57157313A (en) | 1982-09-28 |
| JPH0353646B2 true JPH0353646B2 (ja) | 1991-08-15 |
Family
ID=12628909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56042184A Granted JPS57157313A (en) | 1981-03-23 | 1981-03-23 | Integrated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57157313A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760351B2 (ja) * | 1985-06-10 | 1995-06-28 | 株式会社東芝 | 中間電位生成回路 |
| JPH07113862B2 (ja) * | 1987-02-27 | 1995-12-06 | 沖電気工業株式会社 | 基準電圧発生回路 |
| US4742292A (en) * | 1987-03-06 | 1988-05-03 | International Business Machines Corp. | CMOS Precision voltage reference generator |
| JP2667167B2 (ja) * | 1987-05-07 | 1997-10-27 | 松下電器産業株式会社 | 電圧発生回路 |
| JPH0690654B2 (ja) * | 1987-11-09 | 1994-11-14 | 三洋電機株式会社 | 中間電位発生回路 |
| JPH0690655B2 (ja) * | 1987-12-18 | 1994-11-14 | 株式会社東芝 | 中間電位発生回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584856B2 (ja) * | 1977-12-14 | 1983-01-28 | 株式会社トキメック | 伝送回路装置 |
-
1981
- 1981-03-23 JP JP56042184A patent/JPS57157313A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57157313A (en) | 1982-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103093B1 (en) | Multi-bit-per-cell read only memory circuit | |
| US4920284A (en) | CMOS level converter circuit with reduced power consumption | |
| US4584492A (en) | Temperature and process stable MOS input buffer | |
| KR100419816B1 (ko) | 신호 전위 변환 회로 | |
| US6150851A (en) | Charge transfer amplifier circuit, voltage comparator, and sense amplifier | |
| US4725813A (en) | MOS type circuit device | |
| US5534800A (en) | Sense amplifier, SRAM, and microprocessor | |
| KR950022092A (ko) | 비교기 회로 | |
| JPH0447398B2 (ja) | ||
| US4617477A (en) | Symmetrical output complementary buffer | |
| JP2701546B2 (ja) | 信号電荷検出回路を有する電荷転送装置 | |
| US10127975B2 (en) | Determination circuit | |
| US3946369A (en) | High speed MOS RAM employing depletion loads | |
| US6466054B2 (en) | Level converter circuit | |
| EP0405105A2 (en) | Reference voltage generator for precharging bit lines of a transistor memory | |
| CA2096627C (en) | Reference voltage generator for dynamic random access memory | |
| US6806743B2 (en) | Semiconductor integrated circuit device | |
| JPH0353646B2 (ja) | ||
| JPH0319516A (ja) | 電圧リミッタ回路 | |
| EP0060115A2 (en) | Static RAM memory circuit | |
| JP2617189B2 (ja) | 電流検出回路 | |
| JPS6196587A (ja) | センスアンプ回路 | |
| US4469960A (en) | Voltage translating circuit | |
| EP0233734B1 (en) | Clock signal generating circuit | |
| JP2771880B2 (ja) | 半導体装置 |