JPH0353781B2 - - Google Patents
Info
- Publication number
- JPH0353781B2 JPH0353781B2 JP54029713A JP2971379A JPH0353781B2 JP H0353781 B2 JPH0353781 B2 JP H0353781B2 JP 54029713 A JP54029713 A JP 54029713A JP 2971379 A JP2971379 A JP 2971379A JP H0353781 B2 JPH0353781 B2 JP H0353781B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- tantalum
- film
- alpha
- anodic oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
本発明は混成集積回路の製造方法、特に信頼性
の優れた且つ製造方法の簡略化されたタンタル薄
膜RC基板の製造方法に関するものである。
の優れた且つ製造方法の簡略化されたタンタル薄
膜RC基板の製造方法に関するものである。
従来、同一絶縁基板上に形成された薄膜コンデ
ンサと薄膜抵抗とからなる薄膜回路の製造方法は
コンデンサ素子としてベータ・タンタル薄膜を、
又抵抗体として窒化タンタル薄膜を用いたものが
一般的であり、且つその製造方法は特公昭46−
40967号公報に記述されている方法などが一般的
に広く知られている。その製法の概略を工程を追
つて説明する。
ンサと薄膜抵抗とからなる薄膜回路の製造方法は
コンデンサ素子としてベータ・タンタル薄膜を、
又抵抗体として窒化タンタル薄膜を用いたものが
一般的であり、且つその製造方法は特公昭46−
40967号公報に記述されている方法などが一般的
に広く知られている。その製法の概略を工程を追
つて説明する。
先ず、ガラス又はセラミツク等の絶縁基板上に
ベータ・タンタル層をスパツタ法により被着さ
せ、該ベータ・タンタル層中に抵抗用空間及びコ
ンデンサ・パターンをエツチング技術等を用いて
形成する。
ベータ・タンタル層をスパツタ法により被着さ
せ、該ベータ・タンタル層中に抵抗用空間及びコ
ンデンサ・パターンをエツチング技術等を用いて
形成する。
次にコンデンサとして用いるべく定められた領
域中の該ベータ・タンタル層を選択的に陽極酸化
し、この後、上記基板全体にスパツタ法により窒
化タンタル層を、続いて蒸着法によりチタン、金
から成る接触電極を各々被着させる。次にコンデ
ンサ及び抵抗として用いる領域中の該接触電極を
除去し、露出された窒化タンタルをコンデンサ領
域から選択的に除去する。次にチタン、金から成
る該接触電極を酸化防止マスクとして抵抗領域の
窒化タンタルを熱酸化し、しかる後、該接触電極
はそのまま残し、該コンデンサ領域の所定の箇所
を再び陽極酸化する。次に上記により得られた基
板の全体にニクロム合金、金から成る接触電極を
被着させ、所望の形状に形成する。次に抵抗値を
所望の値にコントロールする為に陽極酸化を施し
薄膜回路を製造する。
域中の該ベータ・タンタル層を選択的に陽極酸化
し、この後、上記基板全体にスパツタ法により窒
化タンタル層を、続いて蒸着法によりチタン、金
から成る接触電極を各々被着させる。次にコンデ
ンサ及び抵抗として用いる領域中の該接触電極を
除去し、露出された窒化タンタルをコンデンサ領
域から選択的に除去する。次にチタン、金から成
る該接触電極を酸化防止マスクとして抵抗領域の
窒化タンタルを熱酸化し、しかる後、該接触電極
はそのまま残し、該コンデンサ領域の所定の箇所
を再び陽極酸化する。次に上記により得られた基
板の全体にニクロム合金、金から成る接触電極を
被着させ、所望の形状に形成する。次に抵抗値を
所望の値にコントロールする為に陽極酸化を施し
薄膜回路を製造する。
しかしながら、かくの如き製造方法によれば低
抗体パターン形成後に熱酸化防止膜としてのチタ
ン−金からなる積層導体が用いられ、該導体はコ
ンデンサと抵抗体の所定の接触コンタクト部上に
形成されている為(1)金はベータ・タンタルと異り
弁作用が無い為に選択的に再陽極酸化を施す際、
フオトレジスト等の保護膜のピンホールにより、
電流リークが誘発され易く、所望の性能の陽極酸
化膜を得ることは困難である、(2)酸化防止用導体
（チタン−金）とコンデンサの上部電極導体及び
配線導体間の結線において、酸化防止用導体（チ
タン−金）の段差部による断線を生じ易い、(3)二
度にわたつて真空蒸着法等により電極導体用金属
を付着せしめる為に、貴金属材の浪費と作業工数
の増大は避けられない、等の欠点があり、しかも
コンデンサ膜としてベータ・タンタル薄膜を用い
ている為、耐熱性に乏しくアセンブリ工程での製
造条件が制約されるという問題があつた。
抗体パターン形成後に熱酸化防止膜としてのチタ
ン−金からなる積層導体が用いられ、該導体はコ
ンデンサと抵抗体の所定の接触コンタクト部上に
形成されている為(1)金はベータ・タンタルと異り
弁作用が無い為に選択的に再陽極酸化を施す際、
フオトレジスト等の保護膜のピンホールにより、
電流リークが誘発され易く、所望の性能の陽極酸
化膜を得ることは困難である、(2)酸化防止用導体
（チタン−金）とコンデンサの上部電極導体及び
配線導体間の結線において、酸化防止用導体（チ
タン−金）の段差部による断線を生じ易い、(3)二
度にわたつて真空蒸着法等により電極導体用金属
を付着せしめる為に、貴金属材の浪費と作業工数
の増大は避けられない、等の欠点があり、しかも
コンデンサ膜としてベータ・タンタル薄膜を用い
ている為、耐熱性に乏しくアセンブリ工程での製
造条件が制約されるという問題があつた。
本発明の目的は以上の様な従来の製造方法の欠
陥を除去した新しい混成集積回路の製造方法を提
供することにある。
陥を除去した新しい混成集積回路の製造方法を提
供することにある。
本発明の特徴は、絶縁基板上にアルフア・タン
タル薄膜を形成する工程と、該薄膜を選択的にエ
ツチングする工程と該薄膜上の所定部分に酸化防
止マスクを施した後、前記所定部分以外の薄膜上
のマスク残査を酸素ガス雰囲気中でのプラズマ放
電により除去した後、陽極酸化を施す工程と全面
にタンタル系薄膜を付着し、少なくとも該陽極酸
化膜上の不用の該タンタル系薄膜をエツチングす
ると共に該絶縁基板上に選択的に該タンタル系薄
膜を設ける工程と、該陽極酸化膜に再び陽極酸化
を施す工程と、全面に電極用導体を付着し、所定
の形状にパターン化する工程と、露出した該タン
タル系薄膜に陽極酸化を施す工程と、大気中で熱
処理を施す工程とを少なくとも含むことを特徴と
する混成集積回路の製造方法である。
タル薄膜を形成する工程と、該薄膜を選択的にエ
ツチングする工程と該薄膜上の所定部分に酸化防
止マスクを施した後、前記所定部分以外の薄膜上
のマスク残査を酸素ガス雰囲気中でのプラズマ放
電により除去した後、陽極酸化を施す工程と全面
にタンタル系薄膜を付着し、少なくとも該陽極酸
化膜上の不用の該タンタル系薄膜をエツチングす
ると共に該絶縁基板上に選択的に該タンタル系薄
膜を設ける工程と、該陽極酸化膜に再び陽極酸化
を施す工程と、全面に電極用導体を付着し、所定
の形状にパターン化する工程と、露出した該タン
タル系薄膜に陽極酸化を施す工程と、大気中で熱
処理を施す工程とを少なくとも含むことを特徴と
する混成集積回路の製造方法である。
以下、本発明を実施例に基づいて詳細に説明す
る。
る。
第１図ａ乃至第１図ｋは本発明による混成集積
回路の製造工程における断面図である。
回路の製造工程における断面図である。
先ず、充分に洗浄された絶縁基板１上にスパツ
タリング法により、アルフア・タンタル膜２を約
4000Åの厚さに形成する（第１図ａ）。次に公知
のフオトエツチング法に基づいて所望の形状にア
ルフア・タンタル膜２をエツチングし、抵抗用空
間２０とコンデンサ部２１とを形成する（第１図
ｂ）。次にポジレジスト３、例えばシツプレイ社
のAZ−119Sをレジスト塗布機により約10〜13μm
に塗布した後赤外線乾燥炉中で85℃、30分乾燥す
る。このフオトレジスト膜を選択的に露光し、現
像液、例えばシツプレイ社のAZ−303Aを用いて
ポジ型フオトレジストの感光部を溶解し、誘電体
となるべきアルフア・タンタル膜が露出する様に
ポジ型フオトレジスト膜３を形成する（第１図
ｃ）。次に酸素ガス雰囲気中で0.6〜1.0KW、５〜
10分のプラズマ放電４によるレジスト灰化処理を
行い、アルフア・タンタル膜３表面のフオトレジ
スト残査を除去する（第１図ｄ）。
タリング法により、アルフア・タンタル膜２を約
4000Åの厚さに形成する（第１図ａ）。次に公知
のフオトエツチング法に基づいて所望の形状にア
ルフア・タンタル膜２をエツチングし、抵抗用空
間２０とコンデンサ部２１とを形成する（第１図
ｂ）。次にポジレジスト３、例えばシツプレイ社
のAZ−119Sをレジスト塗布機により約10〜13μm
に塗布した後赤外線乾燥炉中で85℃、30分乾燥す
る。このフオトレジスト膜を選択的に露光し、現
像液、例えばシツプレイ社のAZ−303Aを用いて
ポジ型フオトレジストの感光部を溶解し、誘電体
となるべきアルフア・タンタル膜が露出する様に
ポジ型フオトレジスト膜３を形成する（第１図
ｃ）。次に酸素ガス雰囲気中で0.6〜1.0KW、５〜
10分のプラズマ放電４によるレジスト灰化処理を
行い、アルフア・タンタル膜３表面のフオトレジ
スト残査を除去する（第１図ｄ）。
次に従来の陽極酸化法に基づいて、誘電体とな
るべき箇所に酸化膜を形成し、タンタル・エツチ
ング液のエツチングストツプ層５を形成する（第
１図ｅ）。次にスパツタリング法により抵抗体用
タンタル系薄膜を基板上全面に付着せしめ（第１
図ｆ）、従来のフオトエツチング技術に基づき、
該抵抗体用空間２０内に抵抗体６を形成し、更に
前記エツチングストツプ層５上のタンタル系薄膜
を完全にエツチング除去する（第１図ｇ）。
るべき箇所に酸化膜を形成し、タンタル・エツチ
ング液のエツチングストツプ層５を形成する（第
１図ｅ）。次にスパツタリング法により抵抗体用
タンタル系薄膜を基板上全面に付着せしめ（第１
図ｆ）、従来のフオトエツチング技術に基づき、
該抵抗体用空間２０内に抵抗体６を形成し、更に
前記エツチングストツプ層５上のタンタル系薄膜
を完全にエツチング除去する（第１図ｇ）。
次に前述と同様の方法にてポジレジストを塗布
しエツチング・ストツプ層が露出する様にポジ型
フオトレジスト膜７を形成する（第１図ｈ）。
しエツチング・ストツプ層が露出する様にポジ型
フオトレジスト膜７を形成する（第１図ｈ）。
次に前述と同様に酸素ガス雰囲気中でのプラズ
マ放電によるレジスト灰化処理を行い、エツチン
グ・ストツプ層表面のフオトレジスト残査を除去
する（第１図ｉ）。次に従来の陽極酸化法に基づ
いてエツチング・ストツプ層５に陽極酸化を施
し、陽極酸化膜８を形成する（第１図ｊ）。次に
基板全体にスパツタリング法によりニクロム合金
層９、続いてパラジウム層１０、続いて金層１１
を付着せしめ、従来のフオトエツチング技術によ
り、コンデンサ抵抗を含む回路網を形成する（第
１図ｋ）。最後に250℃の恒温槽を用いて５時間の
熱処理を施した後、レーザ・トリミング法によ
り、抵抗値６の調節を行う。
マ放電によるレジスト灰化処理を行い、エツチン
グ・ストツプ層表面のフオトレジスト残査を除去
する（第１図ｉ）。次に従来の陽極酸化法に基づ
いてエツチング・ストツプ層５に陽極酸化を施
し、陽極酸化膜８を形成する（第１図ｊ）。次に
基板全体にスパツタリング法によりニクロム合金
層９、続いてパラジウム層１０、続いて金層１１
を付着せしめ、従来のフオトエツチング技術によ
り、コンデンサ抵抗を含む回路網を形成する（第
１図ｋ）。最後に250℃の恒温槽を用いて５時間の
熱処理を施した後、レーザ・トリミング法によ
り、抵抗値６の調節を行う。
以上、実施例で説明したように、本発明の方法
によれば、コンデンサとして、アルフア・タンタ
ル膜を使用することにより、熱的劣化の小さい誘
電体が得られ、更に陽極酸化を施す前処理として
酸素ガス雰囲気中でのプラズマ放電によるレジス
ト灰化処理を行うことにより、従来の化成マスク
形成法では避けれなかつた誘電体表面のレジスト
残りの為に誘電体表面が白濁し、コンデンサの容
量密度が所望の設計どうり得られないというアル
フア・タンタル膜特有の問題は解消され、電気的
特性、信頼性の優れたコンデンサを形成すること
が可能となり、しかも従来の製造工程に見られた
前述の種々の欠点は皆無となり、安定した高品質
且つ、製造工程の簡略化された混成集積回路の製
造が可能となつた。
によれば、コンデンサとして、アルフア・タンタ
ル膜を使用することにより、熱的劣化の小さい誘
電体が得られ、更に陽極酸化を施す前処理として
酸素ガス雰囲気中でのプラズマ放電によるレジス
ト灰化処理を行うことにより、従来の化成マスク
形成法では避けれなかつた誘電体表面のレジスト
残りの為に誘電体表面が白濁し、コンデンサの容
量密度が所望の設計どうり得られないというアル
フア・タンタル膜特有の問題は解消され、電気的
特性、信頼性の優れたコンデンサを形成すること
が可能となり、しかも従来の製造工程に見られた
前述の種々の欠点は皆無となり、安定した高品質
且つ、製造工程の簡略化された混成集積回路の製
造が可能となつた。
第１図ａ乃至第１図ｋは本発明の実施例を順次
説明する為の混成集積回路の製造工程の断面図で
ある。 尚、図において、１……絶縁基板、２……アル
フア・タンタル膜、３……ポジ型フオトレジス
ト、４……プラズマ放電、５……エツチング・ス
トツプ層、６……抵抗体、７……ポジ型フオトレ
ジスト、８……陽極酸化膜、９……ニクロム合金
層、１０……パラジウム層、１１……金層を各々
示す。
説明する為の混成集積回路の製造工程の断面図で
ある。 尚、図において、１……絶縁基板、２……アル
フア・タンタル膜、３……ポジ型フオトレジス
ト、４……プラズマ放電、５……エツチング・ス
トツプ層、６……抵抗体、７……ポジ型フオトレ
ジスト、８……陽極酸化膜、９……ニクロム合金
層、１０……パラジウム層、１１……金層を各々
示す。
Claims (1)
- １ 絶縁基板上にアルフア・タンタル薄膜を形成
する工程と、該薄膜上の所定部分に酸化防止マス
クを施した後、酸素ガス雰囲気中でのプラズマ放
電により該アルフア・タンタル薄膜表面の該マス
ク残査を除去する工程と、該薄膜上の一部に陽極
酸化膜を形成する工程と、全面にタンタル系薄膜
を付着し、少なくとも該陽極酸化膜上の不用な該
タンタル系薄膜を除去し、同時に該絶縁基板上に
選択的に該タンタル系薄膜を形成する工程と、該
陽極酸化膜に再び陽極酸化を施す工程と、全面に
電極用導体を付着し所定の形状にパタン化する工
程と、大気中で熱処理を施す工程とを備えたこと
を特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2971379A JPS55121673A (en) | 1979-03-14 | 1979-03-14 | Manufacture of hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2971379A JPS55121673A (en) | 1979-03-14 | 1979-03-14 | Manufacture of hybrid integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55121673A JPS55121673A (en) | 1980-09-18 |
| JPH0353781B2 true JPH0353781B2 (ja) | 1991-08-16 |
Family
ID=12283741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2971379A Granted JPS55121673A (en) | 1979-03-14 | 1979-03-14 | Manufacture of hybrid integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55121673A (ja) |
-
1979
- 1979-03-14 JP JP2971379A patent/JPS55121673A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55121673A (en) | 1980-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410867A (en) | Alpha tantalum thin film circuit device | |
| US3607679A (en) | Method for the fabrication of discrete rc structure | |
| US3988824A (en) | Method for manufacturing thin film circuits | |
| JPH0122961B2 (ja) | ||
| US3617373A (en) | Methods of making thin film patterns | |
| US4251326A (en) | Fabricating an RC network utilizing alpha tantalum | |
| GB2149922A (en) | Capacitive moisture sensor and process for producing same | |
| IL45045A (en) | Thin-film electrical circuit | |
| US4344223A (en) | Monolithic hybrid integrated circuits | |
| JPH0250625B2 (ja) | ||
| US3616282A (en) | Method of producing thin-film circuit elements | |
| GB1354956A (en) | Process for making a thin film network | |
| KR940008883B1 (ko) | 박막저항의 제조방법 | |
| US3220938A (en) | Oxide underlay for printed circuit components | |
| US4496435A (en) | Method of manufacturing thin film circuits | |
| US3784951A (en) | Thin film resistors | |
| US3778689A (en) | Thin film capacitors and method for manufacture | |
| US3457148A (en) | Process for preparation of stabilized metal film resistors | |
| JP2003007506A (ja) | 薄膜抵抗素子およびその製造方法 | |
| US3485665A (en) | Selective chemical deposition of thin-film interconnections and contacts | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| US3487522A (en) | Multilayered thin-film intermediates employing parting layers to permit selective,sequential etching | |
| JPH0334352A (ja) | 半導体装置の製造方法 | |
| US3726733A (en) | Method of manufacturing thin-film integrated circuits | |
| TWI901323B (zh) | 電阻器及其製造方法 |