JPH0354399B2 - - Google Patents
Info
- Publication number
- JPH0354399B2 JPH0354399B2 JP3811584A JP3811584A JPH0354399B2 JP H0354399 B2 JPH0354399 B2 JP H0354399B2 JP 3811584 A JP3811584 A JP 3811584A JP 3811584 A JP3811584 A JP 3811584A JP H0354399 B2 JPH0354399 B2 JP H0354399B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- pulse
- pulse signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
<産業上の利用分野>
本発明は、圧力、変位等の物理量を検出する検
出器の出力信号を対応する電流に変換し、2線式
の伝送路を介して遠隔の受信部への伝達する2線
式伝送回路に関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention converts the output signal of a detector that detects physical quantities such as pressure and displacement into a corresponding current, and transmits the signal remotely via a two-wire transmission line. The present invention relates to a two-wire transmission circuit for transmitting data to a receiving unit.
<従来技術>
2線式伝送回路は周知のように、検出器の出力
信号を対応する電流に変換した後、2線の伝送路
に供給するものであり、伝送線が2本で済むこと
から工業計測の分野で広く利用されている。<Prior art> As is well known, a two-wire transmission circuit converts the output signal of a detector into a corresponding current and then supplies it to a two-wire transmission line, which is advantageous because it only requires two transmission lines. Widely used in the field of industrial measurement.
この種の従来の2線式伝送回路の実施例を第1
図に示す。端子L1,L2は電源EBと電流を受信す
る受信部Aを介して接続されている。電源EBは
例えば直流24V等の電源である。端子L1,L2には
出力トランジスタQ1と帰還抵抗R1が直列に接続
されている。出力トランジスタQ1の両端には定
電流回路CC1とゼナーダイオードZDが接続され、
ゼナーダイオードZDの両端に定電圧EZを得てい
る。SC1は物理量を検出し電気信号に変換する
センサ回路であり、定電圧EZにより端子T1,T2
を介して附勢されている。センサ回路SC1の出
力は、端子T3から抵抗R2を介して演算増幅器Q2
の非反転入力端に接続されている。非反転入力端
はまた抵抗R1の分圧点と抵抗R3を介して接続さ
れ、演算増幅器Q2の反転入力端には定電圧EZを
抵抗R4で分圧した電圧が印加されている。抵抗
R1,R2,R3およびR4で1つの抵抗回路網を構成
している。演算増幅器Q2の出力により出力トラ
ンジスタQ1が制御されるように接続されている。 The first embodiment of this type of conventional two-wire transmission circuit is described below.
As shown in the figure. Terminals L 1 and L 2 are connected to a power source E B via a receiver A that receives current. The power source E B is, for example, a 24 V DC power source. An output transistor Q 1 and a feedback resistor R 1 are connected in series to terminals L 1 and L 2 . A constant current circuit CC1 and a Zener diode ZD are connected to both ends of the output transistor Q1 .
A constant voltage E Z is obtained across the Zener diode Z D. SC1 is a sensor circuit that detects physical quantities and converts them into electrical signals .
is energized through. The output of the sensor circuit SC1 is connected from the terminal T 3 to the operational amplifier Q 2 via the resistor R 2
is connected to the non-inverting input terminal of The non-inverting input terminal is also connected to the voltage dividing point of resistor R 1 via resistor R 3 , and the voltage obtained by dividing the constant voltage E Z by resistor R 4 is applied to the inverting input terminal of operational amplifier Q 2 . There is. resistance
R 1 , R 2 , R 3 and R 4 constitute one resistor network. The output transistor Q1 is connected to be controlled by the output of the operational amplifier Q2 .
センサ回路SC1からの電圧信号と抵抗R4から
のゼロ点設定電圧信号との差は演算増幅器Q2を
介して出力トランジスタQ1の電流を制御する。
出力トランジスタQ1および定電流回路CC1を流
れる電流は抵抗R1を流れ、この電流に比例した
電圧信号が抵抗R3を介して演算増幅器Q2に帰還
され、演算増幅器Q2の両入力端間の電位差がゼ
ロになるように動作する。その結果、センサ回路
SC1の出力は端子L1,L2間を流れる伝送電流IL
と対応し、これが受信部Aに表示され、いわゆる
2線式伝送回路として機能する。 The difference between the voltage signal from sensor circuit SC1 and the zero point setting voltage signal from resistor R4 controls the current in output transistor Q1 via operational amplifier Q2 .
The current flowing through the output transistor Q 1 and the constant current circuit CC1 flows through the resistor R 1 , and a voltage signal proportional to this current is fed back to the operational amplifier Q 2 via the resistor R 3 , and is applied between both input terminals of the operational amplifier Q 2 . It operates so that the potential difference between the two becomes zero. As a result, the sensor circuit
The output of SC1 is the transmission current I L flowing between terminals L 1 and L 2
This is displayed on the receiving section A, and functions as a so-called two-wire transmission circuit.
以上のように構成された第1図における従来の
実施例においてはセンサ回路SC1から出力され
た電圧信号を抵抗R2とR3で正確に分圧して演算
増幅器Q2の非反転入力端に印加する必要がある。
このため抵抗R2およびR3として高価な精密抵抗
を必要とし、全体としてコストの上昇を招く欠点
がある。 In the conventional embodiment shown in FIG. 1 configured as described above, the voltage signal output from the sensor circuit SC1 is accurately divided by resistors R 2 and R 3 and applied to the non-inverting input terminal of the operational amplifier Q 2 . There is a need to.
For this reason, expensive precision resistors are required as the resistors R 2 and R 3 , which has the drawback of increasing the overall cost.
<発明の目的>
本発明は、前記の従来技術に鑑み、特に高価な
精密抵抗を使わなくても安価に必要な精度を得る
ことのできる2線式伝送回路を提供することを目
的とする。<Object of the Invention> In view of the above-mentioned prior art, an object of the present invention is to provide a two-wire transmission circuit that can obtain necessary accuracy at low cost without using particularly expensive precision resistors.
<本発明の構成>
この目的を達成する本発明の構成は、受信部に
2線式の伝送路を介して伝送電流を供給する2線
式伝送回路に係り、測定すべき物理量に応じてデ
ユテイ比が変化する第1パルス信号を出力するセ
ンサ回路部と、伝送電流に対応する電圧に応じて
デユテイ比の変化する第2パルス信号を出力する
デユテイ比変換回路と、第1パルス信号のパルス
幅と第2パルス信号のパルス幅との差のパルス幅
を持つ第3パルス信号を出力するパルス演算回路
と、このパルス演算回路からの第3パルス信号を
平均化する平滑回路と、この平滑回路の出力によ
り伝送電流を制御する制御部とを有することを特
徴としたものである。<Configuration of the present invention> The configuration of the present invention that achieves this object relates to a two-wire transmission circuit that supplies a transmission current to a receiving section via a two-wire transmission path, and a duty cycle according to a physical quantity to be measured. A sensor circuit section that outputs a first pulse signal whose ratio changes, a duty ratio conversion circuit that outputs a second pulse signal whose duty ratio changes according to the voltage corresponding to the transmission current, and a pulse width of the first pulse signal. a pulse calculation circuit that outputs a third pulse signal having a pulse width that is the difference between the pulse width of the second pulse signal and the pulse width of the second pulse signal; The device is characterized in that it has a control section that controls the transmission current based on the output.
<実施例>
以下、本発明の実施例について図面に基づき説
明する。<Example> Hereinafter, an example of the present invention will be described based on the drawings.
第2図は本発明におけるセンサ回路部の1実施
例を示すブロツク図である。第2図におけるセン
サ回路部SC2は差圧等を静電容量に変換する検
出部PCC(但し、温度補償コンデンサは図示せ
ず)と検出部PCCにおける静電容量の変化をデ
ユテイ比に変換する容量/デユテイ比変換部
CDCとから構成されている。 FIG. 2 is a block diagram showing one embodiment of the sensor circuit section in the present invention. The sensor circuit section SC2 in FIG. 2 includes a detection section PCC that converts differential pressure etc. into capacitance (however, a temperature compensation capacitor is not shown) and a capacitor that converts changes in capacitance in the detection section PCC into a duty ratio. /Duty ratio conversion section
It is composed of CDC.
検出部PCCは固定電極SP1とSP2間に可動電極
MPが設られており、検出すべき物理量の変化に
応じて機械的変位ΔPが生ずる様になつている。
固定電極SP1は端子T4に、固定電極SP2は端子T5
に、可動電極MPは端子T6にそれぞれ接続されて
いる。 The detection part PCC has a movable electrode between fixed electrodes SP 1 and SP 2 .
An MP is provided so that a mechanical displacement ΔP is generated in response to changes in the physical quantity to be detected.
Fixed electrode SP 1 is connected to terminal T 4 , fixed electrode SP 2 is connected to terminal T 5
, the movable electrodes MP are respectively connected to the terminals T6 .
固定電極SP1と可動電極MPとの間にはコンデ
ンサC1が、固定電極SP2と可動電極MPとの間に
はコンデンサC2がそれぞれ形成されており、こ
れ等は可動電極MPの機械的変位ΔPにより差動
的に変化する様になつている。ΔP=0のときの
コンデンサC1,C2の容量をC0とすれば、各々次
式で示される。 A capacitor C 1 is formed between the fixed electrode SP 1 and the movable electrode MP, and a capacitor C 2 is formed between the fixed electrode SP 2 and the movable electrode MP. It is designed to vary differentially depending on the displacement ΔP. If the capacitances of capacitors C 1 and C 2 when ΔP=0 are C 0 , each is expressed by the following equations.
C1=C01/1−k1・ΔP (1) C2=C01/1+k1・ΔP (2) ただし、k1は定数である。 C 1 =C 0 1/1−k 1 ·ΔP (1) C 2 =C 0 1/1+k 1 ·ΔP (2) However, k 1 is a constant.
容量/デユテイ比変換部CDCは電源端子T7、
出力端子T8を有している。電源端子T7には一定
電圧VZが与えられ定電流回路CC2を介してスイ
ツチSW1およびSW2の各端子aに接続されてい
る。スイツチSW1およびSW2の各端子bは共に共
通電位点COMに接続されている。スイツチSW1
の端子Cは端子T4を介して固定電極SP1に、スイ
ツチSW2の端子Cは端子T5を介して固定電極SP2
にそれぞれ接続されている。また、スイツチ
SW1,SW2の端子Cはそれぞれ抵抗R5,R6の一
端に接続され、その他端は比較器Q3の非反転入
力端に接続されている。比較器Q3の反転入力端
と共通電位点COMとの間には比較器Q4の出力に
より制御される比較電圧VC1が与えられている。
比較器Q3の出力端はフリツプフロツプFFの入力
端CLに接続され、その出力端Qは出力端子T8に
接続されると共にスイツチSW1,SW2の端子Cを
端子a又はbに同時に切換える。フリツプフロツ
プFFの出力端Qはまた単安定回路MMの入力端
CLに接続され、その出力端Qは抵抗R7とコンデ
ンサC3の直列回路を介して共通電位点COMへ接
続されている。抵抗R7とコンデンサC3で平滑回
路を構成している。抵抗R7とコンデンサC3の接
続点は比較器Q4の反転入力端に接続され、そ
の非反転入力端には比較電圧Vc2が与えられてい
る。 The capacitance/duty ratio converter CDC is connected to the power supply terminal T 7 ,
It has an output terminal T8 . A constant voltage VZ is applied to the power supply terminal T7 , which is connected to each terminal a of the switches SW1 and SW2 via a constant current circuit CC2. Terminals b of switches SW1 and SW2 are both connected to a common potential point COM. Switch SW 1
Terminal C of switch SW 2 is connected to fixed electrode SP 1 through terminal T 4 , and terminal C of switch SW 2 is connected to fixed electrode SP 2 through terminal T 5 .
are connected to each. Also, switch
Terminals C of SW 1 and SW 2 are connected to one end of resistors R 5 and R 6 , respectively, and the other end is connected to the non-inverting input terminal of comparator Q 3 . A comparison voltage V C1 controlled by the output of the comparator Q 4 is applied between the inverting input terminal of the comparator Q 3 and the common potential point COM.
The output terminal of the comparator Q 3 is connected to the input terminal CL of the flip-flop FF, and its output terminal Q is connected to the output terminal T 8 and simultaneously switches the terminals C of the switches SW 1 and SW 2 to the terminal a or b. The output terminal Q of the flip-flop FF is also the input terminal of the monostable circuit MM.
CL, and its output terminal Q is connected to a common potential point COM via a series circuit of a resistor R7 and a capacitor C3 . A smoothing circuit is made up of resistor R7 and capacitor C3 . The connection point between resistor R 7 and capacitor C 3 is connected to the inverting input terminal of comparator Q 4 , and the comparison voltage V c2 is applied to its non-inverting input terminal.
次に以上の如く構成されたセンサ回路部SC2
の動作について第3図を参照して説明する。第3
図は第2図の実施例の各部の波形を示す波形図で
ある。先ず第3図の波形図に従つてフリツプフロ
ツプFFの出力端の波形Cが“L”レベルになる
と、スイツチSW1の端子aとcが接続される。こ
の結果、コンデンサC1は定電流回路CC2により
一定電流i1で充電され、第3図Aに示す様にその
両端の電圧は直線的に上昇する。同時にスイツチ
SW2の端子bとcも接続され、コンデンサC2の
電荷が共通電位点に放電されるので、その両端の
電圧は第3図Bに示す様にゼロ電位となる。従つ
て、比較器Q3の非反転入力端には、抵抗R5とR6
でコンデンサC1の両端の電圧を分圧した値が印
加される。この値が比較電圧VC1と一致する値ま
でコンデンサC1が充電される。抵抗R5とR6の値
を等しいとすれば、この点はコンデンサC1の両
端の電圧が2VC1となつた点である。この点に達
するまでの時間TAはコンデンサC1の容量C1に対
応した値となり、次式の様になる。 Next, the sensor circuit section SC2 configured as above
The operation will be explained with reference to FIG. Third
The figure is a waveform diagram showing waveforms of various parts of the embodiment of FIG. 2. First, when the waveform C at the output end of the flip-flop FF becomes "L" level according to the waveform diagram of FIG. 3, terminals a and c of the switch SW1 are connected. As a result, the capacitor C1 is charged with a constant current i1 by the constant current circuit CC2, and the voltage across it increases linearly as shown in FIG. 3A. switch at the same time
Terminals b and c of SW 2 are also connected, and the charge on capacitor C 2 is discharged to a common potential point, so that the voltage across them becomes zero potential as shown in FIG. 3B. Therefore, at the non-inverting input of comparator Q 3 , resistors R 5 and R 6
A value obtained by dividing the voltage across capacitor C1 is applied. Capacitor C1 is charged until this value matches comparison voltage V C1 . Assuming that the values of resistors R 5 and R 6 are equal, this point is the point where the voltage across capacitor C 1 becomes 2V C1 . The time T A required to reach this point corresponds to the capacitance C 1 of the capacitor C 1 and is expressed by the following equation.
TA=C1/i1x2Vc (3)
比較器Q3の非反転入力端の電圧が比較電圧Vc1
に達すると比較器Q3の出力が反転し、スイツチ
SW1,SW2がそれぞれ端子b,aに切換えられ
る。この結果、コンデンサC1の両端の電圧はゼ
ロ電位となり(第3図A)、今度はコンデンサC2
が定電流回路CC2より一定電流i1で充電されこ
の両端の電圧が直線的に上昇する(第3図B)。
コンデンサC2の両端の電圧が2Vc1になると比較
器Q3の出力が反転する。反転するまでの時間TB
はコンデンサC2の容量に比例し、次式の様にな
る。 T A = C 1 /i 1 x2V c (3) The voltage at the non-inverting input terminal of comparator Q 3 is the comparison voltage V c1
When , the output of comparator Q 3 is inverted and the switch is
SW 1 and SW 2 are switched to terminals b and a, respectively. As a result, the voltage across capacitor C 1 becomes zero potential (Figure 3A), and now capacitor C 2
is charged with a constant current i 1 from the constant current circuit CC2, and the voltage across this terminal increases linearly (Fig. 3B).
When the voltage across capacitor C 2 becomes 2V c1 , the output of comparator Q 3 is inverted. Time until reversal T B
is proportional to the capacitance of capacitor C2 , and is expressed as follows.
TB=C2/i1x2Vc (4)
一方、フリツプフロツプFFの出力端Qの波形
(第3図C)が“L”ベルになるとこれが単安定
回路MMの入力端CLにも同時に与えられ、その
出力端Qに第3図Dに示す様な単安定回路MMに
よつて決定される波高値がVZの一定のパルス幅
Tcを有するパルス電圧が得られる。この電圧は
抵抗R7とコンデンサC3で平滑されて比較器Q4の
反転入力端に印加され、比較電圧VC2と比較され
る。比較の結果、反転入力端の電圧が比較電圧
VC2より大きいときは比較電圧Vc1を下げ、比較
電圧VC2より小さいときは比較電圧VC1を上げる
様に比較電圧VC1を調節して平衡する。従つて平
衡状態では次式が成立する。 T B = C 2 /i 1 x2V c (4) On the other hand, when the waveform at the output terminal Q of the flip-flop FF (C in Figure 3) becomes an “L” level, this is simultaneously applied to the input terminal CL of the monostable circuit MM. , at its output terminal Q, there is a constant pulse width with a peak value of V Z determined by a monostable circuit MM as shown in Figure 3D.
A pulsed voltage with T c is obtained. This voltage is smoothed by resistor R7 and capacitor C3 , applied to the inverting input terminal of comparator Q4 , and compared with comparison voltage V C2 . As a result of the comparison, the voltage at the inverting input terminal is the comparison voltage.
Balance is achieved by adjusting the comparison voltage V C1 so that when it is larger than V C2 , the comparison voltage V C1 is lowered, and when it is smaller than the comparison voltage V C2 , it is raised. Therefore, in an equilibrium state, the following equation holds.
Tc/TA+TBVZ=VC2 (5)
ここで、VZ,VC2およびTcは一定であるので、
Kを一定値として
TA+TB=K (6)
となる。 T c /T A +T B V Z = V C2 (5) Here, since V Z , V C2 and T c are constant,
Assuming that K is a constant value, T A +T B =K (6).
以上の説明から判る様に端子T8には一定の周
期(TA+TB)を有するパルス信号S0が得られる。 As can be seen from the above explanation, a pulse signal S 0 having a constant period ( TA + T B ) is obtained at the terminal T 8 .
次に、以上のセンサ回路SC2を用いて2線式
伝送回路を構成した第4図の実施例について説明
する。 Next, a description will be given of the embodiment shown in FIG. 4 in which a two-wire transmission circuit is constructed using the sensor circuit SC2 described above.
端子L1,L2には出力トランジスタQ5、ダイオ
ードD1および帰還抵抗R8が直列に接続されてい
る。出力トランジスタQ5とダイオードD1の直列
回路の両端には定電流回路CC1とゼナーダイオ
ードZDが直列に接続され、ゼナーダイオードの
両端には定電圧VZを得ている。この定電圧VZに
より演算増幅器Q6が附勢され、その出力電圧で
出力トランジスタQ5を制御する。演算増幅器Q6
と出力トランジスタQ5で伝送電流ILを制御する制
御部を構成する。 An output transistor Q 5 , a diode D 1 and a feedback resistor R 8 are connected in series to the terminals L 1 and L 2 . A constant current circuit CC1 and a Zener diode ZD are connected in series to both ends of the series circuit of the output transistor Q5 and the diode D1 , and a constant voltage VZ is obtained between both ends of the Zener diode. Operational amplifier Q6 is energized by this constant voltage VZ , and its output voltage controls output transistor Q5 . operational amplifier Q 6
and the output transistor Q5 constitute a control section that controls the transmission current I L.
帰還抵抗R8の両端に生じた帰還電圧R8ILから
バイアス電圧V1を引いた電圧を抵抗R9を用いて
分圧比βで分圧し帰還電圧Vfを得る。電源端子
T7と抵抗R9の分圧点との間には定電流i2を供
給する定電流回路CC3と検出部PCC内に温度補
償用として設けられた温度補償コンデンサC4が
直列に接続されている。 The voltage obtained by subtracting the bias voltage V 1 from the feedback voltage R 8 I L generated across the feedback resistor R 8 is divided by the voltage division ratio β using the resistor R 9 to obtain the feedback voltage V f . power terminal
A constant current circuit CC3 that supplies a constant current i2 and a temperature compensation capacitor C4 provided for temperature compensation in the detection section PCC are connected in series between T7 and the voltage dividing point of the resistor R9 . There is.
D型フリツプフロツプDFFの入力端子Cは出
力端子T8と接続されてパルス信号S0を受ける。
このデータ端子Dは電源端子T7と接続され、定
電圧Vzが与えられている。D型フリツプフロツ
プDFFの出力端子QはNORゲートG1の入力の一
端に接続され、入力の他端はインバータG2を介
して出力端子T8と接続されている。D型フリツ
プフロツプDFFの出力端子Qの電圧はまたスイ
ツチSW3を制御する。スイツチSW3の端子aは分
圧点と接続され、端子bは定電流回路CC3、
温度補償コンデンサC4との接続点および比較器
Q7の非反転入力端に接続されている。この反転
入力端と共通電位点COMとの間には比較電圧Vc3
が与えられ、その出力はD型フリツプフロツプ
DFFのリセツト端子Rに与えられこれを制御す
る。 The input terminal C of the D-type flip-flop DFF is connected to the output terminal T8 to receive the pulse signal S0 .
This data terminal D is connected to the power supply terminal T7 and is supplied with a constant voltage Vz . The output terminal Q of the D-type flip-flop DFF is connected to one end of the input of the NOR gate G1 , and the other end of the input is connected to the output terminal T8 via the inverter G2 . The voltage at the output terminal Q of the D-type flip-flop DFF also controls switch SW3 . Terminal a of switch SW3 is connected to the voltage dividing point, and terminal b is connected to constant current circuit CC3,
Connection point and comparator with temperature compensation capacitor C 4
Connected to the non-inverting input of Q7 . A comparison voltage V c3 is applied between this inverting input terminal and the common potential point COM.
is given, and its output is a D-type flip-flop
It is applied to the reset terminal R of the DFF to control it.
一方、NORゲートG1の出力は抵抗R10とコン
デンサC5で構成される平滑回路を介して電圧V2
として演算増幅器Q6の非反転入力端に与えられ、
その反転入力端には定電圧VZを抵抗R11で分圧し
たゼロ点調整用の電圧V3が与えられている。 On the other hand, the output of NOR gate G 1 passes through a smoothing circuit consisting of resistor R 10 and capacitor C 5 to voltage V 2
is applied to the non-inverting input terminal of operational amplifier Q6 as
A zero point adjustment voltage V 3 obtained by dividing the constant voltage V Z by a resistor R 11 is applied to its inverting input terminal.
次に、以上の如く構成された第4図の実施例の
動作を第5図の波形図を用いて説明する。 Next, the operation of the embodiment of FIG. 4 constructed as above will be explained using the waveform diagram of FIG. 5.
第5図のAは容量/デユテイ比変換部CDCの
出力のパルス信号S0の波形、Bは比較器Q7の非
反転入力端のパルス信号S1の波形、CはD型フリ
ツプフロツプDFFの出力端子Qのパルス信号S2
の波形、DはNORゲートG1の出力端のパルス信
号S3の波形を示す。 In Fig. 5, A is the waveform of the pulse signal S0 output from the capacitance/duty ratio converter CDC, B is the waveform of the pulse signal S1 at the non-inverting input terminal of the comparator Q7 , and C is the output of the D-type flip-flop DFF. Pulse signal S 2 at terminal Q
D shows the waveform of the pulse signal S3 at the output end of the NOR gate G1 .
先ず、パルス信号S2が“L”状態にあり、スイ
ツチSW3の端子aとbが短絡され、比較器Q7の
非反転入力端の電位が帰還電圧Vfと同電位にあ
るものとする。この状態でパルス信号S0が立上る
とD型フリツプフロツプDFFの出力が“H”状
態に反転しスイツチSW3の端子aとbが開放され
る。このため定電流回路CC3から一定電流iが
温度補償用コンデンサC4に流れるので比較器Q7
の非反転入力端の電位が帰還電圧Vfより直線的
に上昇し、比較電圧Vc3に達した時点で比較器Q7
の出力が反転しD型フリツプフロツプDFFをリ
セツトする。従つてパルス信号S1とS2はスイツチ
SW3の端子aとbの開放から短絡までの期間TD
に等しいパルス幅となる。このため、次式が成立
する。 First, it is assumed that the pulse signal S2 is in the "L" state, terminals a and b of the switch SW3 are short-circuited, and the potential of the non-inverting input terminal of the comparator Q7 is at the same potential as the feedback voltage Vf . . When the pulse signal S0 rises in this state, the output of the D-type flip-flop DFF is inverted to the "H" state, and terminals a and b of the switch SW3 are opened. Therefore, a constant current i flows from the constant current circuit CC3 to the temperature compensation capacitor C4 , so the comparator Q7
The potential at the non-inverting input terminal of Q7 increases linearly from the feedback voltage V f and reaches the comparison voltage V c3 .
The output of is inverted and resets the D-type flip-flop DFF. Therefore, the pulse signals S 1 and S 2 are switched
Period from open to short circuit of terminals a and b of SW 3 T D
The pulse width is equal to . Therefore, the following equation holds true.
C4(Vc3−Vf)=i2TD (7)
パルス信号S0を反転したパルスとパルス信号S2
とをNORゲートG1を通すことにより、その出力
端にはパルス信号S0とS2とのパルス幅の差のパル
ス幅(TA−TB)で波高値がVZのパルス信号S3が
得られる。これを抵抗R10とコンデンサC5で平滑
すると次式で示す電圧V2となる。 C 4 (V c3 − V f )=i 2 T D (7) Pulse inverted from pulse signal S 0 and pulse signal S 2
By passing through the NOR gate G1 , the output terminal receives a pulse signal S3 whose pulse width is the difference between the pulse widths of the pulse signals S0 and S2 (T A − T B ) and whose peak value is V Z. is obtained. Smoothing this with resistor R 10 and capacitor C 5 results in voltage V 2 expressed by the following equation.
V2=TA−TD/TA+TBxVZ (8)
演算増幅器Q6は電圧V2とゼロ点調節のための
電圧V3とが等しくなるように出力トランジスタ
Q5を介して伝送電流ILを制御して帰還電圧Vfを変
え、平衡する。平衡状態ではV2=V3とおいて次
式を得る。 V 2 = T A − T D / T A + T B xV Z (8) Operational amplifier Q 6 connects the output transistor so that voltage V 2 and voltage V 3 for zero point adjustment are equal.
The transmission current I L is controlled via Q 5 to vary and balance the feedback voltage V f . In the equilibrium state, V 2 = V 3 and the following equation is obtained.
V3=TA−TD/TA+TBxVZ (9)
変形して、
V3=TA/TA+TBVZ−TD/TA+TBVZ (9)′
ここで、第1項は(3),(4)式からC1VZ/(C1+
C2)となり、これに(1),(2)式を代入することに
より(1+k1ΔP)VZ/2となる。第2項に(6),
(7)式を用いると次式となる。 V 3 =T A −T D /T A +T B xV Z (9) Transforming, V 3 =T A /T A +T B V Z −T D /T A +T B V Z (9)′ Here , the first term is C 1 V Z / (C 1 +
C 2 ), and by substituting equations (1) and (2) into this, it becomes (1+k 1 ΔP)V Z /2. In the second paragraph (6),
Using equation (7), we get the following equation.
V3=1+k1ΔP/2・VZ−Vc3−Vf/Ki2・C4VZ (10)
帰還電圧Vfは
Vf=−β(R8IL−V1) (11)
となるので、これを(10)式へ代入して整理すると、
IL=V1/R8+1/β(Vc3/R8+Ki2/2R8C4
−V3Ki2/R8C4VZ)+k1Ki2/2R8C4・Δp/β (12)
となる。(12)式の第1項はIL=4〜20mAのレンジ
の場合はV1/R8を4mAに設定し、第2項はこの
項がゼロになる様にV3の大きさを調節する。第
3項は可動電極MPの機械的変位ΔPに比例した
伝送電流ILを与える項である。分圧比βを変える
ことによりスパンを調節することができる。 V 3 =1+k 1 ΔP/2・V Z −V c3 −V f /Ki 2・C 4 V Z (10) The feedback voltage V f is V f =−β(R 8 I L −V 1 ) (11) Therefore, by substituting this into equation (10) and rearranging it, I L =V 1 /R 8 +1/β(V c3 /R 8 +Ki 2 /2R 8 C 4 −V 3 Ki 2 /R 8 C 4 V Z ) + k 1 Ki 2 /2R 8 C 4・Δp/β (12). The first term in equation (12) sets V 1 /R 8 to 4 mA when I L = 4 to 20 mA, and the second term adjusts the magnitude of V 3 so that this term becomes zero. do. The third term is a term that provides a transmission current I L proportional to the mechanical displacement ΔP of the movable electrode MP. The span can be adjusted by changing the partial pressure ratio β.
なお、検出部PCCの温度が変化するとコンデ
ンサC1,C2の静電容量が変化し時間TA,TBも変
化し、誤差要因となるが、検出部PCCには温度
補償用コンデンサC4を挿入し、この値も同様に
変化するようにしたので(7)式で示すごとく時間
TDも同じく変化をする。従つて(9)′式の分母、分
子とも同じ変化をするので温度によるスパン誤差
は生じない。 Note that when the temperature of the detection section PCC changes, the capacitance of the capacitors C 1 and C 2 changes, and the times T A and T B also change, causing an error factor. was inserted, and this value also changed in the same way, so as shown in equation (7), the time
T D changes as well. Therefore, the denominator and numerator of equation (9)' change in the same way, so no span error occurs due to temperature.
第4図の実施例によれば、インバータG2、
NORゲートG1、D型フリツプフロツプDFF、ス
イツチSW3、比較器Q7等の素子はデジタル素子
であるので、IC化が容易であり、1チツプでこ
れら全ての素子を構成できる。特に、セミカスタ
ムICであるゲートアレイ(300ゲート、800ゲー
ト等のもの)を使うと1チツプICで、第1図の
従来技術における精密抵抗R2,R3などに対して
1桁以下の低コストで実現できる。なお、第4図
における抵抗R10は安価なものを使用できる。 According to the embodiment of FIG. 4, the inverter G 2 ,
Since the elements such as the NOR gate G 1 , the D-type flip-flop DFF, the switch SW 3 , and the comparator Q 7 are digital elements, they can be easily integrated into an IC, and all these elements can be configured with one chip. In particular, when using a gate array (300 gates, 800 gates, etc.), which is a semi-custom IC, a one-chip IC can reduce the resistance by one order of magnitude or less compared to the precision resistors R 2 and R 3 of the conventional technology shown in Figure 1. This can be achieved at low cost. Note that an inexpensive resistor R10 in FIG. 4 can be used.
<発明の効果>
以上、実施例と共に具体的に説明した様に本発
明によれば、センサ回路部からの出力を従来のご
とくアナログ回路のみで処理せずに、デユテイ比
変換回路およびパルス演算回路などデジタルIC
化が容易で低コストの素子を用いることとしたの
で全体として従来に比べて低コストの2線式伝送
回路が実現できる。<Effects of the Invention> As described above in detail with the embodiments, according to the present invention, the output from the sensor circuit section is not processed only by the analog circuit as in the past, but is processed by the duty ratio conversion circuit and the pulse calculation circuit. Digital IC such as
Since it is decided to use elements that are easy to manufacture and low in cost, it is possible to realize a two-wire transmission circuit that is lower in cost than the conventional one as a whole.
第1図は従来の実施例を示すブロツク図、第2
図は本発明におけるセンサ回路部の1実施例を示
すブロツク図、第3図は第2図の実施例の各部の
波形を示す波形図、第4図は本発明における全体
構成の1実施例を示すブロツク図、第5図は第4
図の実施例の各部の波形を示す波形図である。
SC1,SC2……センサ回路部、PCC……検出
部、CDC……容量デユテイ比変換部、CC1〜CC
3……定電流回路、Q3,Q4,Q7……比較器、S0
〜S3……パルス信号、IL……伝送電流、VZ……定
電圧、Vf……帰還電圧。
Figure 1 is a block diagram showing a conventional embodiment, Figure 2 is a block diagram showing a conventional embodiment.
The figure is a block diagram showing one embodiment of the sensor circuit section according to the present invention, FIG. 3 is a waveform diagram showing waveforms of each part of the embodiment of FIG. 2, and FIG. The block diagram shown in Fig. 5 is the 4th block diagram.
FIG. 3 is a waveform diagram showing waveforms at various parts of the illustrated embodiment. SC1, SC2...sensor circuit section, PCC...detection section, CDC...capacitance duty ratio conversion section, CC1 to CC
3... Constant current circuit, Q 3 , Q 4 , Q 7 ... Comparator, S 0
~S 3 ...Pulse signal, I L ...Transmission current, V Z ...Constant voltage, V f ...Feedback voltage.
Claims (1)
供給する2線式伝送回路において、測定すべき物
理量に応じてデユテイ比が変化する第1パルス信
号を出力するセンサ回路部と、前記伝送電流に対
応する電圧に応じてデユテイ比の変化する第2パ
ルス信号を出力するデユテイ比変換回路と、前記
第1パルス信号のパルス幅と前記第2パルス信号
のパルス幅との差のパルス幅を持つ第3パルス信
号を出力するパルス演算回路と、前記パルス演算
回路からの第3パルス信号を平均化する平滑回路
と、前記平滑回路の出力により前記伝送電流を制
御する制御部とを有することを特徴とする2線式
伝送回路。1. In a two-wire transmission circuit that supplies a transmission current to a receiving section via a two-wire transmission path, a sensor circuit section that outputs a first pulse signal whose duty ratio changes depending on a physical quantity to be measured; a duty ratio conversion circuit that outputs a second pulse signal whose duty ratio changes according to a voltage corresponding to a transmission current; and a pulse width that is a difference between the pulse width of the first pulse signal and the pulse width of the second pulse signal. a pulse arithmetic circuit that outputs a third pulse signal having a pulse arithmetic circuit; a smoothing circuit that averages the third pulse signal from the pulse arithmetic circuit; and a control section that controls the transmission current based on the output of the smoothing circuit. A two-wire transmission circuit featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3811584A JPS60182000A (en) | 1984-02-29 | 1984-02-29 | Two-wire type transmission circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3811584A JPS60182000A (en) | 1984-02-29 | 1984-02-29 | Two-wire type transmission circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182000A JPS60182000A (en) | 1985-09-17 |
| JPH0354399B2 true JPH0354399B2 (en) | 1991-08-20 |
Family
ID=12516472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3811584A Granted JPS60182000A (en) | 1984-02-29 | 1984-02-29 | Two-wire type transmission circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182000A (en) |
-
1984
- 1984-02-29 JP JP3811584A patent/JPS60182000A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60182000A (en) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783659A (en) | Analog transducer circuit with digital control | |
| JP2665915B2 (en) | Transmitter with vernier measuring device | |
| EP0328520B1 (en) | Analog transducer circuit with digital control | |
| JPS6237440B1 (en) | ||
| US20210270872A1 (en) | Readout Circuit for Resistive and Capacitive Sensors | |
| US4367437A (en) | Reference voltage generator | |
| US4598251A (en) | Frequency to current converter circuit | |
| JPS5932840B2 (en) | current transmitter | |
| JPH0354399B2 (en) | ||
| CA1215139A (en) | Frequency to current converter circuit | |
| SU819746A2 (en) | Resistance to frequency time signal converter | |
| JPH0130085B2 (en) | ||
| GB2120481A (en) | Improvements in or relating to analogue to digital converters | |
| JPH0354398B2 (en) | ||
| JPH01254814A (en) | Measuring instrument | |
| KR950004643Y1 (en) | Current type transforming circuit for measurementof temperature | |
| JPH0256849B2 (en) | ||
| JPH0351038B2 (en) | ||
| JPS5917697A (en) | Transmitter | |
| JPH0439893B2 (en) | ||
| JPS5821214B2 (en) | temperature measuring device | |
| JPS6226078B2 (en) | ||
| JPH05344000A (en) | Temperature error compensation circuit for signal conversion circuit | |
| JPS6058803B2 (en) | flow transmitter | |
| JPS6353600B2 (en) |