JPH0354512A - 多点同期光書込み装置 - Google Patents
多点同期光書込み装置Info
- Publication number
- JPH0354512A JPH0354512A JP1190850A JP19085089A JPH0354512A JP H0354512 A JPH0354512 A JP H0354512A JP 1190850 A JP1190850 A JP 1190850A JP 19085089 A JP19085089 A JP 19085089A JP H0354512 A JPH0354512 A JP H0354512A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase difference
- circuit
- pixel clock
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高品質レーザプリンタ等に用いられる多点同
期光書込み装置に関する。
期光書込み装置に関する。
従来の技術
一般に、レーザプリンタ等の光書込み装置では、レーザ
光源を画像情報に応じて変調し、がっ，ポリゴンミラー
等の偏向器で走査させて感光体等に光書込みを行うよう
にしている。この時、ポリゴンミラー等の駆動において
一定速度で回転させることは困難で、現実には速度ムラ
等が生じ、書込みドット位置にずれを生ずる。そこで、
書込みドット間隔が一定となる良好なる光書込みを行う
ため、多数のスリットを有するリニアエンコーダを用い
た多点同期方式の光書込み装置が、例えば米国特許２，
３８９，４０３号明細書等により知られている。
光源を画像情報に応じて変調し、がっ，ポリゴンミラー
等の偏向器で走査させて感光体等に光書込みを行うよう
にしている。この時、ポリゴンミラー等の駆動において
一定速度で回転させることは困難で、現実には速度ムラ
等が生じ、書込みドット位置にずれを生ずる。そこで、
書込みドット間隔が一定となる良好なる光書込みを行う
ため、多数のスリットを有するリニアエンコーダを用い
た多点同期方式の光書込み装置が、例えば米国特許２，
３８９，４０３号明細書等により知られている。
ここに、リニアエンコーダの製造を容易にする等の改良
を施したものとして、特開昭５４−９７０５０号公報に
示されるものがある。これは、リニアエンコーダより得
られる光電パルス信号をｎ逓倍してビデオクロック（画
素クロック）とするようにしたものである。具体的には
、リニアエンコーダによって得られる光電パルスをＰＬ
Ｌ回路の位相比較器で基準パルスと比較し、両者が一致
するように電圧制御発振器をフィードバック制御し、Ｐ
ＬＬ回路からは光電バルスに同期し、かつ、ｎ逓倍され
たクロック信号を半導体レーザを変調させる同期信号な
る画素クロックとして出力させるものである． ところで、ＰＬＬ回路は回路構成等によってほぼ一定の
応答遅れがあるため、光電パルスが発生しても直ちにそ
の位相と基準パルスの位相とが揃うことはない。そこで
、上記公報にあっては、光電バルスと基準パルスとの位
相が揃うに必要な時間（＝ロックアップ時間）が経過し
、位相が揃った後、ゲートが開かれ書込み開始信号が出
力されることにより、画素クロツクとするようにしてい
る。このような画素クロツクに同期させて半導体レーザ
を変調させると、有効走査線の始点（即ち、最初のドッ
ト位置）が垂直方向に揃う正しい位置に記録できる。こ
こに、ロックアップ■、！間が短い程、有効走査線が長
くなり、高解像度を得るに便利となる。この点、上記公
報にあっては、走査線の最初の光電バルスで分周器をリ
セットし、充電パルスと基準パルスとの位相を強制的に
合わせて位相補正量を小さくすることにより、ロックア
ップの時間を短縮するようにしている。
を施したものとして、特開昭５４−９７０５０号公報に
示されるものがある。これは、リニアエンコーダより得
られる光電パルス信号をｎ逓倍してビデオクロック（画
素クロック）とするようにしたものである。具体的には
、リニアエンコーダによって得られる光電パルスをＰＬ
Ｌ回路の位相比較器で基準パルスと比較し、両者が一致
するように電圧制御発振器をフィードバック制御し、Ｐ
ＬＬ回路からは光電バルスに同期し、かつ、ｎ逓倍され
たクロック信号を半導体レーザを変調させる同期信号な
る画素クロックとして出力させるものである． ところで、ＰＬＬ回路は回路構成等によってほぼ一定の
応答遅れがあるため、光電パルスが発生しても直ちにそ
の位相と基準パルスの位相とが揃うことはない。そこで
、上記公報にあっては、光電バルスと基準パルスとの位
相が揃うに必要な時間（＝ロックアップ時間）が経過し
、位相が揃った後、ゲートが開かれ書込み開始信号が出
力されることにより、画素クロツクとするようにしてい
る。このような画素クロツクに同期させて半導体レーザ
を変調させると、有効走査線の始点（即ち、最初のドッ
ト位置）が垂直方向に揃う正しい位置に記録できる。こ
こに、ロックアップ■、！間が短い程、有効走査線が長
くなり、高解像度を得るに便利となる。この点、上記公
報にあっては、走査線の最初の光電バルスで分周器をリ
セットし、充電パルスと基準パルスとの位相を強制的に
合わせて位相補正量を小さくすることにより、ロックア
ップの時間を短縮するようにしている。
発明が解決しようとする課題
ところが、上記公報方式により、ドットを常に正しい位
置に記録できるのは、一定温度下である．一般に、ＰＬ
Ｌ回路は環境温度が変化すると、ロック時であっても、
その入力である基準パルスとその帰還信号であるＰＬＬ
発振出力を分周したクロックとの位相誤差も変化する。
置に記録できるのは、一定温度下である．一般に、ＰＬ
Ｌ回路は環境温度が変化すると、ロック時であっても、
その入力である基準パルスとその帰還信号であるＰＬＬ
発振出力を分周したクロックとの位相誤差も変化する。
従って、常温時に書込み開始信号と書込みクロック（画
素クロック）との位相差を調整しておいても、温度変化
に伴い位相ずれを生じ、最悪の場合には、画像上で記録
ドットの位置ずれとして現れる。つまり、従来にあって
は、温度変化による位相誤差の変化に対する対策がなさ
れていない。
素クロック）との位相差を調整しておいても、温度変化
に伴い位相ずれを生じ、最悪の場合には、画像上で記録
ドットの位置ずれとして現れる。つまり、従来にあって
は、温度変化による位相誤差の変化に対する対策がなさ
れていない。
課題を解決するための手段
書込みビームの他に同期ビームを用い、この同期ビーム
に基づき主走査方向全域に渡って生成される基準パルス
信号と位相同期した画素クロックをＰＬＬ回路により発
生させ、この画素クロックに同期した画像情報により書
込みビーム用のレーザ光源を変調させて光書込みを行わ
せる多点同期光書込み装置において、主走査方向の書込
み開始信号と画素クロックとの位相差に対応した電圧を
生成する電圧生成回路を設け、この電圧生成回路にまり
生威された電圧を前記ＰＬＬ回路中の電圧制御発振器の
入力に加算させる加算器を設けた。
に基づき主走査方向全域に渡って生成される基準パルス
信号と位相同期した画素クロックをＰＬＬ回路により発
生させ、この画素クロックに同期した画像情報により書
込みビーム用のレーザ光源を変調させて光書込みを行わ
せる多点同期光書込み装置において、主走査方向の書込
み開始信号と画素クロックとの位相差に対応した電圧を
生成する電圧生成回路を設け、この電圧生成回路にまり
生威された電圧を前記ＰＬＬ回路中の電圧制御発振器の
入力に加算させる加算器を設けた。
さらには、書込み開始信号のないブランキング時間より
長い時定数を持ち、電圧生成回路により生成された電圧
を積分して加算器に出力する積分回路を設けた。
長い時定数を持ち、電圧生成回路により生成された電圧
を積分して加算器に出力する積分回路を設けた。
作用
書込み開始信号と画素クロックとの位相誤差量もＰＬＬ
回路の電圧制御発振器において常に補償制御されるので
、環境温度が変化しても位相誤差に変動が生じなくなり
、良好なる位置精度を持つ画像が得られる。
回路の電圧制御発振器において常に補償制御されるので
、環境温度が変化しても位相誤差に変動が生じなくなり
、良好なる位置精度を持つ画像が得られる。
特に、位相差対応の電圧を積分回路を経て電圧制御発振
器に入力させることにより、徐々に変動する電圧であっ
てＰＬＬ回路本来の制御電圧に比して非常に小さいもの
であり、ＰＬＬ回路のロックを外してしまうこともない
。また、この積分回路の時定数がブランキング時間より
も長いので、検出生成された位相差対応の電圧を次の書
込み開始信号の立上りまで維持して、位相差変化補償用
の制御に供することができる。
器に入力させることにより、徐々に変動する電圧であっ
てＰＬＬ回路本来の制御電圧に比して非常に小さいもの
であり、ＰＬＬ回路のロックを外してしまうこともない
。また、この積分回路の時定数がブランキング時間より
も長いので、検出生成された位相差対応の電圧を次の書
込み開始信号の立上りまで維持して、位相差変化補償用
の制御に供することができる。
実施例
本発明の一実施例を図面に基づいて説明する。
まず、第３図により本発明が適用されるレーザプリンタ
の概略を説明する。これは、例えば特開昭６０−１０９
６６７号公報等に示されるように、グレーティング（ス
リット、グリッド又はスケールとも称される）を用いて
画素クロックを発生させる多点同期方式のものである。
の概略を説明する。これは、例えば特開昭６０−１０９
６６７号公報等に示されるように、グレーティング（ス
リット、グリッド又はスケールとも称される）を用いて
画素クロックを発生させる多点同期方式のものである。
画像情報により変調されて書込みビームＰ．を射出する
書込み用の半導体レーザ（レーザ光源）ｌが設けられて
いる。この書込みビームＰ１ は回転するポリゴンミラ
−２の１面により偏向され、ｆθレンズ３を通った後、
ミラー４により反射されて感光体５上に結像され、走査
ライン６で示すような記録走査が行なわれる。一方、書
込み用の半導体レーザ１とは別に画素クロック生成用の
半導体レーザ７も設けられている。半導体レーザ７から
射出された同期ビームＰ．はボリゴンミラ−２の同一反
射面上において書込みビームＰ，に対しある間隔離れた
位置（主走査方向では同一位ｒａ）に入射され、書込み
ビームＰ．と同様にｆθレンズ３に入射する６ｒθレン
ズ３透過後は上下位置が異なることにより、同期ビーム
Ｐ．はミラー４上を通過し、感光体５と光学的に等価な
位置に位置させたグレーティング８を走査する。このグ
レーティング８の透過部分を透過した同期用ビームＰ．
はレンズアレイ９により複数、例えば４個の受光素子１
０ａ〜１０ｄに順次集光結像され、これらの受光素子ｌ
Ｏａ＝ｌＯｄから、ＰＬＬ回路ＩＩに対し基準パルス信
号Ｓｒが発生する。より詳細には、受光素子１０により
受光され光電変換された受光信号は各々増幅された後、
加算回路により加算処理される．これにより、グレーテ
イング８の明暗配列に従う主走査方向の走査長全域に渡
るパルス列信号となり、必要に応じて波形整形された後
、ＰＬＬ回路１１により基準パルス信号Ｓｒをｎ逓倍処
理した画素クロックＷｃＬＫが生成出力される．ここに
、ＰＬＬ回路ｌ１は周知のように、位相比較器（ＰＤ）
１２とローパスフィルタ（ＬＰＦ）ｌ３と電圧制御発振
器（ＶＣＯ）１１：１／Ｎ分周器ｌ５とをループ接続し
てなる．即ち、比較器ｌ２で前記基準パルス信号Ｓｒと
、電圧制御発振器ｌ４の帰還出力をｌ／Ｎ分周器１５よ
りＮ逓倍して帰還される帰還パルス信号ｓｂとの位相差
に応じたパルスを出力し、ローパスフィルタｌ３でその
パルスを制御電圧υ．とじて平滑化した後、電圧制御発
振器ｌ４の制御電圧υｉｎとする。電圧制御発振器ｌ４
はその出力をＮ分周した帰還パルス信号ｓｂが基準パル
ス信号Ｓｒと位相同期するように制御して、画素クロツ
クＷ Ｃ Ｌ ｘを半導体レーザ１の駆動回路に対して
出力する。
書込み用の半導体レーザ（レーザ光源）ｌが設けられて
いる。この書込みビームＰ１ は回転するポリゴンミラ
−２の１面により偏向され、ｆθレンズ３を通った後、
ミラー４により反射されて感光体５上に結像され、走査
ライン６で示すような記録走査が行なわれる。一方、書
込み用の半導体レーザ１とは別に画素クロック生成用の
半導体レーザ７も設けられている。半導体レーザ７から
射出された同期ビームＰ．はボリゴンミラ−２の同一反
射面上において書込みビームＰ，に対しある間隔離れた
位置（主走査方向では同一位ｒａ）に入射され、書込み
ビームＰ．と同様にｆθレンズ３に入射する６ｒθレン
ズ３透過後は上下位置が異なることにより、同期ビーム
Ｐ．はミラー４上を通過し、感光体５と光学的に等価な
位置に位置させたグレーティング８を走査する。このグ
レーティング８の透過部分を透過した同期用ビームＰ．
はレンズアレイ９により複数、例えば４個の受光素子１
０ａ〜１０ｄに順次集光結像され、これらの受光素子ｌ
Ｏａ＝ｌＯｄから、ＰＬＬ回路ＩＩに対し基準パルス信
号Ｓｒが発生する。より詳細には、受光素子１０により
受光され光電変換された受光信号は各々増幅された後、
加算回路により加算処理される．これにより、グレーテ
イング８の明暗配列に従う主走査方向の走査長全域に渡
るパルス列信号となり、必要に応じて波形整形された後
、ＰＬＬ回路１１により基準パルス信号Ｓｒをｎ逓倍処
理した画素クロックＷｃＬＫが生成出力される．ここに
、ＰＬＬ回路ｌ１は周知のように、位相比較器（ＰＤ）
１２とローパスフィルタ（ＬＰＦ）ｌ３と電圧制御発振
器（ＶＣＯ）１１：１／Ｎ分周器ｌ５とをループ接続し
てなる．即ち、比較器ｌ２で前記基準パルス信号Ｓｒと
、電圧制御発振器ｌ４の帰還出力をｌ／Ｎ分周器１５よ
りＮ逓倍して帰還される帰還パルス信号ｓｂとの位相差
に応じたパルスを出力し、ローパスフィルタｌ３でその
パルスを制御電圧υ．とじて平滑化した後、電圧制御発
振器ｌ４の制御電圧υｉｎとする。電圧制御発振器ｌ４
はその出力をＮ分周した帰還パルス信号ｓｂが基準パル
ス信号Ｓｒと位相同期するように制御して、画素クロツ
クＷ Ｃ Ｌ ｘを半導体レーザ１の駆動回路に対して
出力する。
このようなＰＬＬ回路１１に対し、本実施例では位相誤
差変化補償回路が付加されている。この回路は、基準パ
ルス信号Ｓｒに同期した主走査方向の書込み開始信号Ｌ
Ｇａｔ６を入力とするものであり、まず、この書込み
開始信号Ｌ Ｇａｔｅの立下りによりクリアされるカウ
ンタｌ６が設けられている。また、電圧制御発振器ｌ４
からの画素クロックＷＣＬＫがクロック端子入力され書
込み開始信号Ｌ ＧａｔｅがＤ端子入力されるＤフリツ
プフロツブｌ７が設けられている。このＤフリツブフロ
ツブｌ７のＱ出力は書込み開始信号Ｌ Ｇａｔ６ととも
にＡＮＤゲートｌ８に入力され、書込み開始信号Ｌ Ｇ
ａｔｅと画素クロツクＷ。ＬＫの立上りとの位相差に応
じた期間だけ前記カウンタｌ６をイネーブル状態にする
ものである。このカウンタｌ６はイネーブル状態の間、
発振器ｌ９から入力される発振パルス数をカウントし、
ホールドするものである。このカウンタｌ６の出力側に
は計数値をアナログ値に変換するＤ／Ａコンバータ２ｏ
が接続されている。Ｄ／Ａコンバータ２ｏの出力側には
アナログ値、即ち書込み開始信号Ｌ Ｇａｔｅと画素ク
ロックＷｃＬＫの立上りとの位相差に対応した電圧をＩ
Ｉ御電圧υｐとして生成する電流一電圧変換回路（Ｉ−
Ｖ）２１が接続されている。これらのカウンタ１６、Ｄ
／Ａコンバータ２０及び電流一電圧変換回路２ｌにより
位相差対応の電圧生成回路２２が構成されている．さら
に．ｍ流一電圧変換回路２ｌの出力側にはその制御電圧
υｐを制御電圧υ１ に平滑化する積分回路２３が接続
されている。この積分回路２３は書込み開始信号Ｌ Ｇ
ａｔｅの出力時間Ｔ．間に相当するブランキング時間Ｔ
１より長い時定数を持つものである。ついで、この制御
電圧υ１ を前記ローバスフィルタｌ３からの制御電圧
υ．と加算して前記電圧制ｇ４発振器ｌ４に入力させる
加算器２４が設けられている。
差変化補償回路が付加されている。この回路は、基準パ
ルス信号Ｓｒに同期した主走査方向の書込み開始信号Ｌ
Ｇａｔ６を入力とするものであり、まず、この書込み
開始信号Ｌ Ｇａｔｅの立下りによりクリアされるカウ
ンタｌ６が設けられている。また、電圧制御発振器ｌ４
からの画素クロックＷＣＬＫがクロック端子入力され書
込み開始信号Ｌ ＧａｔｅがＤ端子入力されるＤフリツ
プフロツブｌ７が設けられている。このＤフリツブフロ
ツブｌ７のＱ出力は書込み開始信号Ｌ Ｇａｔ６ととも
にＡＮＤゲートｌ８に入力され、書込み開始信号Ｌ Ｇ
ａｔｅと画素クロツクＷ。ＬＫの立上りとの位相差に応
じた期間だけ前記カウンタｌ６をイネーブル状態にする
ものである。このカウンタｌ６はイネーブル状態の間、
発振器ｌ９から入力される発振パルス数をカウントし、
ホールドするものである。このカウンタｌ６の出力側に
は計数値をアナログ値に変換するＤ／Ａコンバータ２ｏ
が接続されている。Ｄ／Ａコンバータ２ｏの出力側には
アナログ値、即ち書込み開始信号Ｌ Ｇａｔｅと画素ク
ロックＷｃＬＫの立上りとの位相差に対応した電圧をＩ
Ｉ御電圧υｐとして生成する電流一電圧変換回路（Ｉ−
Ｖ）２１が接続されている。これらのカウンタ１６、Ｄ
／Ａコンバータ２０及び電流一電圧変換回路２ｌにより
位相差対応の電圧生成回路２２が構成されている．さら
に．ｍ流一電圧変換回路２ｌの出力側にはその制御電圧
υｐを制御電圧υ１ に平滑化する積分回路２３が接続
されている。この積分回路２３は書込み開始信号Ｌ Ｇ
ａｔｅの出力時間Ｔ．間に相当するブランキング時間Ｔ
１より長い時定数を持つものである。ついで、この制御
電圧υ１ を前記ローバスフィルタｌ３からの制御電圧
υ．と加算して前記電圧制ｇ４発振器ｌ４に入力させる
加算器２４が設けられている。
このような構成において、まず、室温（常温）時であっ
てＰＬＬ回路１１がロックしている状態で書込み開始信
号Ｌ Ｇａｔ６と画素クロックＷｃＬＫの立上りとの
位相差がｌ８０゜となるように、ＰＬＬ回路１ｌ及び補
償回路のゲインが調整されている。
てＰＬＬ回路１１がロックしている状態で書込み開始信
号Ｌ Ｇａｔ６と画素クロックＷｃＬＫの立上りとの
位相差がｌ８０゜となるように、ＰＬＬ回路１ｌ及び補
償回路のゲインが調整されている。
そして、実際の書込み動作において、書込み開始信号Ｌ
Ｇａｔｅの立下りによりクリアされたカウンタｌ６は
、書込み開始信号Ｌ Ｇａｔ６の立上りによりイネーブ
ル状態となり、発振器ｌ９の発振パルス数を計数する。
Ｇａｔｅの立下りによりクリアされたカウンタｌ６は
、書込み開始信号Ｌ Ｇａｔ６の立上りによりイネーブ
ル状態となり、発振器ｌ９の発振パルス数を計数する。
この計数動作は画素クロックＷｃＬＫの立上り時点で停
止し、その計数値を書込み開始信号Ｌ Ｇａｔ６が立下
るまで保持する。よって、このようなカウンタ１６にお
ける計数値は書込み開始信号Ｌ Ｇａｔｅと画素クロッ
クＷｃいの立上りとの位相差に相当するものであり、Ｄ
／Ａコンバータ２０によりアナログ値に変換された後、
電流一電圧変換回路２ｌにより制御電圧υｐが生成され
る。この制御電圧υｐは積分回路２３により平滑化され
制御電圧υ，となって加算器２４に入力され、ＰＬＬ回
路Ｉｌ内のローバスフィルタ１３から得られる通常の制
御電圧υ．と加算されて電圧制御発振器１４に入力され
る。
止し、その計数値を書込み開始信号Ｌ Ｇａｔ６が立下
るまで保持する。よって、このようなカウンタ１６にお
ける計数値は書込み開始信号Ｌ Ｇａｔｅと画素クロッ
クＷｃいの立上りとの位相差に相当するものであり、Ｄ
／Ａコンバータ２０によりアナログ値に変換された後、
電流一電圧変換回路２ｌにより制御電圧υｐが生成され
る。この制御電圧υｐは積分回路２３により平滑化され
制御電圧υ，となって加算器２４に入力され、ＰＬＬ回
路Ｉｌ内のローバスフィルタ１３から得られる通常の制
御電圧υ．と加算されて電圧制御発振器１４に入力され
る。
このような動作において、書込み開始信号ＬＧａｔｅと
画素クロックＷＣＬＫの立上りとの位相差が、環境温度
変化により常温時（ｌ８０゜）よりも大きくなり、第２
図中に示すようにイネーブル期間（位相差）がＷ．のよ
うになると、カウンタｌ６の計数値が大きくなり、生成
される制御電圧υｐも常温時よりも大きくなる。この制
御電圧υｐは書込み開始信号Ｌ Ｇａｔｅが立下ると、
第２図に示すようにクリアされてＯとなるが、書込み開
始信号Ｌ Ｑａｔｅのブランキング時間Ｔ１ より長い
時定数を持つ積分回路２３により、書込み開始信号Ｌ
Ｇａｔｅの次の立上りまで維持される。よって、制Ｗ電
圧υ１ を用いて、位相差Ｗ．が常温時の位相差となる
ように電圧ＩＩＪ御発振器１４を制御する。
画素クロックＷＣＬＫの立上りとの位相差が、環境温度
変化により常温時（ｌ８０゜）よりも大きくなり、第２
図中に示すようにイネーブル期間（位相差）がＷ．のよ
うになると、カウンタｌ６の計数値が大きくなり、生成
される制御電圧υｐも常温時よりも大きくなる。この制
御電圧υｐは書込み開始信号Ｌ Ｇａｔｅが立下ると、
第２図に示すようにクリアされてＯとなるが、書込み開
始信号Ｌ Ｑａｔｅのブランキング時間Ｔ１ より長い
時定数を持つ積分回路２３により、書込み開始信号Ｌ
Ｇａｔｅの次の立上りまで維持される。よって、制Ｗ電
圧υ１ を用いて、位相差Ｗ．が常温時の位相差となる
ように電圧ＩＩＪ御発振器１４を制御する。
一方、書込み開始信号Ｌ Ｇａｔｅと画素クロックＷ
Ｃ Ｌ Ｋの立上りとの位相差が、常温時よりも小さく
なり、第２図中に示すようにイネーブル期間（位相差）
がＷ，のようになった場合には、カウンタｌ６の計数値
が小さくなり、生成される制御電圧υｐも常温時よりも
小さくなる。よって、これを積分した制御電圧υ１ を
用いて、位相差Ｗ．が常温時の位相差となるように電圧
制御発振器１４を制御する。
Ｃ Ｌ Ｋの立上りとの位相差が、常温時よりも小さく
なり、第２図中に示すようにイネーブル期間（位相差）
がＷ，のようになった場合には、カウンタｌ６の計数値
が小さくなり、生成される制御電圧υｐも常温時よりも
小さくなる。よって、これを積分した制御電圧υ１ を
用いて、位相差Ｗ．が常温時の位相差となるように電圧
制御発振器１４を制御する。
このような制御電圧υ１ は、積分回路２３の時定数に
従い徐々に変動するものであり、その変動幅もローパス
フィルタｌ３側からの本来の制御電圧υ．に比べて非常
に小さいものであり、ＰＬＬ回路１１がロック状態から
外れるようなことはない。
従い徐々に変動するものであり、その変動幅もローパス
フィルタｌ３側からの本来の制御電圧υ．に比べて非常
に小さいものであり、ＰＬＬ回路１１がロック状態から
外れるようなことはない。
発明の効果
本発明は、上述したように、主走査方向の書込み開始信
号とレーザ光源変調用の画素クロックとの位相差に対応
した電圧を生成する電圧生成回路を設け、その位相差対
応の電圧を加算器によりＰＬＬ回路中の電圧制御発振器
の入力に加算させるようにしたので、書込みσａ始信号
と画素クロックとの位相誤差量がＰＬＬ回路の電圧制御
発振器において常に補償制御されることになる、環境温
度が変化しても位相誤差の変動を防止でき、良好なる位
置精度を持つ画像を得ることが可能となり、特に、位相
差対応の電圧を積分回路を経て電圧制御発振器に入力さ
せることにより、徐々に変動する電圧であってＰＬＬ回
路本来の制御電圧に比して非常に小さいものであり、Ｐ
ＬＬ回路のロック解除を防止して上記制御を行わせるこ
とができ、さらには、この積分回路の時定数がブランキ
ング時間よりも長いので、検出生成された位相差対応の
電圧を次の書込み開始信号の立上りまで維持して、位相
差変化補償用の制御に供することができるものである。
号とレーザ光源変調用の画素クロックとの位相差に対応
した電圧を生成する電圧生成回路を設け、その位相差対
応の電圧を加算器によりＰＬＬ回路中の電圧制御発振器
の入力に加算させるようにしたので、書込みσａ始信号
と画素クロックとの位相誤差量がＰＬＬ回路の電圧制御
発振器において常に補償制御されることになる、環境温
度が変化しても位相誤差の変動を防止でき、良好なる位
置精度を持つ画像を得ることが可能となり、特に、位相
差対応の電圧を積分回路を経て電圧制御発振器に入力さ
せることにより、徐々に変動する電圧であってＰＬＬ回
路本来の制御電圧に比して非常に小さいものであり、Ｐ
ＬＬ回路のロック解除を防止して上記制御を行わせるこ
とができ、さらには、この積分回路の時定数がブランキ
ング時間よりも長いので、検出生成された位相差対応の
電圧を次の書込み開始信号の立上りまで維持して、位相
差変化補償用の制御に供することができるものである。
図面は本発明の一実施例を示すもので、第１図はブロッ
ク図，第２図はタイミングチャート、第３図はレーザプ
リンタ例を示す斜視図である。 １・・・レーザ光源、１ｌ・・・ＰＬＬ回路、１４・・
・電圧制御発振器、２２・・・電圧生成回路、２３・・
・積分回路、２４・・・加算器、Ｐ１・・・書込みビー
ム、Ｐ１・・同期ビーム、Ｓｒ・・・基準パルス信号、
Ｌ Ｇａｔｅ・・・書込み開始信号、ＷｃＬＫ・・・画
素クロック、Ｔ・・・ブランキング時間 出 願 人 株式会社 リ コＶノ
ク図，第２図はタイミングチャート、第３図はレーザプ
リンタ例を示す斜視図である。 １・・・レーザ光源、１ｌ・・・ＰＬＬ回路、１４・・
・電圧制御発振器、２２・・・電圧生成回路、２３・・
・積分回路、２４・・・加算器、Ｐ１・・・書込みビー
ム、Ｐ１・・同期ビーム、Ｓｒ・・・基準パルス信号、
Ｌ Ｇａｔｅ・・・書込み開始信号、ＷｃＬＫ・・・画
素クロック、Ｔ・・・ブランキング時間 出 願 人 株式会社 リ コＶノ
Claims (1)
- 【特許請求の範囲】 １、書込みビームの他に同期ビームを用い、この同期ビ
ームに基づき主走査方向全域に渡って生成される基準パ
ルス信号と位相同期した画素クロックをＰＬＬ回路によ
り発生させ、この画素クロックに同期した画像情報によ
り書込みビーム用のレーザ光源を変調させて光書込みを
行わせる多点同期光書込み装置において、主走査方向の
書込み開始信号と前記画素クロックとの位相差に対応し
た電圧を生成する電圧生成回路を設け、この電圧生成回
路により生成された電圧を前記ＰＬＬ回路中の電圧制御
発振器の入力に加算させる加算器を設けたことを特徴と
する多点同期光書込み装置。 ２、書込み開始信号のないブランキング時間より長い時
定数を持ち、電圧生成回路により生成された電圧を積分
して加算器に出力する積分回路を設けたことを特徴とす
る請求項１記載の多点同期光書込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1190850A JP2749889B2 (ja) | 1989-07-24 | 1989-07-24 | 多点同期光書込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1190850A JP2749889B2 (ja) | 1989-07-24 | 1989-07-24 | 多点同期光書込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0354512A true JPH0354512A (ja) | 1991-03-08 |
| JP2749889B2 JP2749889B2 (ja) | 1998-05-13 |
Family
ID=16264816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1190850A Expired - Fee Related JP2749889B2 (ja) | 1989-07-24 | 1989-07-24 | 多点同期光書込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2749889B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377906A (ja) * | 1989-08-21 | 1991-04-03 | Ricoh Co Ltd | 多点同期光書込み装置 |
-
1989
- 1989-07-24 JP JP1190850A patent/JP2749889B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377906A (ja) * | 1989-08-21 | 1991-04-03 | Ricoh Co Ltd | 多点同期光書込み装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2749889B2 (ja) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7834902B2 (en) | Pixel clock creation method, pixel clock creation device, optical scanning device, and image forming apparatus | |
| US4694156A (en) | Pixel placement sensing arrangement using split detecting elements | |
| US4212018A (en) | Laser beam recording system | |
| US4663523A (en) | Spatial pixel clock synchronization system | |
| US5012089A (en) | Scanning beam control system and optical scale structure useful thereto | |
| EP0520809B1 (en) | Pixel clock phase lock loop for a laser scanner | |
| US5059987A (en) | Synchronizing signal generating system | |
| JP5549128B2 (ja) | 画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法 | |
| US4803367A (en) | Light beam scanning apparatus employing beam modulation in accordance with the start of scan and end of scan signals | |
| JP2749897B2 (ja) | 多点同期光書込み装置 | |
| EP0535783B1 (en) | Method and apparatus for reducing pixel clock jitter in a laser scanner | |
| JPH0354512A (ja) | 多点同期光書込み装置 | |
| WO1991020152A1 (en) | Scanner with a linearized vco pixel clock | |
| US5095315A (en) | Multipoint synchronization optical writing apparatus | |
| JP2693523B2 (ja) | 多点同期方式の光走査装置 | |
| JPH0377906A (ja) | 多点同期光書込み装置 | |
| JP2783822B2 (ja) | Ｐｌｌ回路のアンロック検出方法及びその装置 | |
| JP2828681B2 (ja) | 多点同期光書込み装置 | |
| JPS6058774A (ja) | 同期信号発生回路 | |
| JPH05344292A (ja) | 光走査装置 | |
| Toyen | Generation of precision pixel clock in laser printers and scanners | |
| JP3640365B2 (ja) | 光ビーム記録装置 | |
| JPH0373908A (ja) | 多点同期方式の光書込み記録装置 | |
| JP2000152001A (ja) | ラスタ出力スキャナの非線形色ずれを補正する電子回路 | |
| JP3500271B2 (ja) | マルチビーム画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |