JPH0354842A - 集積回路素子のテスト方法 - Google Patents
集積回路素子のテスト方法Info
- Publication number
- JPH0354842A JPH0354842A JP1190099A JP19009989A JPH0354842A JP H0354842 A JPH0354842 A JP H0354842A JP 1190099 A JP1190099 A JP 1190099A JP 19009989 A JP19009989 A JP 19009989A JP H0354842 A JPH0354842 A JP H0354842A
- Authority
- JP
- Japan
- Prior art keywords
- test
- integrated circuit
- pads
- bonding
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路素子のテスト方法に係り、特に集積
回路素子を集積回路保持手段となるＴＡＢテープ上に接
続した後にその接続状態をテストする場合に好適な集積
回路素子のテスト方法に関する。
回路素子を集積回路保持手段となるＴＡＢテープ上に接
続した後にその接続状態をテストする場合に好適な集積
回路素子のテスト方法に関する。
シリコンウエハから切り出された集積回路（以下ｒｌｃ
Ｊという．）チップの実装技術のひとつとしてＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａ ｔｅｄＢｏｎｄｉｎｇ）
方式が知られている（例えば日経マイクロデバイスｌ９
８７年９月号Ｐ９９〜Ｐ１０６参照）。第４図にこのＴ
ＡＢ方式によってボンデイングされたＩＣチソプｉ及び
その周辺部分の様子を示す。同図においてＩＣチノプｌ
はＸ方向を長手方向とするポリイミド製のＴＡＢテーブ
２上にボンディングされて保持されている。このＴＡＢ
テープ２には予めボンディング用のリード（導線）３が
等間隔に印刷されている。ボンディング時には、直線状
に多数配置されたＩＣチソブｌの移動に応してＴＡＢテ
ープ２を映写フィルムのコマ送りと同様な原理でＸ方向
に送出し、ボンディングツールの所定位置にリード３と
ＩＣチップｌが移送された時点で、リード３の内側（イ
ンナリード）とＩＣチップ上に設けられた複数の接続端
子（パノド）とを一括してポンディング（接Ｖｆ．）す
る。１つのボンディングが完了すると次のリードとＩＣ
チソプとがボンディングツールの所定位置に移送されて
ボンディングが行われ、以下同様の動作が繰り返される
。これにより、第４図に示すようにポンディングされた
ＩＣチソブ１がＸ方向に多数並んだＴＡＢテーブ２が得
られる． かかるＴＡＢテーブ２にポンディングされたＩＣチンプ
１のテスト方法として、テスト用ソケントを用いる方法
が知られている．第５図にこのテスト用ソケット５と、
これに装着されたＴＡＢテー１２の概略断面図を示す。
Ｊという．）チップの実装技術のひとつとしてＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａ ｔｅｄＢｏｎｄｉｎｇ）
方式が知られている（例えば日経マイクロデバイスｌ９
８７年９月号Ｐ９９〜Ｐ１０６参照）。第４図にこのＴ
ＡＢ方式によってボンデイングされたＩＣチソプｉ及び
その周辺部分の様子を示す。同図においてＩＣチノプｌ
はＸ方向を長手方向とするポリイミド製のＴＡＢテーブ
２上にボンディングされて保持されている。このＴＡＢ
テープ２には予めボンディング用のリード（導線）３が
等間隔に印刷されている。ボンディング時には、直線状
に多数配置されたＩＣチソブｌの移動に応してＴＡＢテ
ープ２を映写フィルムのコマ送りと同様な原理でＸ方向
に送出し、ボンディングツールの所定位置にリード３と
ＩＣチップｌが移送された時点で、リード３の内側（イ
ンナリード）とＩＣチップ上に設けられた複数の接続端
子（パノド）とを一括してポンディング（接Ｖｆ．）す
る。１つのボンディングが完了すると次のリードとＩＣ
チソプとがボンディングツールの所定位置に移送されて
ボンディングが行われ、以下同様の動作が繰り返される
。これにより、第４図に示すようにポンディングされた
ＩＣチソブ１がＸ方向に多数並んだＴＡＢテーブ２が得
られる． かかるＴＡＢテーブ２にポンディングされたＩＣチンプ
１のテスト方法として、テスト用ソケントを用いる方法
が知られている．第５図にこのテスト用ソケット５と、
これに装着されたＴＡＢテー１２の概略断面図を示す。
この方法は、テスト用ソケソト５の上部５ａと下部５ｂ
とによってＩＣチップ１を配置したＴＡＢテープ２を上
下から挟み、テスト用ソケットの上部５ａの下面に設け
られた接触ビン６とＴＡＢテーブ２上のテストパッド４
とを接触させ、外部ビン７を介して所定の電圧及びイ３
号をＩＣチップに供給することによってＩＣチソプｌの
電気的特性及び動作特性をテストする。また、この方法
はＩＣチノプ１とリード３とのボンディングの良、不良
についても同時にテストできる。
とによってＩＣチップ１を配置したＴＡＢテープ２を上
下から挟み、テスト用ソケットの上部５ａの下面に設け
られた接触ビン６とＴＡＢテーブ２上のテストパッド４
とを接触させ、外部ビン７を介して所定の電圧及びイ３
号をＩＣチップに供給することによってＩＣチソプｌの
電気的特性及び動作特性をテストする。また、この方法
はＩＣチノプ１とリード３とのボンディングの良、不良
についても同時にテストできる。
ＴＡＢテープ２にポンディングされたＩＣチノプ１をテ
ストする方法として、他にブローバーを用いる方法があ
る。これは第５図のようなテスト用ソケット５を用いず
にブローパー（テスト信号の収受をする探針）を直接テ
ストバソド４に接触させてＩＣチンブの電気的特性及び
動作特性をテストする方法である。この方法もテストソ
ケットを用いる方法と同様に、ＩＣチフプ１とリ一ド３
とのボンディング不良の検出が可能である。
ストする方法として、他にブローバーを用いる方法があ
る。これは第５図のようなテスト用ソケット５を用いず
にブローパー（テスト信号の収受をする探針）を直接テ
ストバソド４に接触させてＩＣチンブの電気的特性及び
動作特性をテストする方法である。この方法もテストソ
ケットを用いる方法と同様に、ＩＣチフプ１とリ一ド３
とのボンディング不良の検出が可能である。
上記のようにＴＡＢテープ２にボンディングしてからテ
ストするものの他に、ＴＡＢテープ２にボンディングす
る以前にＩＣチップ１の動作をテストする方法の一つと
してスキャンテスト方法が知られている．この方法はＩ
Ｃチップの内部に、１Ｃチップ本来の機能を果たす回路
とは別にスキャンテスト回路を組み込み、このスキャン
テスト回路を構戒するスキャン回路によってｒＣパソド
（ボンディング用のバンプが形威される部分）と内部回
路との間に設けられたスイッチイングゲートを所定のパ
ターンで順次オン、オフ（スキャンニング）することに
よってテストを行うものである。この方法によればテス
ト用のブローパーを全てのＩＣバノドに接触する必要は
なく、少数のＩＣパノド（例えば２００ビンのＩＣに対
してＩＯピン分のＩＣパッド）のみに接触させ、スキャ
ン回路でスイソチイングゲートの切り換えを行うことに
よって全てのＩＣパソドにブローバーを接触させたのと
同等のテス１−が可能となる。
ストするものの他に、ＴＡＢテープ２にボンディングす
る以前にＩＣチップ１の動作をテストする方法の一つと
してスキャンテスト方法が知られている．この方法はＩ
Ｃチップの内部に、１Ｃチップ本来の機能を果たす回路
とは別にスキャンテスト回路を組み込み、このスキャン
テスト回路を構戒するスキャン回路によってｒＣパソド
（ボンディング用のバンプが形威される部分）と内部回
路との間に設けられたスイッチイングゲートを所定のパ
ターンで順次オン、オフ（スキャンニング）することに
よってテストを行うものである。この方法によればテス
ト用のブローパーを全てのＩＣバノドに接触する必要は
なく、少数のＩＣパノド（例えば２００ビンのＩＣに対
してＩＯピン分のＩＣパッド）のみに接触させ、スキャ
ン回路でスイソチイングゲートの切り換えを行うことに
よって全てのＩＣパソドにブローバーを接触させたのと
同等のテス１−が可能となる。
ところで、第５図に示すテスト用ソケソト５を用いるテ
スト方法の場合には、接触ビン６とテストバソド４との
接触は機械的なものであるため、テストの信頼性等の観
点からＴＡＢテープ２に印刷される各テストパッドの間
隔はある程度の距離が必要である。一方、このテストパ
ッドの間隔が広がると、これに伴って必然的に幅の広い
ＴＡＢテーブ２が必要となり、高価なポイリミド製のＴ
ＡＢテープそ多く使わなければならず、高コストになる
。
スト方法の場合には、接触ビン６とテストバソド４との
接触は機械的なものであるため、テストの信頼性等の観
点からＴＡＢテープ２に印刷される各テストパッドの間
隔はある程度の距離が必要である。一方、このテストパ
ッドの間隔が広がると、これに伴って必然的に幅の広い
ＴＡＢテーブ２が必要となり、高価なポイリミド製のＴ
ＡＢテープそ多く使わなければならず、高コストになる
。
具体的な例でみると、２００ピンのｔＣに対してテスト
パッドの間隔を０．２５ｍｍとした場合にはＴＡＢテー
プは３５ｎ＋ｍ幅のものですむ．しかし、テストの信頼
性等を考慮するとテストパッドの間隔は０．５旧程度に
する必要があり、この場合には、７５ｍｍ幅のＴＡＢテ
ープを用いなければならず、その分のコストの上昇が個
々のＩＣの価格の上昇につながる． また、２００ピン以上のＩＣになるとテストパッドの間
隔の問題の他に、ＴＡＢテープに印刷されるリードやテ
ストバンドの配線及び構造が複雑となり、更に接触ピン
とテストパッドとを確実に接触させることが困難になる
。特に、近年の多ピン化傾向に沿って将来３００ビン、
５００ピン・・・という多ビンのＩＣが現れると、ＴＡ
Ｂテープのコスト、テスト用ソケットのコスト、テスト
コスト、及びテストの信頼性が大きな問題となる。
パッドの間隔を０．２５ｍｍとした場合にはＴＡＢテー
プは３５ｎ＋ｍ幅のものですむ．しかし、テストの信頼
性等を考慮するとテストパッドの間隔は０．５旧程度に
する必要があり、この場合には、７５ｍｍ幅のＴＡＢテ
ープを用いなければならず、その分のコストの上昇が個
々のＩＣの価格の上昇につながる． また、２００ピン以上のＩＣになるとテストパッドの間
隔の問題の他に、ＴＡＢテープに印刷されるリードやテ
ストバンドの配線及び構造が複雑となり、更に接触ピン
とテストパッドとを確実に接触させることが困難になる
。特に、近年の多ピン化傾向に沿って将来３００ビン、
５００ピン・・・という多ビンのＩＣが現れると、ＴＡ
Ｂテープのコスト、テスト用ソケットのコスト、テスト
コスト、及びテストの信頼性が大きな問題となる。
ブローバーを用いてテストする方法についても上記と同
様の問題が生じ、ブローバーを用いたテスト装置が大掛
かりなものとなり、テストコストが高くなる。
様の問題が生じ、ブローバーを用いたテスト装置が大掛
かりなものとなり、テストコストが高くなる。
一方、スキャンテスト方法の場合には上記のような問題
は生しないが、スキャンテスト方法はあくまでもＩＣチ
ップをボンデイングする以前のテスト方法であるため、
ボンデイングの際に生じるＩＣパッドとＴＡＢテープの
リードとの間の接続状態はテストできない， 本発明は上記の点に鑑みてなされたものであり、接続端
子数の多い集積回路素子を幅の狭い集積回路保持手段の
導線に接続して、全ての集積回路素子の接続状態（特に
接続不良やオーブン不良）や導線の断線等を確実にテス
トすることができる集積回路素子のテスト方法を提供す
ることを目的とする。
は生しないが、スキャンテスト方法はあくまでもＩＣチ
ップをボンデイングする以前のテスト方法であるため、
ボンデイングの際に生じるＩＣパッドとＴＡＢテープの
リードとの間の接続状態はテストできない， 本発明は上記の点に鑑みてなされたものであり、接続端
子数の多い集積回路素子を幅の狭い集積回路保持手段の
導線に接続して、全ての集積回路素子の接続状態（特に
接続不良やオーブン不良）や導線の断線等を確実にテス
トすることができる集積回路素子のテスト方法を提供す
ることを目的とする。
上記目的を達成するための本発明は、内部に自己診断機
能を有する集積回路素子の複数の接続端子と上記集積回
路素子を保持するための集積回路保持手段に設けられた
複数の導線とを接続した後に該集積回路素子の接続状態
をテストする集積回路素子のテスト方法において、 前記集積回路保持手段上に第１及び第２のテストパノド
を設け、該第１のテストパッドと一の導線とを接続し、
前記第２のテストパッドに前記一のＲ線以外の複数の導
線を接続し、前記自己診断機能により前記第１及び第２
のテストパソドを介して前記複数の接続端子と前記複数
の導線とのそれぞれの接続状態をテストするものである
．〔作用］ 本発明は前記のｆＪＩ′ｉｆｌによって、複数の接続端
子から集積回路素子本来の回路に接続される複数の経路
は、自己診断ａ能により所定の順番で一時的にオン状態
とされ、これにより第１のテストパッドと第２のテスト
パソドとはオン状態とされた経路を介して接続される．
かかる接続状態時に、第■のテストパッドと第２のテス
トパノドとの導通状態をテストすることによって、オン
状態とされた経路に対応する接続端子における接続の不
良を検出することができる。自己診断ｉ能によって複数
の経路を順次オン状態とすることにより、第１及び第２
のテストパッドを用いるだけで全ての接続端子における
接続のテストを行うことが可能となる。このため、従来
方法のように集積回路保持手段上に接続端子の数（ピン
数）と同し数のテストパッドを設ける必要がなくなり、
第１及び第２のテストパッドの他に自己診断機能に必要
なテストバンドのみを設ければよい。
能を有する集積回路素子の複数の接続端子と上記集積回
路素子を保持するための集積回路保持手段に設けられた
複数の導線とを接続した後に該集積回路素子の接続状態
をテストする集積回路素子のテスト方法において、 前記集積回路保持手段上に第１及び第２のテストパノド
を設け、該第１のテストパッドと一の導線とを接続し、
前記第２のテストパッドに前記一のＲ線以外の複数の導
線を接続し、前記自己診断機能により前記第１及び第２
のテストパソドを介して前記複数の接続端子と前記複数
の導線とのそれぞれの接続状態をテストするものである
．〔作用］ 本発明は前記のｆＪＩ′ｉｆｌによって、複数の接続端
子から集積回路素子本来の回路に接続される複数の経路
は、自己診断ａ能により所定の順番で一時的にオン状態
とされ、これにより第１のテストパッドと第２のテスト
パソドとはオン状態とされた経路を介して接続される．
かかる接続状態時に、第■のテストパッドと第２のテス
トパノドとの導通状態をテストすることによって、オン
状態とされた経路に対応する接続端子における接続の不
良を検出することができる。自己診断ｉ能によって複数
の経路を順次オン状態とすることにより、第１及び第２
のテストパッドを用いるだけで全ての接続端子における
接続のテストを行うことが可能となる。このため、従来
方法のように集積回路保持手段上に接続端子の数（ピン
数）と同し数のテストパッドを設ける必要がなくなり、
第１及び第２のテストパッドの他に自己診断機能に必要
なテストバンドのみを設ければよい。
〔実施例〕
以下に本発明のｌ実施例を第ｌ図乃至第３図を参照して
説明する。第１図は第４図と同様に集積回路保持手段と
なるＴＡＢテープ２に印刷されたリード（導線）３に集
積回路素子の１つであるＩＣチップ１の各接続端子がボ
ンデイングされた状態を示すものである。尚、第１図に
おいて第４図と同一の構戒部分については同一符号を付
すことにより、その詳細な説明を省略する．本実施例で
は、第４図に示す従来のＴＡＢテープ２のテストパ，ド
の配置を第１図に示すような配置とする（簡単のため第
ｌ図では【Ｃチノプの左側のテストパッドとこれに対応
するリードの配置だけを示す。）。即ち、従来の方法で
は、第４図に示すようにＴＡＢテープ２上に多数のテス
トバットを設けていたが、本実施例では、第１図に示す
ように２つのテストパ，ド４ａ・４ｂを設け、テストパ
ソド４ａに接続されるリード３ａ以外の全てのりード３
ｂをテストパソド４ｂに接続する．第２図は第１図のテ
ストパソド４ａ・４ｂとＩＣチップｌとの接続状態及び
ＩＣチップ１の内部回路を示すブロソク図である。同図
においてＩｃチソブｌの周囲には一端をテストバフド４
ｂに共通接続されるリード３ｂの他端を接続するための
ＩＣパッド（接続端子）Ｃ＋、Ｃｚ、・・・、Ｃ，１（
ここで、ｎはＩＣのピン数に対応する。）と、テストパ
ッド４ａに接続されるリード３ａの他端を接続するため
のＩＣパソドＣ，，．Ｉとを有する。
説明する。第１図は第４図と同様に集積回路保持手段と
なるＴＡＢテープ２に印刷されたリード（導線）３に集
積回路素子の１つであるＩＣチップ１の各接続端子がボ
ンデイングされた状態を示すものである。尚、第１図に
おいて第４図と同一の構戒部分については同一符号を付
すことにより、その詳細な説明を省略する．本実施例で
は、第４図に示す従来のＴＡＢテープ２のテストパ，ド
の配置を第１図に示すような配置とする（簡単のため第
ｌ図では【Ｃチノプの左側のテストパッドとこれに対応
するリードの配置だけを示す。）。即ち、従来の方法で
は、第４図に示すようにＴＡＢテープ２上に多数のテス
トバットを設けていたが、本実施例では、第１図に示す
ように２つのテストパ，ド４ａ・４ｂを設け、テストパ
ソド４ａに接続されるリード３ａ以外の全てのりード３
ｂをテストパソド４ｂに接続する．第２図は第１図のテ
ストパソド４ａ・４ｂとＩＣチップｌとの接続状態及び
ＩＣチップ１の内部回路を示すブロソク図である。同図
においてＩｃチソブｌの周囲には一端をテストバフド４
ｂに共通接続されるリード３ｂの他端を接続するための
ＩＣパッド（接続端子）Ｃ＋、Ｃｚ、・・・、Ｃ，１（
ここで、ｎはＩＣのピン数に対応する。）と、テストパ
ッド４ａに接続されるリード３ａの他端を接続するため
のＩＣパソドＣ，，．Ｉとを有する。
さらにＩＣチソプ１の内部には、スキャン回路１０、ス
イソチイングゲートＡ１〜Ａ−’Ｂ＋〜Ｂ、及びこれら
の周辺回路がＩＣチップ製造時に予め組み込まれている
。
イソチイングゲートＡ１〜Ａ−’Ｂ＋〜Ｂ、及びこれら
の周辺回路がＩＣチップ製造時に予め組み込まれている
。
スキャン回路１０は、木来はボンディング前のＩｃチッ
プに対しスキャンテストを行うためのものであるが、本
実施例ではボンディング後におけるリード３とＩＣチッ
プ１との接続状態のテストにも用いる。スイソチイング
ゲートＡ，〜Ａ０及びスイノチイングゲートＢｌ−Ｂ，
，は、スキャン回路１０から送られる信号によって順次
オン状態又はオフ状態となり、ｒｃチ・ノブ本来の機能
を果たす回路１１＋〜１ｌ，ｌとＩＣパフドＣ ＋ ”
” Ｃ −との間を導通し又は遍断する。また、スキャ
ン回路１０はｒｃパソド１２ａ−１２ｂを介してスキャ
ン回路ＩＯに電源を供給するためのテストパソド１３ａ
− １３ｂに接続されている．第２図には示されていな
いが、ＩＣチップｌの内部にはボンディング前にスキャ
ンテストを行うためのエネルギー、及び所定の信号を供
給し又は検出するための回路が設けられている。しかし
、この回路はボンディング後のＩＧパッドの接続状態の
テストには直接関係がないのでここでの説明は省略する
。
プに対しスキャンテストを行うためのものであるが、本
実施例ではボンディング後におけるリード３とＩＣチッ
プ１との接続状態のテストにも用いる。スイソチイング
ゲートＡ，〜Ａ０及びスイノチイングゲートＢｌ−Ｂ，
，は、スキャン回路１０から送られる信号によって順次
オン状態又はオフ状態となり、ｒｃチ・ノブ本来の機能
を果たす回路１１＋〜１ｌ，ｌとＩＣパフドＣ ＋ ”
” Ｃ −との間を導通し又は遍断する。また、スキャ
ン回路１０はｒｃパソド１２ａ−１２ｂを介してスキャ
ン回路ＩＯに電源を供給するためのテストパソド１３ａ
− １３ｂに接続されている．第２図には示されていな
いが、ＩＣチップｌの内部にはボンディング前にスキャ
ンテストを行うためのエネルギー、及び所定の信号を供
給し又は検出するための回路が設けられている。しかし
、この回路はボンディング後のＩＧパッドの接続状態の
テストには直接関係がないのでここでの説明は省略する
。
次に、ボンディング後の接続状態を試験するための手順
について説明する。まずスキャン回路ＩＯによってスイ
ッチイングゲートＡ Ｉ ”Ａ，，を全てオフとする（
即ちＩＣパソドＣ，−Ｃｎと回路１１＋〜ｌ１，，を速
断する。）。次に、スキャン回路１０からスイッチイン
グゲート８１〜Ｂ，，に信号を送り、第３図に示すよう
にスイノチイングゲートＢ．−Ｉ３，を所定の順序で順
次にオン状態とする。たとえば、スイソチイングゲート
ＢＩがオン状態の場合にはテストパッド４ａはＩＣパソ
ドＣ ｐ＊ ＋、スイッチイングゲートＢ，、■ｃパソ
ドＣ１を介してテストパノド４ｂと接続された状態にな
る。この状態でテストパノド４ａ・４ｂ間の導通チェノ
クを行うことによって、ＩＣバソドＣ１及びＣ Ｉｌ＊
，のボンディング状態のテスト及び対応するり一ド３
の断線テストを行うことができる。以下同様にスイソチ
イングゲートＢ．〜Ｂ７を順次オン状態とすることによ
って対応するＩＣパノドＣ！〜Ｃ７のポンディングのテ
スト及び各々に対応するリード３のＵＴ線テストを行う
ことができる。
について説明する。まずスキャン回路ＩＯによってスイ
ッチイングゲートＡ Ｉ ”Ａ，，を全てオフとする（
即ちＩＣパソドＣ，−Ｃｎと回路１１＋〜ｌ１，，を速
断する。）。次に、スキャン回路１０からスイッチイン
グゲート８１〜Ｂ，，に信号を送り、第３図に示すよう
にスイノチイングゲートＢ．−Ｉ３，を所定の順序で順
次にオン状態とする。たとえば、スイソチイングゲート
ＢＩがオン状態の場合にはテストパッド４ａはＩＣパソ
ドＣ ｐ＊ ＋、スイッチイングゲートＢ，、■ｃパソ
ドＣ１を介してテストパノド４ｂと接続された状態にな
る。この状態でテストパノド４ａ・４ｂ間の導通チェノ
クを行うことによって、ＩＣバソドＣ１及びＣ Ｉｌ＊
，のボンディング状態のテスト及び対応するり一ド３
の断線テストを行うことができる。以下同様にスイソチ
イングゲートＢ．〜Ｂ７を順次オン状態とすることによ
って対応するＩＣパノドＣ！〜Ｃ７のポンディングのテ
スト及び各々に対応するリード３のＵＴ線テストを行う
ことができる。
上記のように、ＩＣチップｌをＴＡＢテープ２にボンデ
ィングした後にもスキャン回路ｌＯを用いることにより
、ボンディング後のテストに必要なテストパソドは４ａ
・４ｂ−１３ａ−１３ｂの４つのみとなり、これだけで
すべてのＩＣパッドのボンディングのテストが可能とな
る。従って、従来のテスト用ソケットを用いた方法（第
５図参照）やプローバーによる方法と比較して、必要な
テストパッドの数が極めて少なくなる。
ィングした後にもスキャン回路ｌＯを用いることにより
、ボンディング後のテストに必要なテストパソドは４ａ
・４ｂ−１３ａ−１３ｂの４つのみとなり、これだけで
すべてのＩＣパッドのボンディングのテストが可能とな
る。従って、従来のテスト用ソケットを用いた方法（第
５図参照）やプローバーによる方法と比較して、必要な
テストパッドの数が極めて少なくなる。
上述の如く、本発明によれば、ＴＡＢテープ上に設ける
べきテストパッドの数は従来方法に比べ極めて少なくな
るので、テスト時に外部回路と機械的に接触する箇所が
大幅に減少し、各テストバノド間に十分な間隔を確保で
き、且つテストパフドと接触ピンとの接触を確実に行う
ことができ、テストの信頼性が向上する。更に、必要な
テストパノドの数が極めて少ないことから集積回路のピ
ン数が増加しても使用するＴＡＢテープの使用面積は従
来に比べてそれほど必要としないので、高価な’Ｔ Ａ
Ｂテーブの使用量を削減でき、製造コス１・の低滅を
図ることもできる。
べきテストパッドの数は従来方法に比べ極めて少なくな
るので、テスト時に外部回路と機械的に接触する箇所が
大幅に減少し、各テストバノド間に十分な間隔を確保で
き、且つテストパフドと接触ピンとの接触を確実に行う
ことができ、テストの信頼性が向上する。更に、必要な
テストパノドの数が極めて少ないことから集積回路のピ
ン数が増加しても使用するＴＡＢテープの使用面積は従
来に比べてそれほど必要としないので、高価な’Ｔ Ａ
Ｂテーブの使用量を削減でき、製造コス１・の低滅を
図ることもできる。
第１図は本発明の一実施例に使用するＴＡＢテープ及び
これに接続されたＩＣチップの概略を示す図、第２図は
本発明の一実施例のテストを行うＩｃチップ内部の回路
とＴＡＢテープ上のテストパッドとの接続状態を示すプ
ロソク図、第３図はスイッチイングゲートの動作を示す
タイミングチャート、第４図は従来のテスト方法に使用
されるＴＡＢテープ上のテストバソドとＩＣチノブ及び
それらの接続状態を示す図、第５図はテスト用ソケノ１
・でＴＡＢテープを挟んだ状態の概略断面図である。 １・・・！Ｊ積回路（ＩＣ）チップ、 ２−・・ＴＡＢテープ、３・３ａ・３ｂ・・・リード、
４・４ａ・４ｂ・１３ａ・１３ｂ．．．テストパッド、
５・・・テスト用ソケソト、 ６・・・接触ピン、７・・・外部ビン、１０・・・スキ
ャン回路、 １１．〜１ ！Ｉ１・・・回路、 １２ａ’ｌ２ｂ−Ｃ． 〜Ｃｆｉ．．−−− ＩＣパ
ソド、Ａ．−ＡＩＩ −Ｂｌ 〜Ｂ，１・・・スイ・ノ
チイングゲート。
これに接続されたＩＣチップの概略を示す図、第２図は
本発明の一実施例のテストを行うＩｃチップ内部の回路
とＴＡＢテープ上のテストパッドとの接続状態を示すプ
ロソク図、第３図はスイッチイングゲートの動作を示す
タイミングチャート、第４図は従来のテスト方法に使用
されるＴＡＢテープ上のテストバソドとＩＣチノブ及び
それらの接続状態を示す図、第５図はテスト用ソケノ１
・でＴＡＢテープを挟んだ状態の概略断面図である。 １・・・！Ｊ積回路（ＩＣ）チップ、 ２−・・ＴＡＢテープ、３・３ａ・３ｂ・・・リード、
４・４ａ・４ｂ・１３ａ・１３ｂ．．．テストパッド、
５・・・テスト用ソケソト、 ６・・・接触ピン、７・・・外部ビン、１０・・・スキ
ャン回路、 １１．〜１ ！Ｉ１・・・回路、 １２ａ’ｌ２ｂ−Ｃ． 〜Ｃｆｉ．．−−− ＩＣパ
ソド、Ａ．−ＡＩＩ −Ｂｌ 〜Ｂ，１・・・スイ・ノ
チイングゲート。
Claims (1)
- 【特許請求の範囲】 内部に自己診断機能を有する集積回路素子の複数の接
続端子と上記集積回路素子を保持するための集積回路保
持手段に設けられた複数の導線とを接続した後に該集積
回路素子の接続状態をテストする集積回路素子のテスト
方法において、 前記集積回路保持手段上に第１及び第２のテストパッド
を設け、該第１のテストパッドと一の導線とを接続し、
前記第２のテストパッドに前記一の導線以外の複数の導
線を接続し、前記自己診断機能により前記第１及び第２
のテストパッドを介して前記複数の接続端子と前記複数
の導線とのそれぞれの接続状態をテストすることを特徴
とする集積回路素子のテスト方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1190099A JPH0354842A (ja) | 1989-07-21 | 1989-07-21 | 集積回路素子のテスト方法 |
| US07/553,082 US5150047A (en) | 1989-07-21 | 1990-07-17 | Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements |
| EP90307973A EP0414378B1 (en) | 1989-07-21 | 1990-07-20 | An adapter for integrated circuit elements and a method using the adapter for testing assembled elements |
| DE69019436T DE69019436T2 (de) | 1989-07-21 | 1990-07-20 | Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1190099A JPH0354842A (ja) | 1989-07-21 | 1989-07-21 | 集積回路素子のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354842A true JPH0354842A (ja) | 1991-03-08 |
Family
ID=16252358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1190099A Pending JPH0354842A (ja) | 1989-07-21 | 1989-07-21 | 集積回路素子のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354842A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475604B1 (en) | 1999-06-03 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Thin film thermistor element and method for the fabrication of thin film thermistor element |
| JP2010271182A (ja) * | 2009-05-21 | 2010-12-02 | Mitsubishi Electric Corp | 接続異常検出装置およびそれを用いた車載用電子機器 |
| JP2014178176A (ja) * | 2013-03-14 | 2014-09-25 | Fujitsu Semiconductor Ltd | 半導体装置および半導体装置のテスト方法 |
-
1989
- 1989-07-21 JP JP1190099A patent/JPH0354842A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475604B1 (en) | 1999-06-03 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Thin film thermistor element and method for the fabrication of thin film thermistor element |
| JP2010271182A (ja) * | 2009-05-21 | 2010-12-02 | Mitsubishi Electric Corp | 接続異常検出装置およびそれを用いた車載用電子機器 |
| JP2014178176A (ja) * | 2013-03-14 | 2014-09-25 | Fujitsu Semiconductor Ltd | 半導体装置および半導体装置のテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354599B1 (ko) | 반도체 구조물 및 반도체 웨이퍼 테스트 방법 | |
| US3803483A (en) | Semiconductor structure for testing of metallization networks on insulative substrates supporting semiconductor chips | |
| US7782688B2 (en) | Semiconductor memory device and test method thereof | |
| JPH10111315A (ja) | プローブカードおよびこれを用いた試験装置 | |
| EP0414378B1 (en) | An adapter for integrated circuit elements and a method using the adapter for testing assembled elements | |
| JPH1048298A (ja) | 半導体装置の高速試験方法 | |
| US6867597B2 (en) | Method and apparatus for finding a fault in a signal path on a printed circuit board | |
| US20090058447A1 (en) | Fault analyzer | |
| KR20030075160A (ko) | 입출력 도통 테스트 모드 회로 | |
| JPH0354842A (ja) | 集積回路素子のテスト方法 | |
| JP2005072375A (ja) | 半導体集積回路 | |
| JPH09252031A (ja) | ウェハテスタ | |
| JP3130769B2 (ja) | 半導体装置 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JP5319907B2 (ja) | ソケット基板上にスイッチ素子を有するテスト装置 | |
| US7898279B2 (en) | Circuit for multi-pads test | |
| JPH07225258A (ja) | 半導体装置 | |
| JPH1082834A (ja) | 半導体集積回路 | |
| JP4022698B2 (ja) | 検査回路基板 | |
| JP3290760B2 (ja) | プローブテスト装置およびプローブテスト方法 | |
| JP3163903B2 (ja) | マルチチップモジュール用基板の検査用部品 | |
| JPH03171749A (ja) | プローブカード及び半導体試験装置 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 |