JPH0354882A - 高抵抗半導体層埋め込み型半導体レーザ - Google Patents

高抵抗半導体層埋め込み型半導体レーザ

Info

Publication number
JPH0354882A
JPH0354882A JP13952289A JP13952289A JPH0354882A JP H0354882 A JPH0354882 A JP H0354882A JP 13952289 A JP13952289 A JP 13952289A JP 13952289 A JP13952289 A JP 13952289A JP H0354882 A JPH0354882 A JP H0354882A
Authority
JP
Japan
Prior art keywords
layer
doping
semiconductor layer
type
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13952289A
Other languages
English (en)
Other versions
JP2780337B2 (ja
Inventor
Takahiro Nakamura
隆宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1139522A priority Critical patent/JP2780337B2/ja
Publication of JPH0354882A publication Critical patent/JPH0354882A/ja
Application granted granted Critical
Publication of JP2780337B2 publication Critical patent/JP2780337B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高速変調可能な高抵抗半導体層埋め込み型二
重ヘテロ構造半導体レーザに関する。
(従来の技術) 高度情報化社会の構築に伴い、光通信システムの大容量
化、通信ネットワークの高度化が進められている。光通
信システムの大容量化に有力な1つの手段として変調速
度の高速化が上げられる。光源を超高速変調して高速化
を図った光通信システムにおいては、高速応答に優れた
半導体レーザが要求される。
半導体レーザの活性領域にのみ電流を有効に閉じ込め、
屈折率差により光も活性領域に有効に閉じ込めるための
埋め込み層として、近年、半導体中の深い準位を利用し
た高抵抗半導体層を用いることが注目され盛んに研究・
開発がされている。高抵抗半導体層を埋め込み層に用い
た半導体レーザでは、p−n接合電流ブロック層を活性
領域への電流狭窄に用いられていないため、寄生容量が
小さく高速変調が可能であることが知られている。(ア
プライド・フィジックス・レターズ(applied 
physicsletters)誌、第45巻、第4号
、311頁)高抵抗半導体層を埋め込み層に用いた半導
体レーザの従来例を第4図に示す。ストライプ状の活性
層42の両側を電子或るいは正孔を捕獲する深い準位を
有する高抵抗半導体層44で埋め込み電流を有効に活性
層に注入しようとするものである。
41.43はp形あるいはn形クラツド層である。
(発明が解決しようとする課題) 上述した従来の技術では、電流ブロック層44において
電子或るいは正孔のいずれか一方のみを捕獲する半絶縁
性半導体層(SI)を使うため電流ブロック層44をp
形クラツド層とn形クラツド層とではさむ形になり、p
/SI/n構造が生じる。この部分ではダブルインジエ
クションが発生し活性領域以外を流れる漏れ電流が流れ
る。電流ブロック層が電子を捕獲する半絶縁性半導体層
である場合はp層からのホール電流が流れ、正孔を捕獲
する半絶縁性半導体層である場合はn層からの電子電流
が流れ、活性領域以外を流れる電流となり、しきい値電
流の上昇、外部微分量子効率の低下、最大出力の低下と
いう半導体レーザの特性の劣化を招いていた。このため
、従来の技術では、高抵抗半導体層を電流ブロック層に
用いた高性能な半導体レーザを得ることが困難であった
本発明の目的は、上記従来技術の欠点を改善し、優れた
半導体レーザを提供することにある。
(課題を解決するための手段) 本発明における半導体レーザは、半導体基板上にp型及
びn型のクラッド層及び活性層を有しかつ少なくとも活
性層を含むストライプ状のメサが形成され、このメサ側
面を電子または正孔を捕獲する深い不純物準位を有した
高抵抗半導体層を埋め込むことによって電流ブロック層
とした高抵抗半導体層埋め込み型二重ヘテロ構造半導体
レーザにおいて、前記高抵抗半導体層中で深い不純物準
位を有する不純物のドーピングの割合が変化しているこ
とを特徴とする。
(作用) 第5図(a)は、p型半導体層、深い電子捕獲準位を有
する半絶縁性半導体層、n型半導体層を接触し、順方向
バイアス電圧をかけたときのエネルギーバンドの概念図
である。また、第5図(b)は、p型半導体層、深い正
孔捕獲準位を有する半絶縁性半導体層、n型半導体層を
接触し、順方向バイアス電圧をかけたときのエネルギー
バンドの概念図である。
従来の高抵抗半導体層埋め込み型半導体レーザでは、p
型クラツド層と高抵抗半導体層とn型クラッド層が直接
つながっており、半導体レーザ駆動時には、順方向にバ
イアス電圧がかけられるため、第5図(a)ないしは(
b)に示すエネルギーバンドの概念図と等価になる。こ
のため、深い電子捕獲準位を有する半絶縁性半導体層の
場合は、p型クラツド層と半絶縁性半導体層の界面付近
において電子と正孔が再結合し、再結合電流が流れる。
また、深い正孔捕獲準位を有する半絶縁性半導体層の場
合は、n型クラッド層と半絶縁性半導体層の界面付近に
おいて電子と正孔が再結合し、再結合電流が流れる。
一方、第6図(a)に本発明の電流ブロノク層のエネル
ギーバンドの概念図を示す。図は、深い電子捕獲準位を
有する半絶縁性半導体層の場合で、n型半導体付近の電
子捕獲準位密度を高くすることによりn型層から注入さ
れる電子をより多く捕獲し、p型半導体層付近の電子捕
獲準位密度を低くすることによりp型半導体層から注入
される正孔と深い準位に捕獲された電子との再結合を抑
制することができる。次に、第6図(b)に本発明の電
流ブロック層のエネルギーバンドの概念図を示す。図は
、深い正孔捕獲準位を有する半絶縁性半導体層の場合で
、p型半導体層付近の正孔捕獲準位密度を高くすること
によりp型半導体層から注入される正孔をより多く捕獲
し、n型半導体層付近の正孔捕獲準位密度を低くするこ
とにより、n型半導体層から注入される電子と深い準位
に捕獲された正孔との再結合を抑制することができると
考えられる。
以上述べたように、本発明による高抵抗層埋め込み型半
導体レーザにおいては、漏れ電流が抑制され、活性層に
おいて注入電流が有効に光に変換されるため、低しきい
値電流、高い外部微分量子効率、高い光出力を期待する
ことができる。
(実施例) 次に本発明について、図面を参照して説明する。第1図
は、本発明の第一実施例の図である。実施例においては
、長波長系材料である燐火インジウム(InP)系材料
の例を説明する。
まず、(100)面の出た硫黄(S)ドーピングn型I
nP基板11上に有機金属気相戒長法(MOVPE)を
用いて、シリコン(Si)ドーピングn型InP層18
[n=IX10 am3]を厚さ111m、発光波長1
.5511mのバンドギャップを有するインジウム・ガ
リウム・ひ素・燐(InGaAsP)活性層19を厚さ
0.1511m、亜鉛(Zn)ドーピングp型InP層
InGaAsPコンタクト層17[p =IX10 c
m ]を厚さ1.5pm、それぞれ連続的にエビタキシ
ャル或長する。次にフォトリソグラフィーの手法により
、<011>方向に厚み約2000人、幅2pmのSi
02ストライプ状マスクを300pm間隔で形戒する。
次に、化学エノチングによりp型InGaAsPコンタ
クト層17、p型InP層20,InGaAsP活性層
19,n型InP層18をメサストライプの高さが3.
5¥1mになるようにエッチングする。さらに、Si0
2ストライプ状マスクを残したまま、メサストライプの
凹部分に鉄(Fe)ドーピング高抵抗InP層12を厚
さ3.5¥1mをMOVPEにより全体が平坦になるよ
うに選択エビタキシャル成長する。
第1図の右側に、このときのFeドーピング高抵抗In
P層のFeドーピング分布を示す。戒長中にドーパント
原料の流量を変化させ、未捕獲トラップ濃度が基板側か
ら表面側に向かってI X 1015am’から1×1
016cm−3まで変化するようにする。次に、Si0
2ストライプ状マスクを弗酸により除去した後、全体の
厚さが120pm程度になるまで研磨し、p型半導体側
、及びn型半導体基板側の電極10を真空蒸着により形
或し、アニーリングした後、個々の半導体レーザにへき
開分離し、全加工を終了し、第1図に断面を示す半導体
レーザが出来上がる。
この半導体レーザでは、活性層以外を流れる無効電流が
殆ど無く、p−n接合をブロック層に用いたVSB型(
V−grooved Substrate Burie
d HeterostructureLasers)や
DC−PBH型(Double Channel Pl
anar BuriedHeterostructur
e Lasers)と同程度の10mA前後のしきい値
電流、及び30%前後の片面外部微分量子効率が得られ
る。更に、厚さ2〜3pmの高抵抗半導体層を電流ブロ
ソク層に用いているので、寄生容量は4〜5pFで、数
ギガビット毎秒(Gb/see)クラスの光通信システ
ム用光源として実用的に十分使用できる。
次に、第2図は、本発明の第2実施例の図である。まず
、(100)面の出たSドーピングn型InP基板11
上にMOVPEを用いて、Siドーピングn型InP層
18[n=IX10 am ]を厚さlpm、発光波長
1.55pmのバンドギャップを有するInGaAsP
活性層19を厚さ0.15llm, Znドーピングp
型InGaAsPコンタクト層17[n =IX10 
cm ]を厚さ0.5pm、それぞれ連続的にエビタキ
シャル戒長ずる。次にフォトリソグラフィーの手法によ
り、<011>方向に厚み200OA,幅2pmのSi
02ストライプ状マスクを300pm間隔で形成する。
次に、化学エッチングによりp型InGaAsPコンタ
クト層17,p型InP層20,InGaAsP活性層
19,n型InP層18をメサストライプの高さが3.
5pmになるようにエッチングする。さらに、Si02
ストライブ状マスクを残したまま、メサストライプの凹
部分にチタン(Ti)ドーピング高抵抗InP層15を
厚さ3.5pmをMOVPEにより全体が平坦になるよ
うに選択エビタキシャル威長ずる。第2図の右側に、こ
のときTiドーピング高抵抗InP層15のTiドーピ
ング分布を示す。成長中にドーパント原量の流量を変化
させ、未捕獲トラップ濃度が基板側から表面側にむかっ
て、IXIO amから1×10cmまで変化するよう
にする。次に、Si02ストライプ状マスクを弗酸によ
り除去した後、全体の厚さが120pm程度になるまで
研磨し、p型半導体側、及びn型半導体基板側の電極1
0を真空状着法により形成し、アニーリングした後、個
々の半導体レーザにへき開分離し、全加工を終了し、第
2図に断面を示す半導体レーザが出来上がる。この半導
体レーザでは、10mA前後のしきい値電流、及び30
%前後の片面外部微分量子効率が得られる。更に、厚さ
2〜3pmの高抵抗半導体層を電流ブロック層に用いて
いるので、寄生容量は、4〜5pFで、数ギガビット毎
秒(Gb/sec)クラスの光通信システム用光源とし
て実用的に十分使用できる。
次に、第3図は、本発明の第3実施例の図である。第1
図、示す実施例に於で、Feのドーピング分布が第3図
の右側に示すようにn型半導体18に接する部分とp型
半導体20に接する部分で急激に変化している場合であ
る。この半導体レーザは10mA前後のしきい値電流、
及び30%前後の片面外部微分量子効率が得られる。更
に、厚さ2〜3llmの高抵抗半導体層を電流ブロック
層に用いてるゆえ、寄生容量は,4〜5pFで、数ギガ
ビット毎秒(Gb/sec)クラスの光システム用光源
として実用的に十分使用できる。
なお、Tiをドーパントする場合はドーピング濃度の変
化の仕方がFeの場合と逆になる。
また、基板がp型の場合については第1図、第2図、第
3図に示す電流ブロック層のドーピング分布はまったく
逆の形になる。
(発明の効果) 以上に説明したように本発明は、電流ブロック層に電子
または正孔を捕獲する深い準位を有した半絶縁性半導体
層を用い、このドーピング分布を変えることにより、高
抵抗半導体埋め込み型半導体レーザの低しきい値電流、
高い外部微分量子効率、超高速変調特性を実現できる効
果がある。
【図面の簡単な説明】
第1図は、本発明による高抵抗半導体埋め込み型半導体
レーザの第一の実施例を示す図である。第2図は、本発
明による高抵抗半導体層埋め込み型半導体レーザの第二
の実施例を示す図である。第3図は、本発明による高抵
抗半導体埋め込み型半導体レーザの第三の実施例を示す
図である。第4図は、従来の高抵抗電流ブロック層を有
する半導体レーザの構造を示す断面すである。第5図(
a)は、n型半導体層、深い電子トラップ準位を有する
半絶縁性半導体層、p型半導体層が接し、これに順バイ
アスがかけられたときのバンド構造を示す概念図である
。第5図(b)は、n型半導体層、深い正孔トラップ順
位を有する半絶縁性半導体層、p型半導体層が接し、こ
れに順バイアスがかけられたときのバンド構造を示す概
念図である。第6図(a)は、n型半導体層、深い電子
トラップ準位を有する半絶縁性半導体層、p型半導体層
が接したときのバンド構造を示す概念図である。但し、
n型半導体付近のドーピングを多くし、p型半導体付近
のドーピングを少なくしている。第6図(b)は、n型
半導体層、深い正孔トラップ準位を有する半絶縁性半導
体層、p型半導体層が接したときのバンド構造を示す概
念図である。但し、n型半導体付近のドーピングを少な
くし、P型半導体付近のドーピングを多くしている。 10;電極、11;n型InP基板、12;Feドーピ
ング高抵抗InP層、15;Tiドーピング高抵抗In
P層、17;p型InGaAsPコンタクト層、18;
n型InP層、19;InGaAsP活性層、20;p
型InP層、40;半導体基板、41;第1のクラッド
層、42;活性層、43:第2のクラツド層、44;高
抵抗半導体層、45;コンタクト層、46;絶縁膜、4
7;電極、48;電極。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上にp型及びn型のクラッド層及び活性層を
    有し、かつ少なくとも活性層を含むストライプ状のメサ
    が形成され、このメサ側面を電子または正孔を捕獲する
    深い不純物準位を有した高抵抗半導体層を埋め込むこと
    によって電流ブロック層とした高抵抗半導体層埋め込み
    型二重ヘテロ構造半導体レーザにおいて、前記高抵抗半
    導体層中で深い不純物準位を有する不純物のドーピング
    の割合が変化していることを特徴とする高抵抗半導体層
    埋め込み型半導体レーザ。
JP1139522A 1989-05-31 1989-05-31 高抵抗半導体層埋め込み型半導体レーザ Expired - Fee Related JP2780337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1139522A JP2780337B2 (ja) 1989-05-31 1989-05-31 高抵抗半導体層埋め込み型半導体レーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1139522A JP2780337B2 (ja) 1989-05-31 1989-05-31 高抵抗半導体層埋め込み型半導体レーザ

Publications (2)

Publication Number Publication Date
JPH0354882A true JPH0354882A (ja) 1991-03-08
JP2780337B2 JP2780337B2 (ja) 1998-07-30

Family

ID=15247250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1139522A Expired - Fee Related JP2780337B2 (ja) 1989-05-31 1989-05-31 高抵抗半導体層埋め込み型半導体レーザ

Country Status (1)

Country Link
JP (1) JP2780337B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060309A (ja) * 2001-08-21 2003-02-28 Sumitomo Electric Ind Ltd 半導体レーザ
EP1233445A3 (en) * 2001-02-15 2006-06-07 Eudyna Devices Inc. Process of manufacturing a semiconductor device
CN109546531A (zh) * 2017-09-22 2019-03-29 株式会社沙迪克 发光器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477979A (en) * 1987-09-19 1989-03-23 Fujitsu Ltd Embedded type semiconductor laser device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477979A (en) * 1987-09-19 1989-03-23 Fujitsu Ltd Embedded type semiconductor laser device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1233445A3 (en) * 2001-02-15 2006-06-07 Eudyna Devices Inc. Process of manufacturing a semiconductor device
US7303933B2 (en) 2001-02-15 2007-12-04 Fujitsu Quantum Devices Limited Process of manufacturing a semiconductor device
US7919415B2 (en) 2001-02-15 2011-04-05 Fujitsu Quantum Devices Limited Process of manufacturing a semiconductor device
JP2003060309A (ja) * 2001-08-21 2003-02-28 Sumitomo Electric Ind Ltd 半導体レーザ
CN109546531A (zh) * 2017-09-22 2019-03-29 株式会社沙迪克 发光器件的制造方法

Also Published As

Publication number Publication date
JP2780337B2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
US6317444B1 (en) Optical device including carbon-doped contact layers
US7701993B2 (en) Semiconductor optical device and a method of fabricating the same
JP7727139B1 (ja) 光集積チップ構造及びその製造方法
JP2005286192A (ja) 光集積素子
JP2010010622A (ja) 半導体光素子
CN112259649B (zh) 一种超辐射发光二极管及其制作方法
KR100509355B1 (ko) 포토 다이오드의 구조 및 제조 방법
JP2780337B2 (ja) 高抵抗半導体層埋め込み型半導体レーザ
JP2550714B2 (ja) 高抵抗半導体層埋め込み型半導体レーザ
US11271369B2 (en) Semiconductor laser and method for manufacturing same
JPH03133189A (ja) 高抵抗半導体層埋め込み型半導体レーザ
JP2869995B2 (ja) 高抵抗半導体層埋め込み型半導体レーザの製造方法
JPH07115251A (ja) 半導体レーザ
JP2738040B2 (ja) 半導体発光装置
JPH0537084A (ja) 半導体レーザ装置
JPH09214058A (ja) 半導体レーザ素子
JP2550718B2 (ja) 高抵抗埋め込み半導体レーザ及びその製造方法
JPS6346789A (ja) 高抵抗埋め込み型半導体レ−ザ
JP2716717B2 (ja) 半導体レーザ素子
JPS6261383A (ja) 半導体レ−ザおよびその製造方法
JPH01241886A (ja) 半導体レーザ
JPH0443690A (ja) 半導体レーザ素子
JPS63122190A (ja) 半導体発光装置の製造方法
JPS6136720B2 (ja)
JPS641073B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees