JPH0355599A - 警報音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、２つの振動体のそれぞれに出力される周期信
号の時間比が正数倍である警報音発生装置に関する． ［従来の技術］ 従来の技術として特開昭６１−１５９６９８号公報の技
術が知られている．この技術に示される集積回路には、
一方の周期信弓と他方の周期信号の最小公倍数の和音周
期が記憶されており、この和音周期を繰り返すことによ
り、２つの振動体へ異なった周期信号を出力し、和音の
発生を行っていた．このことを具体的に言い直す．第２
図に示すように、一方の周期信号Ａと、他方の周期信号
Ｃとの時間比が、５：４である場合を例に示す．一方の
周期信号Ａと、他方の周期信号Ｃとが同時にスタートし
た場合、一方の周期信号Ａが４回繰り返された時に、他
方の周期信号Ｃの５回目の繰り返しが終了する．つまり
、両周期信号Ａ，Ｃは、同時に終了する． そこで、従来では、両周期信号Ａ，Ｃが、同時にスター
トして、同時に終了する和音周期Ｆの一連のデータを集
積回路内にメモリしていた．そして、集積回路から和音
周期Ｆのメモリを繰り返し読み取ることで、一方の周期
信号Ａと他方の周期信号Ｃとをそれぞれ出力し、和音の
発生を行っていた． ［発明が解決しようとする課題］ 上記に示す和音周期Ｆのデータ内には、一方の周期信号
Ａを４回繰り返し、他方の周期信号Ｃを５回繰り返すデ
ータがメモリされている．このため、１和迂を発生する
ために、多くのメモリ量が必要となる． そこで、１和音を発生するためのメモリ量を少なくする
ことが要望されている。これは、１和音発生のためのメ
モリ量を少なくすることによって、空いたアドレスに他
のデータをメモリすることができる．これにより、警報
音発生装置を多機能化することができるためである．あ
るいは、集積回路のメモリ量が少なくてすみ、集積回路
のコストを抑えることによって警報音発生装置の製造コ
ストを抑えることができる． 本発明の目的は、集積回路に記憶される１和音を発生す
るためのメモリ量の少ない警報音発生装置の提供にある
． 〔課題を解決するための手段］ 上記の目的を達戒するために、本発明の警報音発生装置
は、次の技術的手段を採用する（第１１図参照）． 警報音発生装置は、記憶されたデータに基づき、２つの
出力ポートより、それぞれ周期の異なった周期信号を出
力する集積回路と、前記２つの出力ポートより出力され
た周期信号を増幅する２つの増幅手段と、この２つの増
幅手段によって増幅された周期信号がそれぞれ印加され
ることによって警報音を発生する２つの振動体とを具備
する．なお、前記異なった周期信号の時間比は、正数倍
である． そして、前記集積回路は、一方の周期信号を記憶する単
純記憶手段と、一方の周期信号の周期数に応じて波形信
号を設定する波形設定手段とを具備する．この前記波形
設定手段によって設定された波形信号は、連続すること
により、他方の周期信号が得られる。

［作用］ 集積回路は、単純記憶手段に記憶された・一方の周期信
号を繰り返し読み取り、一方の出力ポートより出力する
．−・方の出力ポートより出力された周期信号は、一方
の増幅手段によって増幅され、一方の振動体へ印加され
る．この結果、・一方の振動体は、一方の周期信号を繰
り返すように振動する． 一方、ｔＡ積回路の波形設定手段は、・一方の周期信号
の周期数に応じた波形信号を設定する．この波形設定手
段の設定する波形信号は、連続することにより、他方の
周期信号が得られるものである。

具体的には、今回設定された波形信号は、前回設定され
た波形信号の後尾と繋がり、結果として他の周期信号が
形或されるものである。

そして、波形設定手段によって設定された波形信号は、
他方の出力ポートより出力される．他方の出力ポートよ
り出力された周期信号は、他方の増幅手段によって増幅
され、他方の振動体へ印加される．この結果、他方の振
動体は、他方の周期信号を繰り返すように振動する。

つまり、一方の振動体は一方の周期信号を繰り返して振
動し、他方の振動体は他方の周期信号を繰り返し振動す
る．この結果、２つの振動体より、和音による音色の良
い警報ＩＩを発生することができる． ［発明の効果１ 単純記憶手段のために、集積回路には、一方の周期信号
のデータがメモリされている．また、波形設定手段のた
めに、集積回路には、一方の周期信号の周期数に応じた
波形信号を設定するためのデータがメモリされている． 単純記憶手段のためのメモリ数と、波形設定手段のメモ
リ数との合計は、従来の和音周期分のメモリ数よりも少
なくて済む． この結果、集積回路に記憶される１和音を発生するため
のメモリ量を、従来に比較して少なくすることができる
． ［実施例］ 次に、本発明の警報音発生装置を、図に示す−実施例に
基づき説明する． （第１実施例のｍ戒〉 第１図ないし第８図は第１実施例を示すもので、第７図
は警報音発生装置の断面図を示す．警報音発生装置１は
、電気回路２、デュアルダイヤフラムアッセンブリ３、
電気回路２およびデュアルダイヤフラムアッセンブリ３
を収納するホーンケース４からなる． まず、ホーンケース４を説明する． ホーンケース４は、径の小さな小径室４ａと径の大きな
大径室４ｂとを備えた有底のケース５と、このケース５
の開口部に取り付けられるフロント力バー６とから楕或
されている． 小径室４ａは、内部に電気回路２が収納される．小径室
４ａと大径室４ｂとの間には、小径室４ａ内にごみや、
水等の不純物の侵入を阻止する隔壁７が取り付けられて
いる．なお、小径室４ａは、内部の通気を兼ねた水抜き
チューブ８が取り付けられている． 大径室４ｂは、内部にデュアルダイヤフラムアッセンブ
リ３が収納される．デュアルダイヤフラムアッセンブリ
３は、弾性体のリング９によって大径室４ｂ内に保持さ
れる．なお、大径室４ｂ内は、フロント力バー６、隔壁
７、リング９に囲まれて、共鳴室が構成される． フロン下カバー６は、ケース５の外周に装着されるもの
で、共鳴室内に発生した音を外部へ導く隙間６ａが複数
開設されている． なお、ケース５の後部に締結された符号５ａは、車両取
り付け用の金具である． 次に、デュアルダイヤフラムアッセンブリ３について説
明する． デュアルダイヤフラムアッセンブリ３は、第８図にも示
すように、低音用振動休１０と高音用振動体１１とを対
向配置し、外周端部を巻き締めにより一休化したもので
ある．なお、フロント力バー６側が低音用振動体１０で
、電気回路２側が高音用振動体１１である．低音用振動
体１０および高音用振動体１１は、それぞれ金属薄板よ
りなるダイヤフラム１２、１３を備える．ダイヤフラム
１２、１３は、中央部分に２枚の圧電素子１４がそれぞ
れ接着されている．そして、各圧電素子１４は、リード
ワイヤ１５を介して電気回路２に接続される．なお、圧
電素子１４の表面には、カバー１６が設けられている．
このカバー１６は、圧電素子１４の応力を低減させ、圧
電素子１４の耐久性を向上させるものである。

次に、電気回路２を第３図を用いて説明する．電気回路
２は、１つの１ビットマイクロプロセッサ１７（本発明
の集積回路）を備える．この１ビットマイクロプロセッ
サ１７は、複数の入力ポート、および複数の出力ポート
を備える．複数の入力ポートのうち、第１人力ポート１
８、第２人カポート１つは、いずれもホーンスイッチ２
０の検出ポートで、実車においでは、第１入力ポート１
８または第２人力ポート１つのいずれが一方が、使用さ
れる．なお、第３図では、第２人カポート１つが、ホー
ンスイッチ２０に接続された例を示す．なお、１ビット
マイクロプロセッサｌ７は、第４図のタイムチャートに
示すように、第２人カポート１９の信号がＬｏｗの時、
ホーンスイッチ２０がＯＮされたと判断する． 第３人力ポート２１は、音色の切り替えの検出ポートで
、音色切替スイッチ（図示しない〉がＯＮ、ＯＦＦする
ことにより、音色切替端子２ｔａ　、２Ｉｂ間が、オー
プンまたはショー１・シ、第３人力ポート２１の入力信
号がＬｏｗまたはｌｉｔに変化する．複数の出力ポート
のうち、第１出力ポート２２および第２出力ポート２３
からは、ホーンスイッチ２０がＯＮされている間と、第
４図のタイムチャートに示すように、ホーンスイッチ２
０がＯＦＦされてからの所定時間（例えば１〜２秒）　
１’　１　、下述する周期信号（バルス信号による波形
信号〉を繰り返し出力する．また、第３出力ポート２４
からは、第４図のタイムチャートに示すように、ホーン
スイッチ２０がＯＮされている間、旧の信号を出力する
． 第１出力ポート２２から発生される信号は、第５図の上
側の第１周期信号（本発明の一方の周期信号）Ａまたは
第６図の上側の第２周期信号Ｂで、１ビットマイクロプ
ロセッサ１７には、第１出力ポート２２から第１周期信
号Ａまたは第２周期信号Ｂが連続して得られるように、
プログラミングされている（下述する〉． また、第２出力ポート２３から発生される信号は、第５
図の下側の第３周期信号（本発明の他方の周期信号）Ｃ
または第６図の下側の第４周期信号Ｄで、１ビッｌ・マ
イクロプロセッサ１７には、第２出力ポート２３から第
３周期信号Ｃまたは第４周期信号Ｄが連続して得られる
ように、プログラミングされている（下述する）． 第５図および第６図に示すように、周期信号が２組ある
のは、本実施例の警報音発生装置１が、２種類の音色を
備えるからである．そして、第５図の周期信号（第１、
第３周期信号Ａ．Ｃ）と、第６図の周期信号（第２、第
４周期信号Ｂ．Ｄ）との切り替えは、第３人力ポート２
１の入力信号によって決定される．具体的には、切替端
子２１ａ、２１ｂ間がオープンの時、第１出力ポート２
２から第１周期信号Ａが連続して出力されるとともに、
第２出力ポート２３から第３周期信号Ｃが連続して出力
される。また、切替端子２１ａ　、２Ｉｂ間がショート
の時、第１出力ポート２２から第２周期信号Ｂが連続し
て出力されるとともに、第２出力ポート２３から第４周
期信号Ｄが連続して出力される． 第１出力ポート２２より出力された周期信号ＡまたはＢ
は、第１増幅手段２５によって増幅され、低音用振動体
１０の２枚の圧電素子１４に印加される．また、第２出
力ポート２３より出力された周期信号ＣまたはＤは、第
２増幅手段２６によって増幅され、高音用振動体１１の
２枚の圧電素子１４に印加される． 第１増幅手Ｐｌ２５は、ダーリントン接続された第１ト
ランジスタ増幅回路２７、第１昇圧トランスフォーマ２
８からなる．また、第２増幅手段２６は、第１増幅手段
２５同様、ダーリントン接続された第２トランジスタ増
幅回路２９、第２昇圧トランスフォーマ３０からなる． なお、圧電素子１４は、周期信号に応じた電圧が印加さ
れると周期信号に応じた歪みを発生する．このため、圧
電素子１４は、ダイヤフラム１２、１３とともに振動し
、低音用振動休１０および高音用振動体１１が音を発生
する． 第３出力ポート２４より出力される信号は、残響回路３
１に出力されている．残響回路３１は、第１増幅手段２
５および第２増幅手段２６に印加される電圧を操作する
ことによって、ホーンスイッチ２０のＯＦＦ後、警報音
発生装置１の発生する音色に残響を付与するものである
．具体的には、第４図のタイムチャートに示すように、
ホーンスイッチ２０がＯＦＦされると、第２出力ポート
２３の出力信号がＯＦＦ　Ｌて第３トランジスタ増幅回
路３２がＯＦＦする．すると、第１増幅千段２５および
第２増幅手段２６に接続された第４トランジスタ増幅回
路３３および第５トランジスタ増幅回路３４は、コンデ
ンサ３５に充電された電荷の放電量に応じて、増幅量が
減少する（第４図のタイムチャート参照）．この結果、
ホーンスイッチ２０のＯＦＦ後、警報音発生装置１の発
生する音圧が減少し、心地よい残響音が作り出される．
また、１ビットマイクロプロセッサ１７には、所定時間
（例えば３０秒）７２以上に亘ってホーンスイッチ２０
が０１４されると、自動的に警報音の発生を停止する自
動停止機能がプログラミングされている（第４図参照）
．なお、この白動停止機能は、再びホーンスイッチ２０
をＯＮすることにより、解除され、警報音が発生するよ
うにプログラミングされている。

なお、第３図中に示す符号３６ａはバッテリ、符号３６
ｂはホーンヒューズ、符号３６ｃは車両既存のホーンで
ある． 次に、本発明にかかる和音発生のためのプログラムにつ
いて説明する。

第１周期信号Ａの１周期に用する時間は、３００Ｈｚの
波長に相当し、第３周期信号Ｃの１周期に用する時間は
、３７５Ｈｚの波長に相当する．また、第２周期信号Ｂ
の１周期に用する時間は、４００Ｈｚの波長に相当し、
第４周期信号Ｄのｌ周期に用する時間は、５００Ｈｚの
波長に相当する．つまり、第１周期信号Ａと第３周期信
号Ｃどの時間比、および第２周期信号Ｂと第４周期信号
Ｄどの時間比は、ともに５＝４である． ここでは、第１周期信号Ａと第３周期信号Ｃとを例に用
いて説明する． 和音発生のためのプログラムのブロック図を第１図に示
す。

１ビットマイクロプロセッサ１７は、本発明の単純記憶
手段３７と、波形設定手段３８とがプログラムされてい
る． 単純記憶手段３７は、内部クロック（図示しない〉のカ
ウントに応じて順次読み出すことにより、第１周期信号
Ａが作成されるデータで、ＲＯＭ（図示しない）内に第
１周期信号Ａに対応したデータがプログラミングされて
いる．そして、ＲＯＭ内より単純記憶手段３７のデータ
を順次呼び出すことにより、第２図に示すように、第１
周期信号Ａが第１出力ポート２２より繰り返し出力され
る． 波形設定手段３８は、第１周期信号Ａの周期数（何周目
か）をカウントするカウント機能３９を備える．このカ
ウント機能３９は、第１周期信号Ａの周期数に応じて、
１、２、３、４、１、２、・・・と、１〜４を繰り返し
カウントするものである。

また、波形設定手段３８は、カウント機能３つによりカ
ウントされる周期数に応じて、４パターンの波形信号Ａ
Ｉ　、Ａ２　、Ａ３　、Ａ４を作戒する．波形設定手段
３８の設定したカウント数に応じて作或された波形信号
（ＡＩ　、Ａ２　、Ａ３　、Ａ４のいずれか）は、いっ
たんＲＡＭ４０内に格納される．そして、ＲＡＭ４０内
に格納された波形信号は、クロックによって順次呼び出
され、第２出力ポート２３から出力される．なお、４パ
ターンの波形信号Ａ１、Ａ２、Ａ３、Ａ４は、第２図に
示すように、第３周期信号Ｃを５回連続して繰り返した
時の連続波形を、４つに分割したものである．（実施例
の作動〉 本発明にかかる本実施例の作動を、簡単に説明する．な
お、音色切替端子２１８　、２１ｂ間がオーブンである
とする． ホーンスイッチ２０がＯＮされると、ＲＯＭに１き込ま
れた第１周期信号Ａがクロックによって順次読み取られ
、第１出力ポート２２より連続した第１周期信号Ａとな
って出力される．第１出力ポート２２から出力された第
１周期信号Ａは、第１増幅手段２５によって増幅され、
低音用振動体ｌ０の圧電素子１４に印加される。この結
果、低音用振動体１０が低音側警報音を発生する．一方
、ホーンスイッチ２０がＯＮされると、カウント機能３
９のカウントする第１周期信号Ａの周期数に応じて、Ｒ
ＯＭに書き込まれたデータから、４パターンの波形信号
Ａｔ　．Ａ２　、Ａ３　、Ａ４の内の１つの波形信号を
作或し、ＲＡＭ４０に書き込まれる．そして、ＲＡＭ４
０に書き込まれた波形信号は、クロックによって順次読
み収られ、第２出力ポート２３より連続した第３周期信
号Ｃとなって出力される。第２出力ポート２３から出力
された第３周期信号Ｃは、第２増幅手段２６によって増
幅され、高音用振動体１１の圧電素子１４に印加される
．この結果、高音用振動体１１が高音側警報音を発生す
る． 高音用振動体１１の発生する高音＠警報音と、低音用振
動休１０の発生する低音側警報音とは、最小単位の周期
が４：５である．この結果、警報音発生装２１から、和
音の警報音が発生する。

（実施例の効果） 第１周期信号Ａを繰り返し第１出力ポート２２から出力
させるために、従来では第１同期信号Ａを４周期分く和
音周期）ＲＯＭ内にメモリしていたが、本実施例により
、そのメモリ量を１／４に少なくすることができる．ま
た、第３周期信号Ｃを繰り返し第２出力ポート２３から
出力させるために、従来では５周期分く和音周期）をＲ
ＯＭ内にメモリしていたが、本実施例により、そのメモ
リ量を少なくすることができる． 本実施例によって、プログラム自体は従来に比較して複
雑化するが、従来の１和音発生のためのＲＯＭ内のメモ
リ量を、本実施例により約１／２に抑えることができる
． このように、ＲＯＭ内のメモリ量を少なくすることが可
能となったことにより、ＲＯＭにアドレスの空き番地が
できる。このため、空いたアドレスに他のデータをメモ
リし、警報音発生装置１を多機能化することができる．
具体的には、本実方龜例のように、複雑な計算のできな
い低機能な１ビットマイクロプロセッサ１７でも、発生
和音を２種類切り替え機能、鳴り放し防止機能を備えさ
せることが可能になった． また、従来の４倍の速度でプログラムが回転するため、
１ビットマイクロプロセッサ１７に外付けされる抵抗値
を小さくすることができる。この結果、１ビットマイク
ロプロセッサｌ７の耐塵性、耐湿性が向上する。

（第２実施例） 第９図および第１０図は第２実施例を示し、第９図は１
ビットマイクロプロセッサ１７のブロック図である．な
お、前記実施例と同一符号は同一機能物を示す。

本実施例の波形設定手段４１は、第３周期信号Ｃの２周
期分をＲＯＭ内にメモリした２周期記憶機能４２を備え
る．また、波形設定手段４１は、第１周期信号Ａの周期
数を１〜４で順次カウントするカウント機能３９を備え
る。また、波形設定手段４１は、カウント機能３９のカ
ウントする周期数に応じて、２周期記憶機能４２の記憶
するデータの呼び出し開始位置の設定を行う呼出位置設
定機能４３を備える．そして、波形設定手段４１は、呼
出位置設定機能４３によって設定された位置から２周期
記憶機能４２のデータを順次呼び出し、第２出力ポート
２３から出力する．この呼出位Ｗ．設定機能４３の作動
を具体的に示す．呼出位置設定機能４３は、カウントす
る周期数が１の時、第１０図に示すように、２周期記憶
機能４２の記憶するデータを第１呼び出し位Ｗ．Ｅ１か
ら順次呼び出す。カウントする周期数が２の時、２周期
記憶機能４２の記憶するデータを、第２呼び出し位置Ｅ
２から願次呼び出す．カウントする周期数が３の時、２
周期記憶機能４２の記憶するデータを、第３呼び出し位
？＆Ｅ３から順次呼び出す．カウントする周期数が４の
時、２周期記憶機能４２の記憶するデータを、第４呼び
出し位置Ｅ４から順次呼び出す． 本実施例の波形設定手段４１を用いても、従来より短い
メモリ数で、第２出力ポート２３から連続した第３周期
信号Ｃが繰り返し得られる。

（変形例） 集積回路に１ビットマイクロプロセッサを用いたが、１
ビットである必要はなく、４ビット、８ビット、１６ビ
ットなど他のマイクロプロセッサを用いても良い． ダイヤフラムの両面に圧電素子を被着したバイモルフ構
造の振動体を例示したが、ユニモルフ構造でも良い． 増幅手段にトランスフォーマを用いた例を示したが、ト
ランスフ才一マを有しない増幅手段としても良い． デュアルダイヤフラムアッセンブリの振動体がら音声や
音楽を出力させても良い。

圧電素子を用いた振動体を示したが、コイルとアーマチ
ュアとを具備する振動体に適用しても良い １和音を発生させるメモリ量の減少により、集積回路を
安価なものとし、警報音発生装置の製造コストを抑えて
も良い． 本発明は、少なくとも２つの振動体を備えた警報音発生
装置に適用されるものである。このため、３つ以上の振
動体を備えた警報音発生装置に本発明を適用しても良い
．その場合、３つ以１・．の振動体へ出力される波形信
号のうち、少なくとも２つの周期信号の時間比が正数倍
をなす．

【図面の簡単な説明】

第１図ないし第８図は第ｌ実施例を示すもので、第１図
は和音発生のためのプログラムのブロック図、第２図は
周期信号および和音周期の関係の説明用の波形図、第３
図は電気回路図、第４図はタイムチャート、第５図およ
び第６図はパルス波形図、第７図は警報音発生装置の断
面図、第８図はデュアルダイヤフラ′ムアッセンブリの
断面図である． 第９図および第１０図は第２実施例を示すもので、第９
図はプログラムのブロック図、第１０図はこのプログラ
ムの説明用の波形図である． 第１１図は本発明の概略を説明するための概略ブロック
図である．

Claims (1)

1. 【特許請求の範囲】 １）記憶されたデータに基づき、２つの出力ポートより
   、それぞれ周期の異なつた周期信号を出力する集積回路
   と、 前記２つの出力ポートより出力された周期信号を増幅す
   る２つの増幅手段と、 この２つの増幅手段によって増幅された周期信号がそれ
   ぞれ印加されることによって警報音を発生する２つの振
   動体とを具備し、 前記異なつた周期信号の時間比が正数倍である警報音発
   生装置において、 前記集積回路は、 一方の周期信号を記憶する単純記憶手段と、一方の周期
   信号の周期数に応じて波形信号を設定する波形設定手段
   とを具備し、 前記波形設定手段によって設定された波形信号は、連続
   することにより、他方の周期信号が得られることを特徴
   とする警報音発生装置。