JPH0453320B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は和音成分を含む警音を発生する低ビツ
トの集積回路を使用した警報和音発生装置に関す
る。

〔従来の技術〕

自動車用ホーンの音としては、澄んだ単一調和
音よりも基本周波数成分の異なる２音の和音が好
ましいものである。又、２音の各々は、基本周波
数成分を概に200〜700Hz程度に設定し、聴感上、
耳に聞こえやすい概略１〜3KHz程度の周波数範
囲内の高次倍音成分が音圧の主成分となるように
設定することが望ましいものである。例えば、圧
電式ホーン等の電気振動で励振されて音を発する
発音装置でこのような和音を発生させようとする
場合、従来技術では次のような方法が考えられ
る。

すなわち、第２図に示すように、和音にするた
めに発振周波数の異なる２つの発振回路２１ａ，
２１ｂを設定し、各々に分周変調回路２２ａ，２
２ｂなどを設定して、基本周波数成分を含みかつ
特定の高次倍音成分を多く含む単位パルス列P₁，
P₂を出力するようにする。そして、この技術は
特開昭57−210395号公報に基づいた構造として考
え出すことが出来た。

ところが、この構造では、独立した２つずつの
発振回路・変調回路を設けねばならず回路構成が
複雑となり、さらに音色の要因である「各々の基
本周波数成分および高次倍音成分を任意に設定す
ること」は困難であつた。

上記問題を解決するには、４ビツト級のマイク
ロコンピユータを用いて、タイミング演算しなが
ら、基本周波数成分の異なる２つの変調パルス信
号を出力すればよいと考えられるが、このような
マイクロコンピユータは警報装置に実装するには
高機能すぎて価格的にも高価なものである。

そこで本発明者らは、低機能・低価格な低ビツ
トの集積回路を用いれば、以上の問題点を一挙に
解決して、(1)基本周波数成分の相互比率の安定し
た任意の実質的な和音を、(2)簡単な回路構成で、
(3)低価格で発生させることが可能となる、と考え
た。

〔発明が解決しようとする問題点〕

ところが、低ビツト集積回路の代表例となる１
ビツトマイクロプロセツサーというのは１命令で
１ビツト毎の処理をするもので、日本電装(株)製
NDP1010などが公知であるが、４〜８ビツトマ
イクロプロセツサーに比べ、 (1) 論理演算は１ビツト毎しかできず、レジスタ
に設定した値をタイマの値と比較しながら
JUMP命令を実行させるというようなタイミン
グ計算はできない。

(2) 同時に２つ以上の入出力ポートへのアクセス
はできない。

(3) １ビツトマイクロプロセツサーのメモリ容量
は一般に少ない。

という機能上の制約があり、このような１ビツ
トマイクロプロセツサーで基本周波数成分の異な
る複数個の信号を出力して実質的に和音を発生さ
せ、かつ警音効果も充分に発揮させ得ることは考
えられなかつた。

そこで本発明は、前記制約があるにもかかわら
ず、低ビツトの集積回路により音色良好な警報和
音を発生させる装置を提供することにより、充分
な性能を持ちながらコンパクト・低価格な警報和
音発生装置の実現を可能とするものである。

〔問題点を解決するための手段〕

そして、このために第１の本発明は、複数個の
出力ポートを有する低ビツトの集積回路を使用
し、該集積回路の前記出力ポートに複数個の半導
体スイツチング素子を接続し、該半導体スイツチ
ング素子の出力に基づいて実質和音成分を含む警
音を発生する発音装置を具備するものである。

そして前記集積回路は、前記複数個の出力ポー
トに、プログラムに基づいてローとハイの繰り返
し信号からなる矩形パルス列を出力するメモリ手
段を有している。しかも、前記矩形パルス列は、
相互に実質和音をなす複数個の基本周波数成分と
該基本周波数成分の複数倍の高次倍音成分を含む
矩形パルス例から成る。

更に、前記集積回路は、前記半導体スイツチン
グ素子のON又はOFFへの反転作動時間が同時に
生じないように前記メモリ手段からの情報を前記
複数の出力ポートに繰り返し出力し、かつこの１
つの繰り返し周期つまり和音周期の中に前記矩形
パルス列の中の複数の前記基本周波成分のそれぞ
れの単位周期が実質整数個分含まれるようプログ
ラムされているものである。

〔作用〕

そして、これにより以下の作用をなす。

(1) 半導体スイツチング素子は、集積回路からの
出力を増幅して発音装置の音圧を増す作用をな
す。

(2) ローとハイの繰り返し信号からなる矩形パル
ス列であつても、そのローとハイのタイミング
を考慮し、パルス周期、パルス形状を変化させ
れば任意の音を出すことができ、この任意の１
つの音を２つ発生させて、これらの音で実質的
に和音を発生することが可能である。

すなわち、１つの矩形状の連続パルス列（単
位パルス列ともいう）で１つの音を発生させる
考え方が公知であるが、本発明ではこのような
連続パルス列（単位パルス列）を複数個合わせ
て実質的に和音が生じるようにしているのであ
る。

例えば、２つ合わせて和音を生じる連続パル
ス列（単位パルス列）の夫々も矩形パルス列で
あり、それらの連続パルス列（単位パルス列）
を合成しても矩形パルス列になるものである。
しかも、この合成した矩形パルス列を再び元に
分解した前記連続パルス列（単位パルス列）は
１つの基本周波数成分と、この基本周波数成分
の例えば３倍とかあるいは４倍とかの高次倍音
成分を含むパルス列からなるようにパルス列の
形状が定められている。

つまり、この連続パルス列（単位パルス列）
は連続した単純なパルス（第２図のP₃）では
なくて、高次倍音成分を持たせるために2ON，
1OFFとか3ON，1OFFの如くパルス列の中に
パルス欠損部のある単位パルス列、あるいは、
パルス幅変調された単位パルス列である。

(3) 低ビツトの集積回路の機能上の制約から半導
体スイツチング素子のON又はOFFへの反転作
動時期が同時に生じないようにメモリ手段から
の情報を複数の出力ポートに繰り返し出力して
いる。

すなわち例えば、２つある出力ポートのう
ち、一方の出力ポートへは奇数アドレスでロー
（LOとも記す）又はハイ（HIとも記す）の電
位変化を指定し、他方の出力ポートへは偶数ア
ドレスでロー又はハイを指定して半導体スイツ
チング素子が同時刻に作動を開始しないように
している。

(4) 集積回路内のメモリ手段の容量には限度があ
るため、この限度中で、連続した実質的に和音
成分を含む警音を連続発生させるために和音周
期に着目している。

例えば、400Hzの基本周波数成分を含む連続
パルス列（単位パルス列）の単位周期は1/400
＝0.0025secすなわち2.5msecであり、この400
Hzの音と和音をなす500Hzの基本周波数成分を
含む連続パルス列（単位パルス列）の単位周期
は1/500＝0.002secすなわち2msecである。よ
つて、これら、両単位周期（2.5と２）が実質
整数個分含まれる周期（例えば、2.5×4.2×５
の10msecであり、整数は４と５である。勿論
整数を８と10とし20msecとしても良い）を、
出力ポートにメモリ手段からアクセスする１周
期（和音周期）とすれば、繰り返しアクセスす
ることによつて連続した警音を任意の長時間発
生できるものである。

仮に、上記単位周期が実質的に整数個含まれ
ず、完全に割り切れぬ数となつた場合には、繰
り返しアクセスされる一部の時期に和音が出
ず、音質の低下を伴なう。

〔発明の効果〕

上述の構成作用により、第１の本発明によれ
ば、部品数が少なく安価でありながら、実質的に
和音となる耳ざわりの良い警音を発生する他励式
の警報和音発生装置を得ることができる。

低ビツトの集積回路は価格が安く、ハードロジ
ツク回路に比べると、品質が安定しており、任意
の音に変更する仕様変更が容易である等優れた特
徴を有するが、本発明においては、この集積回路
を用いて和音を発生させることができ、メモリ手
段の容量を極力少なくして耳ざわりの良い音を連
続発生させることができる。

又、この音の中には音圧に寄与する高次倍音成
分が互いに実質和音を発生する周波数成分として
入つているから警報音としての迫力も大きく、注
意を喚起するのに最適であるという効果がある。

また、第２の本発明においては、既存の容易に
入手できる低ビツトのマイクロプロセツサーを用
いて、警報和音を発生でき、専用の集積回路を用
いなくても良いという効果がある。

さらに、第１，第２発明共に、音色の設定をソ
フトウエアの変更により容易に設定・変更できる
という効果がある。

〔実施例〕

（第１実施例） 回路図を第１図に示す、１ビツトマイクロプロ
セツサー１の出力ポート２ａ，２ｂは半導体スイ
ツチング素子をなす例えばトランジスタ３ａ，３
ｂのベースに接続している。1mは１ビツトマイ
クロプロセツサー内のメモリ手段である。各々の
トランジスタ３ａ，３ｂのコレクタ側は、昇圧ト
ランス４ａ，４ｂの１次側を介して、電源の＋側
（13〔ｖ〕であり符号Ｂでテーミナルを示す）に接
続している。昇圧トランス４ａ，４ｂの昇圧比は
約１：10であり、２次側に圧電発音体５ａ，５ｂ
を接続している。この圧電発音体５ａ，５ｂは周
知のものを使用してあるが、後述する第８図又は
第１０図のものを使用することも可能である。

クロツクシグナル発生器を構成する発振用抵抗
６は1MΩであつて、クロツクシグナル（周波数
fc＝24KHz）を得ている。抵抗７、コンデンサ
８、ツエナーダイオード９の各素子で１ビツトマ
イクロプロセツサー１の5V用電源回路を構成し
ている。一点鎖線で囲んだ５abは発音装置であ
る。

１ビツトマイクロプロセツサー１のプログラム
としては、第３図に示すように、各出力ポート２
ａ，２ｂに対してLO，HIを指定する命令で構成
され、１周240命令を繰り返すように設定してい
る。又、１ビツト毎の処理しかできないために、
一方の出力ポート２ａへは奇数アドレスで、他の
出力ポート２ｂへは偶数アドレスでLO，HIを指
定するように考慮している。１命令は１クロツク
で実行され、実行時間は１／fc＝１／24kHz≒
41.7μsecであり、１周時間は240×１／fc＝
10msecである。

両出力ポート２ａ，２ｂからの出力信号となる
矩形パルス列50の詳細を第４図を用いて説明す
る。出力ポート２ａからは、第４図ａに示すよう
に、プログラム１周の間に単位周期（符号５１
１）2.5msecのパターンすなわち連続パルス列
（単位パルス列）５０１が４回繰り返すように設
定している。単位周期５１１はHI時間の異なる
（パルス幅変調した）３つのパルス列で構成して
いる。出力ポート２ｂからは、第４図ｂに示すよ
うな連続パルス列（単位パルス列）５０２が同様
にパルス幅変調したパルス列で単位周期（符号５
１２で示す）2msecのパターンが５回繰り返すよ
うに設定している。

第４図破線部を詳細に第５図に示すが、各々の
LO，HIタイミング（トランジスタ３ａ，３ｂの
OFF，ONタイミング）は、いずれも同時におこ
らないようにシフトされている。第５図中、５３
はシフト分であり通常１クロツク分に設定され
る。

まず、この第１実施例で音色良好な和音が出る
ことを説明する。ホーンの基本周波数比は、４：
５又は５：６の比率に設定するのが望ましいこと
が知られている。ホーン以外にも音色良好な和音
というのは、基本周波数比が簡単な自然数（１，
２，３，４…）の比となつていることは公知であ
る。例えば、音楽の分野で知られる「ドミソ」、
「フアラド」、「ソシレ」などの和音基本周波数比
はいずれも４：５：６となつている。

本発明者らは、このような和音というのは、
各々単位周期の最小公倍数に匹敵する見掛け上の
周期性をもつていることに着目した。つまり、単
位周期（基本周波数の逆数）が2.5msec（400Hz）
と2msec（500Hz）の４：５和音は、前者が整数で
ある４回、後者が整数である５回、それぞれ繰り
返す10msecごとに各々の相対関係が一致するも
のである。以下、これを「和音の周期」（第４図
の符号５２）ということにする。

出力ポート２ａ，２ｂからの出力信号の相対関
係は、この和音の周期で繰り返すように設定すれ
ばよいから、１ヒツトマイクロプロセツサー１の
ように「複雑なタイミング計算ができない」低機
能なものでも和音周期分だけのLO，HIパターン
をプログラム的にメモリし、繰り返し出力するこ
とにより和音を連続的に出すことができる。

よつて、本発明の第１実施例では、１ビツトマ
イクロプロセツサーの複数個の出力ポートに、プ
ログラムに基づいてローとハイの繰り返し信号か
らなる矩形パルス列（第４図の５０）を出力する
メモリ手段（第１図の1m）を有し前記矩形パル
ス列５０は、相互に実質和音をなす複数個の基本
周波数成分と該基本周波数成分の複数倍の高次倍
音成分を含む矩形パルス列から成るようにパルス
幅変調されている。

そして、１ビツトマイクロプロセツサーは、前
記半導体スイツチング素子（第１図の３ａ，３
ｂ）のON又はOFFへの反転作動時期が同時に生
じないように前記メモリ手段１ｍからの情報を複
数の出力ポート２ａ，２ｂに繰り返し出力し、か
つこの１つの繰り返し周期つまり和音周期（第４
図の符号５２）の中に矩形パルス列５０の中の複
数の前記基本周波成分のそれぞれの単位周期５１
１，５１２が実質整数個分含まれるようプログラ
ムされている。

この場合、矩形パルス列５０の複数の前記基
本周波数成分の前記単位周期５１１，５１２の最
小公倍数に相当する周期が前記和音周期５２に一
致するようにすることが最も少ないメモリー手段
1mのメモリー容量で本発明を実施できるように
なることが明らかである。

なお、ここで半導体スイツチング素子３ａ，３
ｂのON又はOFFへの反転作動時期が同時に生じ
ないように、メモリー手段１ｍからのデータを出
力ポート２ａ，２ｂに繰り返し出力する理由につ
いて説明する。この第１実施例では、第３図に示
したように、出力ポート２ａへは奇数アドレス
で、出力ポート２ｂへは偶数アドレスでLO，HI
の状態切替を行うように設定することにより、ト
ランジスタ３ａ，３ｂのOFF，ONのタイミング
をいずれも同時に行わないように設定している。

このようにすれば、１ビツトマイクロプロセツ
サーのように「１命令で１つの入出力ポートしか
アクセスできない」低機能なものでも、基本周波
数成分の異なる複数個の連続パルス列（単位パル
ス列）５０１，５０２を実質同時に出力すること
が可能なのである。つまり、２つの連続パルス列
（単位パルス列）５０１，５０２を１つの１ビツ
トマイクロプロセツサーで出力可能にするためと
いうのが前述の理由である。

このようにして、１ビツトマイクロプロセツサ
ーで実質和音を発生させることが可能であり、
各々の基本周期内においては如何なるLO，HIパ
ターンを設定しても良いのであるが、第４図ａ，
ｂに示す第１実施例のように、パルス幅の異なる
（パルス幅変調された）３つのパルス列で単位周
期（５１１又は５１２）を構成することにより、
高次倍音成分のうちの第３次倍音成分を最も多く
含んだ信号とすることが可能であり、音圧の特に
大きい警音を発生させることができる。

第４図ｂ、つまり第５図ｂの信号の周波数特性
を第６図ａ，ｄに示す。第６図は左側にパルス波
形を右側に周波数特性を示し、ａとｂ，ｂとｅ，
ｃとｆが夫々対応している。この第６図ａのよう
な信号パターンでは、各パルスの幅を変えること
によつて音色、音圧の調整（いいかえれば周波数
特性の調整）をすることが可能である。

このことは、次に述べる第２実施例、第３実施
例と、第１実施例である第６図ａ，ｄとを比較す
れば明らかになる。

（第２実施例） この第２実施例は連続パルス列（単位パルス
列）の形のみを変えたもので、あとは第１実施例
と同じである。この第２実施例では第６図ｂのよ
うにパルス幅変調を第１実施例よりも小さくして
あるので、第６図ｅの如く高次倍音成分となる３
次倍音成分をさらに多く含んだ音圧の大きい音
にすることができる。なお、第６図においてａは
パルス波高値である。

（第３実施例） 第３実施例も第２実施例と同様に単位パルス列
の形のみを変えたものである。第３実施例では第
６図ｃのようにパルス幅変調を大きくしたので、
第６図ｆの如く基本周波数成分Ｉの大きいソフト
な音にすることができる。

（第４実施例） 第４実施例は第７図のような矩形パルス列５０
を用いるものであり、その他は第１実施例と同じ
である。この第７図のものは単位周期５１１，５
１２の間で一定幅パルスの数だけを操作したもの
であり、この場合は、特に2ON，1OFF方のもの
であつて、5011，5021はパルス欠損部である。そ
して、この第７図のものにおいても、基本周波数
成分の他に高次倍音成分（特に第３次倍音成分）
を多く含む。

次に、第１実施例の圧電ホーンのみを変更した
第５，第６実施例について説明する。

（第５実施例） 第１実施例では周知の圧電発音体を使用した
が、この第５実施例の圧電発音体５ｂは、例えば
第８図に示すような構造とし、共振周波数が500
Hz、約1.5KHzとなるように、各部形状、材質、
寸法Ｏを適切に設定したものである（周波数特性
例を第９図に示す）。このような周波数特性では
第１図の出力ポート２ｂからの信号（単位パルス
列）の周波数成分と前記圧電発音体の共振周波数
が一致して効率よく音を発生させることができ
る。なお、第８図において、発音体１１は振動板
１２に対して薄板状にした圧電素子１３を張り合
わせて硬性されるもので、この発音体１１はハウ
ジング１４の開口部に対して対設設定され、この
ハウジング１４の開口部には蓋状態となるハウジ
ング１５を取付け設定し、上記発音板１１を固定
保持するようになつている。この場合、ハウジン
グ１５に対しては、多数の開口１６ａ，１６ｂ…
が形勢され、この開口１６ａ，１６ｂ…は発音板
１１部分で発生された音響を外部に放出するため
に作用するもので、このハウジング１５部分に対
応して空気層１７が形成される。上記ハウジング
１４の例えば底板部分には、第１図の昇圧トラン
ス４ｂ、トランジスタ３ｂ等が収納された駆動回
路１８から上記発音板１１に対して、リード線１
９，２０を介して発音駆動信号が供給されるよう
になつている。

なお、この第５実施例の他方の圧電発音体（第
１図の５ａに相当）も第８図と同様の構造である
が、共振周波数が約400Hz、約1.2KHzとなるよう
に設定してある。

（第６実施例） 次に、１対の圧電発音体（第１図の５ａ，５
ｂ）を一体化した例えば第１０図に示すように構
造にすれば外観上１個の警音器で２個の警音器を
同時吹鳴させたのと同様の和音が発生でき、車両
搭載上の省スペース化、軽量化などを実現するこ
とが可能である。なお、第１０図において、第１
および第２の発音体３１及び３２が、互いに平行
状態となるように対向設定されている。この第１
および第２の発音板３１，３２は第１図の圧電発
音体５ａ，５ｂに相当するものであり、それぞれ
円盤状の金属振動板３３，３４に対して、その中
心部分に同心状態となるように薄板円盤状の圧電
素子３５および３６を、それぞれ張り合わせ設定
して構成されるものである。ここで、上記圧電素
子３５および３６のそれぞれ寸法は、「42φ×0.3
mm」，「48φ×0.3mm」であり、振動板３３はコバー
ル（商品名：日本鉱業製高ニツケル合金）、振動
板３４は黄銅でそれぞれ構成され、その寸法は共
に「90φ×0.2mm」に設定される。

上記対向設定される第１および第２の発音板３
１および３２のそれぞれの外周部は、合成樹脂で
構成されるリング３７に対して接着固定されるも
ので、この第１および第２の発音板３１，３２お
よびリング３７で囲まれる内部には、空気室３８
が形成されるようになつているもので、この空気
室３８を含む第１および第２の発音板３１，３２
によつて、発音部材３９が構成されるようになる
ものである。

そして、上記第１および第２の発音板３１およ
び３２に対して駆動電流を供給するリード線４０
ａ，４０ｂおよび４１ａ，４１ｂは各々独立して
駆動回路４２に対して接続するもので、この場合
第１の発音板３１のリード線４０ａ，４０ｂは特
に図では示してないが、リング３７に形成された
溝を介して駆動回路４２部分に導かれる。

上記発音部材３９を構成するリング３７には、
複数例えば４カ所の凹部３７ａ（図では１カ所し
か見えない）が形成され、この各凹部３７ａに対
しては、それぞれゴム製の支持部材４３ａを嵌め
込み設定し、この支持部材４３ａは、ハウジング
４４の内側壁に対して取付け設定するようにす
る。そして、上記発音部材３９が、ハウジング４
４の内部に弾性的に保持設定されるようにするも
のである。ここで、上記ハウジング４４は、本体
部４４ａとその開口部分に対して接着固定される
蓋体部４４ｂとから構成され、上記支持部材４３
ａはそれぞれ本体部４４ａの開口部周部に形成し
た凹部に対して嵌め込み設定し、これを蓋体部４
４ｂによつて押え込み設定するようにしてなる。

ここで、上記発音部材３９を構成するリング３
７の外径を93mmに設定し、ハウジング４４の内径
を100mmに設定することによつて、リング３７の
外周部分に長さｈ、幅ｙの全周にわたるリング状
の音響通路４５が形成されるようになつている。
また、上記発音部材３９の第１の発音板３１と、
ハウジング４４の蓋体部４４ｂの前面板との間に
厚さha＝11mmの前側空気層４６が形成され、さ
らに第２の発音板３２とハウジング４４の本体部
４４ａの底板部との間には、厚さＲ＝５mmの後側
空気層４７が形成されるようになつている。

そして、上記ハウジング４４の蓋体部４４ｂの
前側板部分には、外側寄りに分布して直径4.8mm
の放音用の、例えば48個の開口４８ａ，４８ｂ…
を形成してなる。

このような発音装置において、低周波域に共振
をもたせるためには、振動部分の直径を大きく設
定し、その板厚を薄くして、外周部分を固定すれ
ばよいことは知られている。そして、上記実施例
に示した発音装置にあつては、上記のように各寸
法数値を設定することによつて、発音板３１およ
び３２の１次共振周波数をそれぞれ約400Hzおよ
び約500Hzに設定することができる。

（第７実施例） 第１、第２の実施例では、第１図の出力ポート
２ａ，２ｂからの出力信号は３次倍音成分を最も
多く含むように設定したが、圧電発音体５ａ，５
ｂの周波数特性に応じて他の倍音成分を最大にす
るようにしても良い。例えば４次倍音成分を最大
に設定した場合の矩形パルス列の例を第１１図
ａ，ｂに示す。この例のように出力ポート２ａ，
２ｂ各々からの出力信号（単位パルス列）のパタ
ーンを異ならせてもよい。

（第８実施例） 以上の各実施例では２音による和音としたが、
１ビツトマイクロプロセツサーの３つの出力ポー
トを用いて３重和音としてもよい。例えば、単位
周期が2.5msec（400Hz），2msec（500Hz），
1.67msec（600Hz）の実質４：５：６和音として
も和音周期は実質10msecである。

（第９実施例） 以上の実施例では、各々の出力ポート２ａ，２
ｂからの出力信号は各々独立した基本周波数成分
を有する単位パルス列であつた。すなわち１ビツ
トマイクロプロセツサー１の出力ポートの各々２
ａ，２ｂには、前記出力ポートごとに異なる基本
周波数成分を持つように、例えば第４図、第７
図、第１１図の如く、単位パルス列５０１，５０
２に分離されて矩形パルス列５０が出力され、１
つの出力ポート２ａと他の出力ポート２ｂとでは
夫々の単位パルス列（５０１および５０２）の基
本周波数成分が異なるものであつた。

しかし、この第９実施例では２つの単位パルス
列を加減算して得られる矩形パルス列を考え出
し、この矩形パルス列のプラス側とマイナス側と
を２つの出力ポート２ａ，２ｂ（第１３図）より
出力し、２つのトランジスタをPUSH，PULL方
式でスイツチング駆動したものである。（フーリ
エ級数の理論によれば、加減算しても周波数成分
は変わらない。） この場合の出力ポートからの出力信号すなわち
矩形パルス列を第１２図ａ，ｂに示す。この例
は、第７図ａの単位パルス列５０１より第７図ｂ
の単位パルス列５０２を減算して得られる第１２
図ｃのパルス波形のプラス側を第１３図の出力ポ
ート２ａより、マイナス側を出力ポート２ｂより
出力させたものである。

この場合、１ビツトマイクロプロセツサーのメ
モリ手段には、異なる基本周波数成分を持つ単位
パルス列５０１，５０２が互いに減算、すなわち
合成されてプログラムされていることになる。な
お、減算でなく加算して合成することも可能であ
る。

更に、この場合には、駆動回路は第１３図に示
すように、昇圧トランス４は中間タツプ付トラン
スとし１次側の中性点４ｃを共通端子（中間タツ
プ）として使用すれば良い。又、この場合、トラ
ンジスタOFF時に発生するキツクバツク電圧
（逆起電力）によつて、和音周期である100Hz（＝
10msec）の高調波ひずみが発生し音色の悪化が
生じるが、トランス４の１次側の中間タツプ４ｃ
と１次入力端は４ａ，４ｂ間にダイオード１０
ａ，１０ｂを挿入することにより防止できる。

（第10実施例） さらに、上記第９実施例では２枚の圧電振動板
５ａ，５ｂをトランスの２次側端子４a2，４ｂ
２に並列に接続したが、共振帯域幅の広い圧電振
動板、又は、電磁力で駆動される周知のスピーカ
を使用すれば、１枚の発音体を用いることも可能
である。

（その他の実施例） 以上説明した実施例では、和音の基本周波数成
分は400Hzと500Hzとしたが、周波数は第２図、第
１３図の発振用抵抗６の値を変更するなどの手段
により任意に設定可能である。又、基本周波数比
も４：５又は５：６以外にも、３：４又は６：７
あるいは５：７などであつても良く、要は実質的
に自然数比となるようなものであれば良い。

又、発音装置は、昇圧トランスを持たないもの
でも実施でき、圧電発音体以外にも例えばボイス
コイルを持つたイピーカを使用できる。

更に、第８実施例は図示しなかつたが、１ビツ
トマイクロプロセツサーには出力ポートが３つあ
り、トランジスタが１個ずつ夫々の出力ポートに
接続されており、トランジスタのコレクタとアー
ス間に夫々接続された中間タツプを持たない通常
のトランスと、このトランスに夫々接続された合
計３個の圧電発音体を有する。

【図面の簡単な説明】

第１図は本発明装置の第１実施例における警報
和音発生回路図、第２図は従来技術に基づいて警
報和音発生回路を説明するブロツク図、第３図は
第１実施例における１ビツトマイクロプロセツサ
ーのプログラム、第４図は第１実施例における駆
動信号となる矩形パルス例の波形図、第５図は第
１実施例における駆動信号のタイミングを示す詳
細波形図、第６図ａ，ｂ，ｃ，ｄ，ｅ，ｆは第１
実施例乃至第３実施例における駆動信号の波形図
およびその波形での周波数特性図、第７図は第４
実施例における駆動信号波形図、第８図は第５実
施例における圧電発音体の構造側を示す断面図、
第９図は第５実施例の圧電発音体の周波数特性
図、第１０図は第６実施例の圧電発音体の構造例
を示す断面図、第１１図は第７実施例における駆
動信号波形図、第１２図は第９実施例における駆
動信号波形図、第１３図は第９実施例における警
報和音発生回路図である。 ２ａ，２ｂ……出力ポート、１……１ビツトマ
イクロプロセツサー、３ａ，３ｂ……半導体スイ
ツチング素子、５ab……発音装置、１ｍ……メ
モリ手段、５０……矩形パルス列、Ｉ……基本周
波数成分、……高次倍音成分となる３次倍音成
分、５２……和音周期、５１１，５１２……単位
周期、４ａ，４ｂ……昇圧トランス、５ａ，５ｂ
……圧電発音体、４ａ……中間タツプ、４ａ１，
４ｂ１……１次入力端子、４ａ２，４ｂ２……２
次側端子、４４……圧電発音体の一体化したハウ
ジング、１０ａ，１０ｂ……ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 複数個の出力ポートを有する低ビツトの集積
   回路と、該集積回路の前記出力ポートに接続され
   た複数個の半導体スイツチング素子と、 該半導体スイツチング素子の出力に基づいて実
   質和音成分を含む警音を発生する発音装置とを備
   え、 前記集積回路は、前記複数個の出力ポートに、
   プログラムに基づいてローとハイの繰り返し信号
   からなる矩形パルス列を出力するメモリ手段を有
   し、 前記矩形パルス列は、相互に実質和音をなす複
   数個の基本周波数成分と該基本周波数成分の複数
   倍の高次倍音成分を含む矩形パルス列から成り、 かつ前記集積回路は、前記半導体スイツチング
   素子のON又はOFFへの反転作動時期が同時に生
   じないように前記メモリ手段からの情報を前記複
   数の出力ポートに繰り返し出力し、かつこの１つ
   の繰り返し周期つまり和音周期の中に前記矩形パ
   ルス列の中の複数の前記基本周波成分のそれぞれ
   の単位周期が実質整流個分含まれるようプログラ
   ムされていることを特徴とする警報和音発生装
   置。 ２ 前記矩形パルス列の複数の前記基本周波数成
   分の前記単位周期の最小公倍数に相当する周期が
   前記和音周期に一致することを特徴とする特許請
   求の範囲第１項に記載の警報和音発生装置。 ３ 前記発音装置には、前記半導体スイツチング
   素子に接続された昇圧トランスと、該昇圧トラン
   スに接続された圧電発音体とを有することを特徴
   とする特許請求の範囲弟１項に記載の警報和音発
   生装置。 ４ 前記昇圧トランスは１対からなり、夫々が前
   記半導体スイツチング素子に接続されており、か
   つ前記圧電発音体も互いに共振周波数が異なる１
   対からなり、夫々の前記昇圧トランスに接続され
   ていることを特徴とする特許請求の範囲第３項に
   記載の警報和音発生装置。 ５ 前記昇圧トランスは一個の中間タツプ付トラ
   ンスからなり、このトランスの１次側に中間タツ
   プを有し、この中間タツプの両側に１次入力端子
   を有し、前記１対の半導体スイツチング素子の
   夫々が前記１次入力端子に接続され、かつ該トラ
   ンスの２次側端子両端に前記圧電発音体が接続さ
   れている特許請求の範囲第３項に記載の警報和音
   発生装置。 ６ 前記圧電発音体は、互いに共振周波数が異な
   る１対のものを並列接続して構成されている特許
   請求の範囲第５項に記載の警報和音発生装置。 ７ 前記１対の圧電発音体は、単一のハウジング
   内に一体的に収納されていることを特徴とする特
   許請求の範囲第６項に記載の警報和音発生装置。 ８ 前記中間タツプ付トランスの１次側の前記中
   間タツプと前記１対の１次入力端子との間に夫々
   キツクバツク電圧吸収用のダイオードが接続され
   ている特許請求の範囲第５項に記載の警報和音発
   生装置。 ９ 前記集積回路の前記出力ポートの各々には、
   前記出力ポートごとに異なる前記基本周波数成分
   を持つように単位パルス列に分離されて前記矩形
   パルス列が出力され、１つの前記出力ポートと他
   の出力ポートとでは夫々の前記単位パルス列の前
   記基本周波数成分が異なることを特徴とする特許
   請求の範囲第１項に記載の警報和音発生装置。 １０ 前記集積回路の前記メモリ手段には、異な
   る前記基本周波数成分を持つ単位パルス列が互い
   に加算又は減算、すなわち合成されてプログラム
   されていることを特徴とする特許請求の範囲第１
   項に記載の警報和音発生装置。 １１ プログラムされたデータをストアするメモ
   リ手段を有する集積回路を持つた警報和音発生装
   置であつて、 前記集積回路は、所定周波数の複数のクロツク
   シグナルを供給するクロツクシグナル発生器と、
   前記プログラムを実行するマイクロプロセツサー
   手段と、 矩形パルス列を成すローとハイの信号を出力す
   る少なくとも２つの出力ポートと、複数のアドレ
   スを持ち、該アドレスの１つには、前記ローとハ
   イの信号を前記出力ポートの１つに発生させる命
   令として用いられる前記データの１つがストアさ
   れている前記メモリ手段とを有し、 該集積回路の前記出力ポートからの前記矩形パ
   ルス列によつてコントロールされて、複数の
   ON，OFF信号を発生する半導体スイツチ素子を
   有し、 前記半導体スイツチング素子からの前記ON，
   OFF信号によつて駆動されて和音を発生すると
   ころの少なくとも第１と第２の音発生エレメント
   からなる発音装置を有し、 前記データの前記命令は、前記出力ポートのど
   の１つに前記ロー信号を発生させるか、又は前記
   ハイ信号を発生させるかを決定することを特徴と
   する警報和音発生装置。