JPH0355859A - 半導体ダイボンディング方法 - Google Patents

半導体ダイボンディング方法

Info

Publication number
JPH0355859A
JPH0355859A JP2186962A JP18696290A JPH0355859A JP H0355859 A JPH0355859 A JP H0355859A JP 2186962 A JP2186962 A JP 2186962A JP 18696290 A JP18696290 A JP 18696290A JP H0355859 A JPH0355859 A JP H0355859A
Authority
JP
Japan
Prior art keywords
tape
semiconductor die
strip carrier
die bonding
bonding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2186962A
Other languages
English (en)
Other versions
JP3068162B2 (ja
Inventor
Jon M Long
ジョン・エム・ロング
Michael J Steidl
マイケル・ジェイ・ステイドゥル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Corp
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp, LSI Logic Corp filed Critical LSI Corp
Publication of JPH0355859A publication Critical patent/JPH0355859A/ja
Application granted granted Critical
Publication of JP3068162B2 publication Critical patent/JP3068162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] 〈産業上の利用分野〉 本発明は集積回路のパッケージングの分野に関し、特に
テープパッケージ式集積回路の製造方法及び装置に関す
る。
〈従来の技術〉 テープ自動ボンデfング(TAB)は集積回路ダイをそ
の電気的リードに取付けるための周知方法である。TA
Bは、その上に銅トレース(trace)(通常は金め
つきまたははんだめっき)を形成したカブトン( Ka
pton)のフレキシブルテープからなるストリップに
個々のダイを(一般にエボキシ系接着剤で)取付ける過
程を含む。前記ダイ上のボンディングバッドは、直接に
(B−TABと称する)またはボンディングパッド上に
金のバンプ(bump)を用いることによって(TAB
)銅トレースに接着される。次に、前記ダイをカプセル
封じ(即ちパッケージ化)し、前記テープ上のトレース
が後で集積回路の使用者が電気的に連絡するためのリー
ドとして機能するように、前記ダイをカプセル封じ(即
ちパッケージ化)し、前記テープから切取る。従って、
一般的なDIPパッケージと異なり、硬い金属リードは
全く設けられない。
このテープは、一般にその上に厚さ0.004ma+ 
(1.  5mil )の銅トレースを有する厚さ0.
1 3n+m (5gmil )のカプトンである。こ
のテープは非常に柔軟で構造的な強度を全く持たない。
このテープは一般にリール上に設けられており、かつリ
ール上にある状態からそのような形状(即ちカール状)
になってしまうので、該テープを平坦にしてダイを適当
に接着することが困難である。
このため、ダイに割れが生じ易く、または前記カール状
のためにダイか「飛び出す」ことになる。
リードの数が20本またはそれ以下の少ない簡単な集積
回路については、前記テープが後の処理に於てダイを取
付けた状態でオープンリール式に扱われている。このよ
うな手法は、より多くのリードを有する大型のより複雑
なダイについては、周知の方法を用いて前記テープを十
分平坦にかつ真直に保持することができないので適当で
はない。
従って、リードの数が多いダイについては、従来″技術
では、一般に前記カブトンテープをそれぞれに3個また
は4個のダイのみを収容するのに十分な程度の短い長さ
のストリップに切断する。
〈発明が解決しようとする課題〉 別の従来方法では、前記テープをそれぞれに1個のダイ
のみに十分な程度の非常に短いストリップに切断し、か
つ後の取扱い(即ちテープをダイに接着する)のための
小さいプラスチック製フレームである単一のスライド式
キャリアに前記テープの短いストリップを取付ける。こ
の方法の第1の問題は、前記プラスチック製フレームが
導電性でなく、それによってずでにダイに接着されてい
るテープ上のリードが互いに短絡されず、静電気が容易
にダイを損傷するという意味でESD (静電放電)の
問題を生じる。
このスライド式キャリアは更に、使用者がはんだ付け可
能であるようにリードをはんだ電気めつき浴内でめっき
しなければならないが、プラスチック製スライド式キャ
リアは電気めっき浴に暴露されることによって軟化しか
つ損傷するという欠点がある。
従来技術の別の欠点は、上述したように、前記テープが
通常はんだめっきまたは金めっきされたトレースを有す
る状態で供給されることである。
金めっきリードは一般にワイヤボンディングまたは熱圧
着に使用される。はんだ(即ち錫と鉛)めっきリードは
一般にダイへの金共晶接着に使用される。はんだめっき
型テープの上に金がある場合には、はんだの中で好まし
くない金の脆化が生じ、後の処理に於ける熱サイクルに
よって脆化による接着し損いが生じる。
比較的簡単なICについてリードの数が少ないパッケー
ジに使用されているような従来のTABボンディングで
は、テープ上の銅トレースの内端部が前記ダイ上の各ボ
ンディングパッドにある金めつき「バンプ」に直接接着
される。銅トレースは、熱圧着または金一錫(即ちはん
だ)共品方法によって前記バンプに接着される。銅トレ
ース上の銀めっきによってダイ上の金めつきバンプへの
接着が強化される。
VLS Iを目的とする(即ちリードの数の多いパッケ
ージ)別の周知のボンディング方法は、上述したのと同
じ種類のテープを使用するが、ダイ結合パッドを銅トレ
ースに直接ではなくワイヤボンドによって取付ける。こ
の方法では、非常に短いアルミニウムまたは金のワイヤ
を、一端に於て前記ダイ上の結合パッドに、かつその他
端に於て前記テープ上の銅トレースの内端に取付ける。
このワイヤは、通常熱圧着、超音波溶接、または、熱音
波溶接によって取付けられる。
また、従来技術では、リードフレームが知られている。
リードフレームは、半導体パッケージングのカプセル封
じ段階に於て金属リードを所定位置に保持する犠牲金属
部材である。このリードフレームは、パッケージングの
終了後に切断されて廃棄されるが、パッケージングの際
の取扱い性を向上させる機能をもつ。リードフレームは
、従来よりテープパッケージングと共に用いられてはい
ないが、これはテープ自体がトレースを所定位置に保持
するものだからである。
[発明の構成コ 〈課題を解決するための手段〉 本発明は、半導体ダイのテープパッテージングのための
改良された方法である。この方法は、各工程に於てダイ
ーテーブアセンブリに機械的な支持と電気的な接地との
双方を提供するように、リードフレームと類似の材料で
形或されたストリップキャリアと呼ばれる金属ストリッ
プを使用する。
本発明の好適実施例による方法は、以下の各工程を有す
る。
(1)一般に4個乃至6個のダイのための大きさを有し
、20.3cm(8インチ)の長さを有するTABテー
プのストリップを提供し、かつ前記テープ上の特に設け
られた銅領域をストリップキャリアにスポット溶接する
。前記ストリップキャリアは、好適には前記テープより
僅かに長くかつ幅広の薄い矩形の銅であり、かつ幾つか
の矩形切抜き部(1個の切抜きが各ダイに対応する)を
有する。
(2)本発明のワイヤボンディングの実施例では、エボ
キシ系接着剤のような従来手段を用いて、既に前記スト
リップキャリアにスポット溶接されている前記テープに
前記ダイを取付ける。
(3)このようなアセンブリ全体をオーブン内に配置し
て、前記ダイを前記テープに取付けるために使用された
前記エポキシ系接着剤を硬化させる。
(4)従来のワイヤボンディング手段を川いて前記ダイ
のボンディングパッドを各ダイ毎に前記テープ上の前記
トレースにワイヤボンデイングする。
(5)各ダイ毎に前記テープ上のパッケージ(即ちハウ
ジング)を組立て、かつ該プラスチックパッケージを硬
化させる。
(6)アセンブリ全体をはんだ電気めつき浴内に配置す
ることによって、前記テープのトレース上にはんだをめ
っきする。
(7)各パッケージダイを前記ストリップキャリアから
切り取る。
(8)各パッケッージダイを従来手段によって試験する
。
これに代えて、従来のTABアセンブリの実施例では、
上記過程(2)〜(4)を省略し、かつダイ上のボンデ
ィングパッドを被覆する金バンプにテープのトレースを
接着する過程に置き換える。
次に前記過程(5)以下の各工程を続ける。
〈実施例〉 本発明の好適な実施例に於けるストリップキャリアは、
一般に(必然的ではないが)従来のリードフレームマガ
ジンに容易に保持し得るような長さである約18〜23
cm(約7〜9インチ)の長さを有し、かつ一般的な4
8111幅のTABテープより僅かに幅広であるように
、一般に約60mmの幅を有する第1図に示されるよう
なストリップ10である。この幅は、35mm, 70
mm,または105mmのTABテープの幅よりも幅広
に(約10+++n+)することができ、または他の適
当な幅とすることができる。これらの寸法は本発明にと
って本質的な要素ではない。
前記ストリップキャリア10は、一般的に金属でありか
つ銅であると好適な導電性材料によって、好適には約0
.  1 5g++s〜0.  38+++m (6 
〜1 5ml!)の厚さで形成される。この厚さは良好
な機械的剛性を得るのに十分である。
この好適実施例では、ストリップキャリア10が、以下
に説明するようにパッケージダイを切り取ることができ
るように、それぞれに約.38cm角(約1・/2イン
チ角)のような適当な寸法を有する幾つかの矩形切抜き
12A,12Bを有する。
本実施例では、4個乃至6個の切抜き領域12A,12
Bが設けられ(第1図には4個が示されている)、それ
と同数のダイを収容するようになっている。
ストリップキャリア10の側辺部13A,13Bは、切
抜き領域12A、12Bを越えて延在し、かつ取扱い時
に前記側辺部に沿ってストリップキャリア15を把持す
るための余裕を設け、かつ後でストリップキャリア10
自体と接触するような切断ブレード無しに前記テープを
切り取ることができるように十分な幅を有する。
ストリップキャリア10は、好適には側辺部13A,1
3Bに孔14A,14B,14Cを有すると好都合であ
る。孔14A,14B,14Cは、自動装置による取扱
い及び処理に使用される様々な部品と整合させるために
様々に配置されている。
これらの孔のパターンは使用される部品及び装置に従っ
て決定される。
本発明に・よる方法の第1ステップでは、TABテープ
のストリップを上述したストリップキャリア10にスポ
ット溶接する。TABテープ20(第2図に示されるス
トリップ)は、ポリイミド製のテープ支持体上に押着さ
れた銅トレース(リードと称される)からなる繰り返し
パターン21A,21Bを有する従来技術に於て使用さ
れるものに類似しているが、従来技術とは、前記トレー
スの各パターン21A,21B間に、好適には各パター
ン22A,22Bの全幅に亘って延在しかつテープの厚
さを貫通して延びる銅の幅広のストライプ22A、22
Bが追加して設けられている点が異なる。この幅広スト
ライプ22A,22Bは、前記トレースのパターン21
A,21Bがテ−ブ20上に押着される際にテープの製
造者によって設けられる。
また、TABテープ20上の銅パターン21A121B
は、テープ20がストリップキャリア10にスポット溶
接されると、各トレース23A、23Bが図示されない
ストリップキャリアに電気的に短絡される(即ち接続さ
れる)という点に於て従来技術のものと異なる。この電
気的短絡は、トレース23A,23Bがテープ20上の
一方の幅広銅ストライブ22Aに直接に、またはストラ
イブ22A,22Bと接触する狭輻の側部ストライプ2
4A,24Bによって接触するように、テープ20上の
トレース23A,23Bをパターン形成することによっ
て達成される。狭幅側部ストライプ24A,24Bは、
テーブ24を貫通させる必要がない。この電気的短絡に
よって、テープ20に取付けられるべきダイがESDか
ら保護される。テープ20上の銅トレースのパターンは
、通常金めっきまたははんだめっきされている。テープ
20はダイ領域25A,.25Bを有する。
スポット溶接処理に於ては、ストリップキャリア10よ
り僅かに短いテープのストリップがス1・リップキャリ
アの上に配置される。このストリップキャリアは、好適
には幾つかの位置決めピン3IA,31Bをその縁部に
有する部品30(第3図参照)に保持される。これのビ
ン31A,31Bは、第1図に示されるようなストリッ
プキャリア10の側辺部のアライメント孔に適合する。
次に、半導体の製造に於てリードフレーム2の溶接に一
般に使用されているスポット溶接機をテープ20上の広
幅銅ストライプ22A、22B(第2図参照)に使用し
、前記溶接機からの熱によって広幅銅ストライプ領域を
銅ストリップキャリアに溶接する。
この銅テープは、スポット溶接によってストリップキャ
リアに確実に固定されている眼り、第2図に示されるよ
りも広幅ストリップ22A,22Bの数を少なくするこ
とができることに注意すべきである。スポット溶接以外
の取付け手段(即ち、小形リベットまたは適当な導電性
接着剤若しくは他の適当な手段)を代わりに用いて、前
記テープを前記ストリップキャリアに取り付けることが
できる。しかしながら、銅を銅に溶接するスポット溶接
の利点は、これによってテープのトLノース(テープ上
の広幅ストライプに電気的に接続されている)とストリ
ップキャリアとの間にESDを目的として良好な電気的
接続が得られることである。
本発明のワイヤボンディングの実施例に於ける次のステ
ップでは、第4図に示されるような半導体40A.、4
0Bを、導電性エボキシ系接着剤のような通常の手段に
よってストリップキャリア10に取り付けられているテ
ープ20上に設けられているダイ領域25A、25Bに
取り付ける。
次に、第4図に示されるアセンブリ全体を、エボキシ系
接着剤の従来の熱硬化用オーブン内に配置する。この時
点に於て、一般のリール上に供給されるテープは巻き上
がる傾向はあり、かつこれが生じると従来の硬化過程に
於てダイ40A,40Bが飛び出すことになるので、こ
のストリップキャリア10の19の利点が最初に作用す
る。ストリップキャリア10はテープ20を概ね平坦に
維持し、かつダイか飛び出すのを防止する。
次のステップは、ダイ4OA,40B上のコンタクトパ
ッドをテープ20の前記トレースにワイヤボンディング
することである。従来のワイヤボンディング装置及び方
法が、リードフレームへのダイの従来のワイヤボンディ
ングと同様に使用される。ワイヤボンドが第4図に符号
26を付して例示されでいる。
ストリップキャリア10は、或る範囲の幅のテープ20
に取付けることができるので、19の幅のストリップキ
ャリア10を取扱うように設定される19の従来のボン
ディング装置によって、或る範囲の幅を有するテープ2
0をダイ40A,40Bにワイヤボンディングすること
ができる。これは、異なるリードフレームの幅について
は異なるワイヤボンディング装置の設定が必要である従
来のワイヤボンディングに対する重大な改良点である。
従って、本発明は、従来技術と対照的にストリップキャ
リアがワイヤボンディング設備を処理のために設定する
機構の一部分であることから、異なる数のリードを有す
る或る範囲のパッケージをワイヤボンディング装置によ
って処理できるようになる。
ボンディングの後の次のステップは、各ダイ40、40
Bのパッケージングである。本発明は、従来のトランス
ファ成形パッヶージング及び従来の予備成形バッケージ
ングの双方に適合する。トランスファ成形では、通常の
プラスチックパッケージが直接ダイの上に溶融プラスチ
ックから成形される。予備成形バッケージングでは、パ
ッケージが別個に成形されかっダイに当てがわれ、液状
エポキシを用いてダイの周囲をシールする。両成形方法
は、従来技術に於て周知である。本発明によれば、ダイ
か未だストリップキャリア1o上にある間に成形パッケ
ージ(どのように成形されていても)をダイに適用する
。パッケージ後のダイか第5図に示されており、ストリ
ップキャリア10及びテープ2 0 1に於て、プラス
チック成形パッケージ50A.50Bがダイ(図示せず
)とワイヤボンドと端部とを除くトレース23A、23
Bの全体を被覆している。
次のステップは、依然としてストリップキャリア10上
に溶接されているテープ20上の露出トレース23A,
23Bのはんだめっきである。本発明によれば、本発明
の方法に於’ci−・−プ20がストリップキャリア1
0に取付けられていることによりテープ20の剛性が強
化されたことによって、パッケージングの後にトレ・−
ス23A,23Bのはんだめっきが可能となっでいる。
このパッケ・−〉ング後にめっき処理することによって
、めっき処理によってダイを損傷することがない。
このめっき処理は、従来の浸漬めっき法によって第5図
のストリップキャリアダイアセンブリの1二に約10μ
mの厚さの銀層を設ける。銀は、テープの1・レース上
にある金の上にではなく、ストリップキャリア10の銅
の上にのみ選択的にめっきされる。次に、約40μm乃
至約100μmのニッケル層を前記アセンブリの全露出
導電要素部分上に電気めっきする。従って、銅ストリッ
プキャリア10は、その上にニッケル層を有する銀層を
有し、かつテープ10の露出トレースが金の上にニッケ
ル層を有する。これら2層(銀とニッケル)の目的は、
上述したように後でめっきを除去できるようにすること
である。
銀及びニッケルめっきの後、次に前記アセンブリ全体に
従来方法によってはんだを電気めっきする。はんだめっ
きの目的はテープ20上のトレース23A,23Bの外
側露出端部をはんだめっきすることであり、それによっ
て上述したように使用者がリード23A、23Bを容易
にはんだ付けすることができる。
前記アセンブリ全体が、それぞれに腐食性を有するめっ
き浴を有する前記めっき工程に暴露されているので、ダ
イパッケージ50A,50Bは、前記ダイをめっき浴の
暴露から完全に保護されるように適当にシールされかつ
十分に頑丈でなければならない。
これに対する別の方法は、銀めっきする前に前記テープ
から金層から剥離し、次に銀をめっきし、かつはんだを
めっきすることである。
次に、パッケージダイ及びその周囲にあるテープ領域を
従来のTAB切断装置によって萌記ストリップキャリア
から切り取る。上述したように、ストリップキャリア1
0内の矩形の切抜き12A112B(第1図参照)は、
切断ブレードが第5図に於けるテーブ20のみを切断し
てストリップキャリア10に接触しないように十分に大
きい。各矩形切抜きの縁部と切断ブレードとの間には、
約0.76關(0.030インチ■)の十分な間隙があ
る。前記切断装置は、切断操作の際にストリップキャリ
ア10を固定し得るようにその縁部を把持する。
この時点に於て、第6図に示されるように取り付けられ
た各パッケージダイ及びテープユニ・ソト60が集積回
路であり、かつ従来と同様に処理される。各パッケージ
ダイ60は図示されない従来のスライド式キャリア上に
配置すると好都合である。次に、前記スライドキャリア
との集積回路完成品60に従来の最終試験を行う。前記
集積回路はこの試験に合格すると、前記スライドキャリ
アから取り外されて従来通りプリント回路基板上に装着
される。
スポット溶接されたテープ20の部分を有用しかつめっ
きされている第7図に示されるストリップキャリア10
は再使用することができる。従来手段によってはんだめ
っき、ニッケルめっき、銀めっきが取り除かれる。銀は
、銅と電気化学的結合を有しないので、銀めっき層によ
って摩耗によるストリッピングが容易になる。テープ2
0の残存片は、ピーリングによって銀と共にかえりを除
去しつつストリップキャリア10から除去される。
このように、ストリップキャリア10は、十述したよう
に別の集積回路リードボンデイング及びパッケージング
のために再使用される。
第8図に示される本発明の別の実施例は、各トレースの
外側部分81A,81Bがめつきされない銅のみであり
、かつ内側部分83A、83Bが従来の銅上にめっきさ
れた金であるような特別なTABテープ80を使用する
。この場合、めっき処理に於てトレース上の金を被覆す
る必要がないので、ニッケルめっき工程が削除される。
これは、露出している金が好ましくないはんだの脆化の
原因となるからである。
本発明の別の実施例(図示せず)では、ダイ上の「バン
プ」コンタクトパッドがテープ上の金コンタクトフィン
ガに整列する(即ち、「フィンガーダイーバンプボンデ
ィング」)ような上述したように周知のTABボンディ
ングを使用する。この型式のボンディングでは、金フィ
ンガーバンプボンディングによってテープのリードがダ
イに接着され、ダイかテープに接着されるので、ダイ取
付けステップがない。キャリアストリップは、次の各ス
テップを用いることによってこの従来のTABボンディ
ング方法に於て使用される。
(1)上述したようにストリップキャリアにテープをス
ポット溶接する。
(2)金めつきダイボディングパッドによってダイをT
ABボンディングの1ステップに於て従来通りテープ上
の金めつきフィンガーリードに取り付ける。
(3)上述したように、各ダイにパッケージを組立て、
かつ上述した実施例と同様に他のステップに従って処理
する。
更に別の実施例では、テープの長いストリップをストリ
ップキャリアにスポット溶接する代わりに、唯1個のダ
イに十分な長さの短いストリップをストリップキャリア
にスポット溶接する。従って、後の処理に於てテープの
巻き上がる性質が一層改善されて.テープがより確実に
平坦な状態に維持される。
上述した実施例は単なる例示であって、本発明の技術的
範囲を制限するちのではない。また、当業者にと・〕で
は、明らかなように、上述した実施例に様々な変形・変
更を加えることができる。
[発明の効果j 本発明は従来技術に対1,て次のような利点を有す゜る
。
a.ストリップキャリアがテープのストリップに剛性を
持たせることによって、自動化装置によって容易に取扱
い、かつ従来のマガジン取り付けまたは取り外すことが
できるので、より自動化し易くなる。
b.ストリップキャリア自体が現在、リードフレームを
取扱うために使用されている既存の設備に対して取扱い
が容易になる。
C.ストリップキャリアが導電性を有し、テープ上の各
トレースは、ストリップキャリアと電気的に接触する。
従って、各ダイのリードがストリップキャリアに短絡さ
れて、ダイへの静電気による損傷が防止される。
d,リールに取り付けられたダイ付きのテープを取扱う
必要がない代わりに、短いより簡便なストリップが取扱
われる。
e.ストリップキャリアが金属であるのではんだめっき
浴への浸漬によって損傷しない。
f.ストリップキャリアは薄い金属のストリップである
ので、各処理工程の高温サイクルに於て好適に平坦な状
態を保持する。
g.ストリップキャリアは再使用可能であり、従って低
廉である。
【図面の簡単な説明】
第1図は、本発明の1実施例に於て使用されるストリッ
プキャリア゛を示す平面図である。 第2図は、本発明の1実施例に於て使用されるテープの
ストリップを示す平面図である。 第3図は、本発明によるスポット溶接用部品を示す概略
斜視図である。 第4図は、本発明に従って取り付けられたテープを示す
平聞図である。 第5図は、本発明によるテープ」二のパッケージダイを
示す平面図である。 第6図は、切り取られたパッケージダイを示す平面図で
ある。 第7図は、パッケージダイを切り取った後のストリップ
キャリアを示す平面図である。 第8図は、本発明による別の実施例のテープを示す平面
図である。 10・・・ストリップキャリア 12A,12B・・・切抜き 13A,13B・・・側辺部 14A,14B,14C・・・孔 20・・・TABテープ 21A,21B・・・トレースパターン22A,22B
・・・ストライプ 23A,23B・・・トレース 24A,2B・・・側部ストライプ 25A,25C・・・ダイ領域 30・・・部品 31A,31B・・・位置決めピン 4OA,40B・・・半導体ダイ 26・・・ワイヤボンド 50A,50B・・・ダイパッケージ 80・・・TABテープ 81A、81B・・・トレース外側部分83A、83B
・・・トレース内側部分(じ1下金白) FIC、3

Claims (31)

    【特許請求の範囲】
  1. (1)リードを有するテープに半導体ダイを接着する方
    法であって、 前記テープをストリップキャリアに取付ける過程と、 前記ダイを前記テープのリードに接着する過程とからな
    ることを特徴とする半導体ダイボンディング方法。
  2. (2)前記テープ取付け過程が、前記テープ上の金属領
    域を前記ストリップキャリア上の金属領域に結合させる
    過程からなることを特徴とする第1請求項に記載の半導
    体ダイボンディング方法。
  3. (3)前記テープ取付け過程が、前記テープを前記トス
    リップキャリアにスポット溶接する過程からなることを
    特徴とする第1請求項に記載の半導体ダイボンディング
    方法。
  4. (4)前記テープ取付け過程の後に、前記半導体ダイを
    前記テープに取付ける過程を更に含むことを特徴とする
    第1請求項に記載の半導体ダイボンディング方法。
  5. (5)前記ダイ接着過程の後に、前記ダイをパッケージ
    内にカプセル封じする組立て過程を更に含むことを特徴
    とする第1請求項に記載の半導体ダイボンディング方法
    。
  6. (6)前記パッケージ組立て過程の後に、前記パッケー
    ジを硬化させる過程を更に含むことを特徴とする第5請
    求項に記載の半導体ダイボンディング方法。
  7. (7)前記パッケージ硬化過程の後に、前記テープのリ
    ード上にはんだをめっきする過程を更に含むことを特徴
    とする第6請求項に記載の半導体ダイボンディング方法
    。
  8. (8)前記はんだめっき過程の後に、前記ストリップキ
    ャリアから前記ダイを切り取る過程を更に含むことを特
    徴とする第7請求項に記載の半導体ダイボンディング方
    法。
  9. (9)前記ストリップキャリアが導電材料からなること
    を特徴とする第1請求項に記載の半導体ダイボンディン
    グ方法。
  10. (10)前記ストリップキャリアが実質的に金属からな
    ることを特徴とする第1請求項に記載の半導体ダイボン
    ディング方法。
  11. (11)前記ストリップキャリアが実質的に銅からなる
    ことを特徴とする第1請求項に記載の半導体ダイボンデ
    ィング方法。
  12. (12)前記ダイ接着過程に於て、前記テープが前記ス
    トリップキャリアによって支持されることを特徴とする
    第1請求項に記載の半導体ダイボンディング方法。
  13. (13)前記ストリップキャリアが矩形形状をなし、か
    つ前記テープが前記ストリップキャリアの両側部に於て
    前記ダイに結合されることを特徴とする第2請求項に記
    載の半導体ダイボンディング方法。
  14. (14)前記テープがその上に導電性材料で形成された
    少なくとも2つの取付領域を有し、かつ前記テープが前
    記取付領域に於て前記ストリップキャリアに結合される
    ことを特徴とする第2請求項に記載の半導体ダイボンデ
    ィング方法。
  15. (15)前記ストリップキャリアが少なくともその一側
    部に沿ってアライメント孔を有することを特徴とする第
    1請求項に記載の半導体ダイボンディング方法。
  16. (16)前記ダイ接着過程がテープ自動ボンディングか
    らなることを特徴とする第1請求項に記載の半導体ダイ
    ボンディング方法。
  17. (17)前記ダイ接着過程がワイヤボンディングからな
    ることを特徴とする第1請求項に記載の半導体ダイボン
    ディング方法。
  18. (18)前記ダイ接着過程がフィンガ対バンプテープ自
    動ボンディングからなることを特徴とする第1請求項に
    記載の半導体ダイボンディング方法。
  19. (19)前記ダイ接着過程が、前記ダイを前記テープに
    取付ける過程からなることを特徴とする第1請求項に記
    載の半導体ダイボンディング方法。
  20. (20)複数のダイを前記テープのリードに接着する過
    程を更に含むことを特徴とする第1請求項に記載の半導
    体ダイボンディング方法。
  21. (21)前記ストリップキャリアが、半導体処理用マガ
    ジンに適合し得るような寸法を有することを特徴とする
    第1請求項に記載の半導体ダイボンディング方法。
  22. (22)前記ストリップキャリアが、少なくとも1個の
    切抜き部分を有することを特徴とする第1請求項に記載
    の半導体ダイボンディング方法。
  23. (23)前記ストリップキャリアが、約45mm乃至約
    115mmの範囲内の幅を有することを特徴とする第1
    請求項に記載の半導体ダイボンディング方法。
  24. (24)前記ストリップキャリアが、約0.1mm乃至
    約0.4mmの範囲内の厚さを有することを特徴とする
    第1請求項に記載の半導体ダイボンディング方法。
  25. (25)前記ストリップキャリアが、機械的剛性を維持
    し得る程度に薄い厚さを有することを特徴とする第1請
    求項に記載の半導体ダイボンディング方法。
  26. (26)前記切取り過程の後に前記ストリップキャリヤ
    を再使用し得るように、前記ストリップキャリアから前
    記はんだめっき及びテープを除去する過程を更に含むこ
    とを特徴とする第8請求項に記載の半導体ダイボンディ
    ング方法。
  27. (27)前記はんだめっき過程の前に、前記ストリップ
    キャリア上に銀をめっきし、かつ前記銀めっきの上にニ
    ッケルをめっきする過程を更に含むことを特徴とする第
    7請求項に記載の半導体ダイボンディング方法。
  28. (28)前記リードの内側部分のみが金めっきされるこ
    とを特徴とする第1請求項に記載の半導体ダイボンディ
    ング方法。
  29. (29)少なくとも1個の集積回路ダイを固定し得るテ
    ープを取付けるためのストリップキャリアであって、 前記ダイを適合させる少なくとも1個の切抜き領域を郭
    定する導電材料の剛性シート材からなることを特徴とす
    るテープ取付け用ストリップキャリア。
  30. (30)前記ストリップキャリアが、複数の幅を有する
    テープを取付けることができるような幅を有することを
    特徴とする第4請求項に記載の半導体ダイボンディング
    方法。
  31. (31)集積回路ダイのリードと電気的に接触させ得る
    導電パターンをその上に形成した集積回路ボンディング
    テープであって、 テープ基体と、 前記テープ基体の第1表面上に形成される前記集積回路
    ダイに電気的に接触させるための或るパターンの導電ト
    レースと、 前記テープ基体の前記第1表面上に形成され、前記導電
    トレースと電気的に接触し、かつ前記テープ基体を貫通
    して該テープ基体の第2表面まで延長する導電領域とを
    有することを特徴とする集積回路ボンディングテープ。
JP2186962A 1989-07-14 1990-07-13 半導体ダイボンディング方法 Expired - Fee Related JP3068162B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US380,174 1989-07-14
US07/380,174 US5023202A (en) 1989-07-14 1989-07-14 Rigid strip carrier for integrated circuits

Publications (2)

Publication Number Publication Date
JPH0355859A true JPH0355859A (ja) 1991-03-11
JP3068162B2 JP3068162B2 (ja) 2000-07-24

Family

ID=23500182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2186962A Expired - Fee Related JP3068162B2 (ja) 1989-07-14 1990-07-13 半導体ダイボンディング方法

Country Status (3)

Country Link
US (1) US5023202A (ja)
EP (1) EP0408101A3 (ja)
JP (1) JP3068162B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
JP2828318B2 (ja) * 1990-05-18 1998-11-25 新光電気工業株式会社 多層リードフレームの製造方法
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JPH04243145A (ja) * 1991-01-17 1992-08-31 Sharp Corp Tab用フィルム
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JP2811613B2 (ja) * 1991-09-02 1998-10-15 ティーディーケイ株式会社 電子部品の製造方法及び装置
US5155065A (en) * 1992-03-16 1992-10-13 Motorola, Inc. Universal pad pitch layout
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5854094A (en) * 1992-07-28 1998-12-29 Shinko Electric Industries Co., Ltd. Process for manufacturing metal plane support for multi-layer lead frames
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
US5633533A (en) * 1995-07-26 1997-05-27 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6271584B1 (en) * 1996-02-28 2001-08-07 Siemens Aktiengesellschaft Arrangement of electronic components on a bearer strip
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5852870A (en) 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
US5773884A (en) * 1996-06-27 1998-06-30 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
JP3612155B2 (ja) * 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
KR100395188B1 (ko) 1998-01-12 2003-08-21 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법과 전자기기
US6326696B1 (en) 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
US6143586A (en) * 1998-06-15 2000-11-07 Lsi Logic Corporation Electrostatic protected substrate
US7023087B1 (en) * 1998-08-05 2006-04-04 Agere Systems Inc. Integrated circuit carrier and method of manufacturing and integrated circuit
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
DE10014380A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen
US6547452B1 (en) 2000-05-11 2003-04-15 International Business Machines Corporation Alignment systems for subassemblies of overmolded optoelectronic modules
US7288833B2 (en) * 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
KR100357209B1 (ko) * 2000-11-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 스트립 단위 테스트를 위한 반도체 패키지 제조 방법
US6770184B1 (en) 2001-02-13 2004-08-03 Advanced Micro Devices, Inc. Integrated de-ionized water pressure monitoring system for solder plating machines
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US7371970B2 (en) * 2002-12-06 2008-05-13 Flammer Jeffrey D Rigid-flex circuit board system
JP3751938B2 (ja) * 2002-12-09 2006-03-08 日東電工株式会社 Tab用テープキャリアおよびその製造方法
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
CN102751263A (zh) * 2012-07-27 2012-10-24 上海华力微电子有限公司 一种防静电的集成电路结构
US9120257B2 (en) * 2013-01-11 2015-09-01 Apple Inc. Composite carrier frame for plastic injection molding
CN115547971B (zh) * 2022-12-02 2023-02-03 常州市鼎一电子有限公司 一种光伏组件用引线框架

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778887A (en) * 1970-12-23 1973-12-18 Hitachi Ltd Electronic devices and method for manufacturing the same
US4069496A (en) * 1976-12-30 1978-01-17 Honeywell Information Systems Inc. Reusable fixture for an integrated circuit chip
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
FR2518813A1 (fr) * 1981-12-22 1983-06-24 Socapex Support d'interconnexion d'un boitier de circuit integre sur un circuit imprime et systeme d'interconnexion utilisant un tel support
JPS60160625A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 半導体装置の製造方法
EP0270461A3 (en) * 1986-12-03 1989-07-19 STMicroelectronics, Inc. Universal leadframe carrier and insert for holding and bonding semiconductor chip to leadframe leads
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
GB2210515A (en) * 1987-09-25 1989-06-07 Marconi Electronic Devices Fixture for an integrated circuit chip
US4837184A (en) * 1988-01-04 1989-06-06 Motorola Inc. Process of making an electronic device package with peripheral carrier structure of low-cost plastic

Also Published As

Publication number Publication date
EP0408101A2 (en) 1991-01-16
JP3068162B2 (ja) 2000-07-24
US5023202A (en) 1991-06-11
EP0408101A3 (en) 1991-12-11

Similar Documents

Publication Publication Date Title
JP3068162B2 (ja) 半導体ダイボンディング方法
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
JP3588801B2 (ja) 半導体装置の製造方法
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US9966326B2 (en) Lead frames with wettable flanks
US20020025607A1 (en) Semiconductor device and a method of manufacturing the same
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003303919A (ja) 半導体装置及びその製造方法
JP2006165411A (ja) 半導体装置およびその製造方法
JPH11284007A (ja) 半導体装置及びその製造方法
US20150187688A1 (en) Method For Treating A Leadframe Surface And Device Having A Treated Leadframe Surface
JPH088385A (ja) 樹脂封止型半導体装置
JPH09270488A (ja) 半導体装置の製造方法
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JPH07201928A (ja) フィルムキャリア及び半導体装置
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JPH0225061A (ja) 半導体装置およびその製造に用いるリードフレーム
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPH11204680A (ja) 半導体装置製造用キャリア
JPH0468542A (ja) 半導体装置
JPH1022605A (ja) 混成電子部品の基板への実装方法
JPH0449633A (ja) フィルムキャリヤテープ、半導体装置、及び、半導体装置の実装方法
JP2000228463A (ja) 半導体装置製造用金属フレーム、その製造方法及び半導体装置の製造方法
JPH09129685A (ja) 樹脂封止型tab半導体装置の製造方法及びtabテー プ構造体
JPH0855878A (ja) リード部材及びその製造方法並に半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees