JPH0355897A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0355897A JPH0355897A JP1192957A JP19295789A JPH0355897A JP H0355897 A JPH0355897 A JP H0355897A JP 1192957 A JP1192957 A JP 1192957A JP 19295789 A JP19295789 A JP 19295789A JP H0355897 A JPH0355897 A JP H0355897A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- hybrid integrated
- wiring board
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は混成集積回路に関するもので、特に高電力を消
費する受動部品の放熱をよくした高電力の混成集積回路
に関するものである。
費する受動部品の放熱をよくした高電力の混成集積回路
に関するものである。
従来の技術
従来、この種の混成集積回路は、第５図に示すような構
成であった。第５図において、１はフェノールやエポキ
シ等の樹脂基板で構成した配線基板、２は制御ＩＣ、３
はＦＥＴ等のパワー半導体、４はチップコンデンサ、５
はチップ抵抗、６．は放熱器である。以下にその動作に
ついて説明する。制御ＩＣ２より印加される信号により
、パワ一半導体３（図示の例ではＦＥＴ）がドライブさ
れて出力となる。パワー半導体３での電力消費が大きく
、そこでの発熱が大きいため、６に示す放熱器６が取付
けられている。第６図ａの例は、ＦＥＴの出力端子にキ
ックパック電圧吸収用のスナ六回路を構成するコンデン
サＣおよび抵抗Ｒが接続されたものである。４で示すコ
ンデンサＣ及び５で示す抵抗Ｒには大きな電圧と電力が
印加される。今、抵抗Ｒに必要な電力について考察する
。条件として■消費電力Ｐｄ＝１／２Ｗ．■周囲温度
９７．５℃とし、定格電力１／４Ｗのチップ抵抗を使用
する場合、周囲温度９７．５℃に対する発熱マージンを
とるため実際にかけられる電力は約５０％の１／８ＷＬ
かない。したがって第６図ｂに示すように、抵抗Ｒは、
Ｒ１〜Ｒ４の４個に電力を分散し、この構成により、周
囲温度９７．５℃での最大電力は１／４ｘｌ／２ｘ４個
＝１／２Ｗとなる。
成であった。第５図において、１はフェノールやエポキ
シ等の樹脂基板で構成した配線基板、２は制御ＩＣ、３
はＦＥＴ等のパワー半導体、４はチップコンデンサ、５
はチップ抵抗、６．は放熱器である。以下にその動作に
ついて説明する。制御ＩＣ２より印加される信号により
、パワ一半導体３（図示の例ではＦＥＴ）がドライブさ
れて出力となる。パワー半導体３での電力消費が大きく
、そこでの発熱が大きいため、６に示す放熱器６が取付
けられている。第６図ａの例は、ＦＥＴの出力端子にキ
ックパック電圧吸収用のスナ六回路を構成するコンデン
サＣおよび抵抗Ｒが接続されたものである。４で示すコ
ンデンサＣ及び５で示す抵抗Ｒには大きな電圧と電力が
印加される。今、抵抗Ｒに必要な電力について考察する
。条件として■消費電力Ｐｄ＝１／２Ｗ．■周囲温度
９７．５℃とし、定格電力１／４Ｗのチップ抵抗を使用
する場合、周囲温度９７．５℃に対する発熱マージンを
とるため実際にかけられる電力は約５０％の１／８ＷＬ
かない。したがって第６図ｂに示すように、抵抗Ｒは、
Ｒ１〜Ｒ４の４個に電力を分散し、この構成により、周
囲温度９７．５℃での最大電力は１／４ｘｌ／２ｘ４個
＝１／２Ｗとなる。
またコンデンサＣについては、印加されるキックパック
電圧に対する耐圧と、自己発熱による温度上昇を軽減す
るため、第６（Ｊｂのように２つのコンデンサＣｌ．Ｃ
２の直列接続で発熱を分散している。
電圧に対する耐圧と、自己発熱による温度上昇を軽減す
るため、第６（Ｊｂのように２つのコンデンサＣｌ．Ｃ
２の直列接続で発熱を分散している。
発明が解決しようとする課題
上述のような、従来の混成集積回路では、用いる配線基
板の熱伝導がよくないことと、通常のチップ部品仕様か
らくる電力の制約のため、受動チップ部品に対して大幅
な電力マージンを必要とし、それは結果として形状の大
きなチップ部品を使用するか、チップ部品の数を多くし
て電力（発熱）の分散を図るということになり、いずれ
の方法をとっても、形状寸法を大きくしてしまうという
重大な欠点を有していた。
板の熱伝導がよくないことと、通常のチップ部品仕様か
らくる電力の制約のため、受動チップ部品に対して大幅
な電力マージンを必要とし、それは結果として形状の大
きなチップ部品を使用するか、チップ部品の数を多くし
て電力（発熱）の分散を図るということになり、いずれ
の方法をとっても、形状寸法を大きくしてしまうという
重大な欠点を有していた。
本発明は、このような問題点を解決するもので、高電力
を消費する受動部品の放熱を大幅に改善することにより
、小型ながら大電力を制御できる電子回路を内蔵した混
威集積回路を可能とするものである。
を消費する受動部品の放熱を大幅に改善することにより
、小型ながら大電力を制御できる電子回路を内蔵した混
威集積回路を可能とするものである。
課題を解決するための手段
この問題点を解決するために、本発明ではアルミ，銅等
の熱伝導のよい基板を配線基板として用い、かつ使用す
るチップ部品の自己発熱を含めた最大温度を最大定格温
度以下として使用することにより、それぞれの受動部品
に規定された定格電力を超えた使用を可能としたもので
ある。
の熱伝導のよい基板を配線基板として用い、かつ使用す
るチップ部品の自己発熱を含めた最大温度を最大定格温
度以下として使用することにより、それぞれの受動部品
に規定された定格電力を超えた使用を可能としたもので
ある。
実施例
第１図は本発明の混成集積回路の内部構戒を示す図、第
２図ａ，ｂはその回路の原理回路と実際の回路の構戒を
示す図である。図において、１１はアルミ，ｌｉ４等の
熱伝導の優れた金属基板上に薄い絶縁層をコートし、こ
の絶縁層上に電気配線パターンを形成した配線基板であ
り、この配線基板１１上に＄ｉＩＪ御ＩＣ１２、銅の厚
板上に搭載されたＦＥＴ等のパワー半導体１３、チップ
コンデンサ１４、チップ抵抗１５等の電子部品が搭載さ
れている。ここで、チップ部品は全て配線基板１１に密
着して接続されている。特に受動部品であるチップコン
デンサ１４、チップ抵抗１５は従来の第５図に比して同
一電力品で構成した場合、部品数が１／２に少なくなっ
ている。
２図ａ，ｂはその回路の原理回路と実際の回路の構戒を
示す図である。図において、１１はアルミ，ｌｉ４等の
熱伝導の優れた金属基板上に薄い絶縁層をコートし、こ
の絶縁層上に電気配線パターンを形成した配線基板であ
り、この配線基板１１上に＄ｉＩＪ御ＩＣ１２、銅の厚
板上に搭載されたＦＥＴ等のパワー半導体１３、チップ
コンデンサ１４、チップ抵抗１５等の電子部品が搭載さ
れている。ここで、チップ部品は全て配線基板１１に密
着して接続されている。特に受動部品であるチップコン
デンサ１４、チップ抵抗１５は従来の第５図に比して同
一電力品で構成した場合、部品数が１／２に少なくなっ
ている。
受動チップ部品について、１／２以下の部品数で同一電
力に耐えられるという理由について、第３図の電力ディ
レーティング図を用いて説明する。
力に耐えられるという理由について、第３図の電力ディ
レーティング図を用いて説明する。
本発明の実施例では、全ての受動チップ部品は、密着し
て配線基板に接続されている。加えて配線基板の熱伝導
が良いため、受動チップ部品の放熱特性は格段によくな
り、それぞれのチップ部品の熱抵抗θは大幅に改善され
ている。周知のごとく、部品の発熱温度上昇△Ｔ、電力
消費Ｐ、熱抵抗θには下式の関係がある。
て配線基板に接続されている。加えて配線基板の熱伝導
が良いため、受動チップ部品の放熱特性は格段によくな
り、それぞれのチップ部品の熱抵抗θは大幅に改善され
ている。周知のごとく、部品の発熱温度上昇△Ｔ、電力
消費Ｐ、熱抵抗θには下式の関係がある。
θ＝△Ｔ／Ｐ ・・・・・・（
１）式（１）より、本発明の混成集積回路における熱抵
抗θの大幅改善は同一電力Ｐによる発熱温度上昇を大幅
に低減する。
１）式（１）より、本発明の混成集積回路における熱抵
抗θの大幅改善は同一電力Ｐによる発熱温度上昇を大幅
に低減する。
ここで、チップ抵抗で消費される電力が、部品の仕様で
保証される定格電力を越えて作動させる場合について説
明する。第３図に示すごとく、定格電力０．２５Ｗのチ
ップ抵抗では、空気中もしくは、熱伝導のよくない配線
基板上に密着して接続することを前提とした通常使用で
は、熱抵抗θ一２２０℃／Ｗのディレーティング特性の
範囲内で使用しなければならない。従って、周囲温度９
７．５℃で使用すると、印加できる電力はＰ〈△Ｔ／θ
＝２７．５／２２０−０．１２５Ｗとなり、本回路で条
件として想定している１／２Ｗに対しては、４個のチッ
プ抵抗に電力を分散しなければならない。これが、第５
図に示した従来例である。本発明の実施例では熱抵抗θ
が従来比１／２以下に大幅に改善され、第３図の点線に
示すようにθく１１０℃／Ｗとなり、印加できる電力Ｐ
＜２７．５／１ １０＝０．２５Ｗ，Ｌたがって同一の
定格電力チップ抵抗に２倍以上の電力印加が可能となり
、第１図の実施例では、定格電力０．２５Ｗのチップ抵
抗２個で■消費電力Ｐｄ＝１／２Ｗ、■周囲温度９７．
５℃での使用を可能にしている。これは、実際の配線基
板に接続したときの熱抵抗θの改善により、部品仕様で
保証されている定格電力以上での連続使用が可能である
ことを示している。第３図の点線で示す本発明の実施例
でのディレーティング特性によれば、温度７０℃で０．
５Ｗ使用でも発熱温度上昇△Ｔ＝０．５Ｘ１１０＝５５
℃で、チップ抵抗温度は５５＋７０＝１２５℃となり、
最大定格温度１２５℃以下である。
保証される定格電力を越えて作動させる場合について説
明する。第３図に示すごとく、定格電力０．２５Ｗのチ
ップ抵抗では、空気中もしくは、熱伝導のよくない配線
基板上に密着して接続することを前提とした通常使用で
は、熱抵抗θ一２２０℃／Ｗのディレーティング特性の
範囲内で使用しなければならない。従って、周囲温度９
７．５℃で使用すると、印加できる電力はＰ〈△Ｔ／θ
＝２７．５／２２０−０．１２５Ｗとなり、本回路で条
件として想定している１／２Ｗに対しては、４個のチッ
プ抵抗に電力を分散しなければならない。これが、第５
図に示した従来例である。本発明の実施例では熱抵抗θ
が従来比１／２以下に大幅に改善され、第３図の点線に
示すようにθく１１０℃／Ｗとなり、印加できる電力Ｐ
＜２７．５／１ １０＝０．２５Ｗ，Ｌたがって同一の
定格電力チップ抵抗に２倍以上の電力印加が可能となり
、第１図の実施例では、定格電力０．２５Ｗのチップ抵
抗２個で■消費電力Ｐｄ＝１／２Ｗ、■周囲温度９７．
５℃での使用を可能にしている。これは、実際の配線基
板に接続したときの熱抵抗θの改善により、部品仕様で
保証されている定格電力以上での連続使用が可能である
ことを示している。第３図の点線で示す本発明の実施例
でのディレーティング特性によれば、温度７０℃で０．
５Ｗ使用でも発熱温度上昇△Ｔ＝０．５Ｘ１１０＝５５
℃で、チップ抵抗温度は５５＋７０＝１２５℃となり、
最大定格温度１２５℃以下である。
周知のように、全ての受動部品には、最大定格温度が規
定されており、この範囲内で使用しなければならない。
定されており、この範囲内で使用しなければならない。
このことは、実際に使用するときの、回路基板の最大温
度が第３図に示すディレーティングの範囲内になければ
ならないことを意味しているが、本発明の実施例によれ
ぼ印加電力範囲を格段に拡大することができる。
度が第３図に示すディレーティングの範囲内になければ
ならないことを意味しているが、本発明の実施例によれ
ぼ印加電力範囲を格段に拡大することができる。
次に、チップコンデンサ４の放熱について説明する。第
２図に示す本発明の実施例では、キックパック電圧を吸
収するスナバ回路もチップ部品で構威している。チップ
抵抗のときと同様、放熱特性の大幅改善により第５図の
従来例では２個のチップコンデンサを使用していたスナ
バ回路を、本発明では１個のみ使用している。チップコ
ンデンサに第４図に示すような、交流信号又は直流に交
流が重畳された信号が印加された場合、コンデンサでの
誘電帯損失や電極での損失により発熱する。
２図に示す本発明の実施例では、キックパック電圧を吸
収するスナバ回路もチップ部品で構威している。チップ
抵抗のときと同様、放熱特性の大幅改善により第５図の
従来例では２個のチップコンデンサを使用していたスナ
バ回路を、本発明では１個のみ使用している。チップコ
ンデンサに第４図に示すような、交流信号又は直流に交
流が重畳された信号が印加された場合、コンデンサでの
誘電帯損失や電極での損失により発熱する。
コンデンサ仕様では、最大定格温度と、上記交流信号に
よる発熱の双方を規定し、チップコンデンサの寿命保証
を行うようになっている。最大定格温度は、本発明の場
合、配線基板の温度であり、交流信号による自己発熱は
チップ抵抗での電力発熱に相当する。したがって放熱特
性のよい本発明の実施例では、チップコンデンサの保証
寿命限度として規定されている最大自己発熱に対して、
２倍以上の振幅を有する交流又は直流に交流が重畳され
た信号が印加できる。
よる発熱の双方を規定し、チップコンデンサの寿命保証
を行うようになっている。最大定格温度は、本発明の場
合、配線基板の温度であり、交流信号による自己発熱は
チップ抵抗での電力発熱に相当する。したがって放熱特
性のよい本発明の実施例では、チップコンデンサの保証
寿命限度として規定されている最大自己発熱に対して、
２倍以上の振幅を有する交流又は直流に交流が重畳され
た信号が印加できる。
なお、本発明の実施例では、チップ抵抗及びチップコン
デンサを搭載した場合について説明したが、チップイン
ダクタやチップ実装型の全ての半導体についても同様の
効果が得られる。第１図では、熱伝導のよい基板をベー
スとして構威した配線基板上に、受動チップ部品及び能
動チップ部品を密着して接続し、上記チップ部品で発生
する熱を，配線基板を介して放散するようにした混成集
積回路例を示したものである。
デンサを搭載した場合について説明したが、チップイン
ダクタやチップ実装型の全ての半導体についても同様の
効果が得られる。第１図では、熱伝導のよい基板をベー
スとして構威した配線基板上に、受動チップ部品及び能
動チップ部品を密着して接続し、上記チップ部品で発生
する熱を，配線基板を介して放散するようにした混成集
積回路例を示したものである。
発明の効果
以上のように本発明によれば、熱伝導のよい基板で構成
した配線基板上に、受動チップ部品を密着して接続し、
受動チップ部品で発生する熱を配線基板を介して放散さ
せ、チップ抵抗の印加電力による自己発熱も含め最大定
格温度以下で作動させることにより、またチップコンデ
ンサの場合は、交流信号又は直流に交流が重畳された信
号による発熱を、仕様で規定する保証寿命限度内に抑制
し、かつ最大定格温度以下で作動させるようにすること
により、回路部品の放熱特性を大幅に改善し、少ない部
品数で、小さい部品占有面積で大電力制御を可能とする
混成集積回路を得ることができる。
した配線基板上に、受動チップ部品を密着して接続し、
受動チップ部品で発生する熱を配線基板を介して放散さ
せ、チップ抵抗の印加電力による自己発熱も含め最大定
格温度以下で作動させることにより、またチップコンデ
ンサの場合は、交流信号又は直流に交流が重畳された信
号による発熱を、仕様で規定する保証寿命限度内に抑制
し、かつ最大定格温度以下で作動させるようにすること
により、回路部品の放熱特性を大幅に改善し、少ない部
品数で、小さい部品占有面積で大電力制御を可能とする
混成集積回路を得ることができる。
第１図は本発明の一実施例の混成集積回路の構成を示す
斜視図、第２図ａ，ｂは同回路の原理回路と実際回路を
示す回路図、第３図は電カディレーティング図、第４図
は交流信号の一例を示す波形図、第５図は従来のｉＩ！
戒集積回路を示す斜視図、第６図ａ，ｂは同回路の原理
回路と実際回路を示す回路図である。 １１・・・・・・配線基板、ｌ２・・・・・・制御ＩＣ
、１３・・・・・・パワー半導体、１４・・・・・・チ
ップコンデンサ、１５・・・・・・チップ抵抗。
斜視図、第２図ａ，ｂは同回路の原理回路と実際回路を
示す回路図、第３図は電カディレーティング図、第４図
は交流信号の一例を示す波形図、第５図は従来のｉＩ！
戒集積回路を示す斜視図、第６図ａ，ｂは同回路の原理
回路と実際回路を示す回路図である。 １１・・・・・・配線基板、ｌ２・・・・・・制御ＩＣ
、１３・・・・・・パワー半導体、１４・・・・・・チ
ップコンデンサ、１５・・・・・・チップ抵抗。
Claims (6)
- （１） 熱伝導のよい基板をベースとして構成した配線
基板上に、受動チップ部品を密着して接続し、受動チッ
プ部品で発生する熱を、配線基板を介して放散するよう
にした混成集積回路。 - （２） 配線基板上に密着して接続された状態でのそれ
ぞれのチップ部品の熱抵抗θに対応して、印加電力Ｐの
ときの温度上昇ΔＴ＝θ×Ｐがセット毎に設定される値
以下で、かつ最大定格温度以下で作動させるようにした
請求項１記載の混成集積回路。 - （３） 受動チップ部品の交流信号又は直流に交流が重
畳された信号による発熱を保証寿命限度内に抑制し、か
つ最大定格温度以下で作動させるようにした請求項１記
載の混成集積回路。 - （４） チップ部品として、チップ抵抗を使用した請求
項２記載の混成集積回路。 - （５） チップ部品として、チップコンデンサを使用し
た請求項３記載の混成集積回路。 - （６） 熱伝導のよい基板をベースとして構成した配線
基板上に、受動チップ部品及び能動チップ部品を密着し
て接続し、上記チップ部品で発生する熱を、配線基板を
介して放散するようにした混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192957A JPH0355897A (ja) | 1989-07-25 | 1989-07-25 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192957A JPH0355897A (ja) | 1989-07-25 | 1989-07-25 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0355897A true JPH0355897A (ja) | 1991-03-11 |
Family
ID=16299845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192957A Pending JPH0355897A (ja) | 1989-07-25 | 1989-07-25 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0355897A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765290B2 (en) * | 2002-04-02 | 2004-07-20 | Intersil Americas Inc. | Arrangement for back-biasing multiple integrated circuit substrates at maximum supply voltage among all circuits |
| US9570972B2 (en) | 2013-10-02 | 2017-02-14 | Mitsubishi Electric Corporation | CR snubber circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252991A (ja) * | 1985-09-02 | 1987-03-07 | 松下電工株式会社 | 電子素子用チツプキヤリア |
| JPS62185394A (ja) * | 1986-02-10 | 1987-08-13 | 沖電気工業株式会社 | 混成集積回路装置 |
| JPH0147096B2 (ja) * | 1983-10-14 | 1989-10-12 | Tokyo Shibaura Electric Co |
-
1989
- 1989-07-25 JP JP1192957A patent/JPH0355897A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0147096B2 (ja) * | 1983-10-14 | 1989-10-12 | Tokyo Shibaura Electric Co | |
| JPS6252991A (ja) * | 1985-09-02 | 1987-03-07 | 松下電工株式会社 | 電子素子用チツプキヤリア |
| JPS62185394A (ja) * | 1986-02-10 | 1987-08-13 | 沖電気工業株式会社 | 混成集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765290B2 (en) * | 2002-04-02 | 2004-07-20 | Intersil Americas Inc. | Arrangement for back-biasing multiple integrated circuit substrates at maximum supply voltage among all circuits |
| US9570972B2 (en) | 2013-10-02 | 2017-02-14 | Mitsubishi Electric Corporation | CR snubber circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7875498B2 (en) | Chip module for complete power train | |
| US6473304B1 (en) | Thermally conductive case for electrical components and method of manufacture therefor | |
| EP1212927B1 (en) | A printed circuit board assembly | |
| US6181008B1 (en) | Integrated circuit power supply | |
| KR20040042333A (ko) | 반도체 장치의 방열 시스템 | |
| JP2018121406A (ja) | 電力変換装置 | |
| JP2000091884A (ja) | 電子回路装置 | |
| JP3259576B2 (ja) | スイッチング電源用整流部の組立構造 | |
| JPH0355897A (ja) | 混成集積回路 | |
| WO2024199512A1 (zh) | 一种逆变器设备 | |
| CN214672591U (zh) | 一种功率器件封装结构 | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| TW200926948A (en) | Power module package structure | |
| CN116437561A (zh) | 模块化电路及电子设备 | |
| JP3449217B2 (ja) | 半導体モジュール | |
| JP2830212B2 (ja) | 混成集積回路 | |
| CN216566122U (zh) | 一种伺服驱动器散热片 | |
| CN212992673U (zh) | 一种控制器、汽车电子水泵及汽车电子压缩机 | |
| CN221668827U (zh) | 低压功率模块及电子设备 | |
| US12133321B2 (en) | Electronic device | |
| CN223872763U (zh) | 集成组件及电子设备 | |
| JP2018142590A (ja) | 電源装置、及びこれを備えたスイッチングハブ | |
| JP3036236B2 (ja) | 回路基板 | |
| JP2693016B2 (ja) | 混成集積回路装置 | |
| JP2553083Y2 (ja) | 混成集積回路装置 |