JPH0356515B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は一般に所謂サンドキヤツスル型の多
レベルパルス列を生成する装置に関し、特に３レ
ベル型のサンドキヤツスルパルスの発生器に関す
る。

＜発明の背景＞ タイミング条件の異る多くのキーイング機能が
共通の集積回路内で実行される場合、合成多レベ
ルキーイング波形を外部で形成してその集積回路
の１つの入力端子に供給し、その集積回路にレベ
ル感知型検出回路を内蔵して（サンドキヤツスル
型輪郭を呈すると見ることができる）その供給さ
れた合成波形からタイミングの異る各キーイング
波形を抽出することにより、端子数を節約するこ
とができる。

サンドキヤツスルパルス列を相異なる（基底レ
ベルより高い）２つのレベルのパルス成分で形成
するのに適するパルス発生回路の１例が米国特許
第4313130号に開示されている。またこのパルス
発生器の発生する形式の２レベル・サンドキヤツ
スルパルスの各パルス成分の分離に適する検出回
路の１例が、1980年11月発行のアイ・イー・イ・
トランザクシヨンズ・オン・コンシユーマ・エレ
クトロニクス（IEEE Transactions on
Consumer Electronics）第CE−26巻第693〜706
頁掲載のハーウツド（L.Harwood）等の論文
「集積型NTSCクロミナンス・ルミナンス処理装
置（Integrated NTSC Chrominace／
Luminance Processor）」に記載されている。

上記ハーウツド等の検出器の例では、カラーテ
レビジヨン受像機のルミナンス・クロミナンス信
号処理回路に用いる帰線消去（リトレース・ブラ
ンキング）波形とバーストゲート波形が２レベ
ル・サンドキヤツスルパルスから各別に取出され
る。その２レベル・サンドキヤツスルパルスは、
帰線消去の必要な反復期間の始めと終りの部分の
間第１のレベルを示すが、その反復期間の中間
（後部ポーチ）の部分ではそれより高い第２のレ
ベルを呈し、その中間部分がバーストゲート機能
を実行すべき反復期間と時間的に一致している。
このようにサンドキヤツスルパルスを用いると、
実行すべきキーイング機能が各バーストゲート期
間を通じて連続する帰線消去と重畳する。カラー
テレビジヨン受像機でカラー映像管バイアスの自
動制御装置を備えた形式のものでは、重畳機能と
非重畳機能を含めた１組のキーイング機能が、
1983年12月14日付米国特許願第561176号明細書
（特開昭60−145787対応）記載のような受像機の
ルミナンス・クロミナンス信号処理回路に付与さ
れている。

カラーテレビジヨン受像機のカラー映像管のバ
イアスの自動制御用の回路の１例が米国特許第
4263622号明細書に記載されている。この回路で
は、基準信号状態で電子銃の生ずる黒レベル電流
の監視と、所要電流レベルからの偏移の検知と、
無用の偏移を打消すための電子銃バイアスの再調
節のために、各垂直ブランキング期間内に連続数
本の線走査期間を占める制御期間が設定されてい
る。カラー映像管のグリツドはその制御期間の一
部の間導通強調パルスを受け、そのグリツドのパ
ルス付勢によつて導かれた陰極電流レベルの変化
を示す取出された情報に基いてバイアス制御が行
われる。この米国特許の方法をカラー映像管の３
本の電子銃の間のバイアス関係を（寿命その他の
要因の変動に対して）適当に保つために使用する
有利な方式が米国特許第4484228号明細書に記載
されている。

上記米国特許第4263622号および第4484228号の
構成によつて例示されたようにして自動映像管バ
イアス（AKB）制御をうまく利用するために、
上記米国特許願第561176号（特開昭60−145787対
応）において、信号情報を処理してこれを周期的
に反復する各映像管バイアス制御期間の間の期間
中カラー映像管に供給するルミナンス・クロミナ
ンス信号処理回路が、電流監視機能とバイアス調
節機能の無用の擾乱と汚染を防ぐために、映像管
バイアス制御期間中ある適当な調整を要すること
が認められる。

上述の２レベル・サンドキヤツスルパルスによ
つて搬送されるタイミング情報の上に、反復する
映像管バイアス制御期間を識別するタイミング情
報を１つのチツプ入力端子に搬送するために、こ
こに３レベル型すなわち各パルス成分に対する
（基底レベルより高い）３つの異るレベルを有す
るサンドキヤツスルパルスを形成するパルス発生
装置を使用することを提案する。

＜発明の概要＞ この発明の原理によると、サンドキヤツスルパ
ルス列の追加の重畳パルス成分に関連する高低両
電圧レベル間の中間電圧レベルによつて制御期間
のタイミングを表示している。その３レベル・サ
ンドキヤツスルパルスから制御期間のタイミング
情報を回復する検出装置の設計条件を簡易化する
ため、反復する制御期間中その中間の電圧レベル
からサンドキヤツスルパルスの振れをなくするよ
うにパルス発生装置が構成されている。

この発明の１実施例による３レベル・サンドキ
ヤツスルパルス発生器は、単レベルパルス（帰線
消去に適当なタイミングの線周波数またはフイー
ルド周波数の消去パルス）の第１のパルス列の発
生源と、この第１のパルス列の各パルスの一部と
各パルスが重畳する単レベルパルス（バーストゲ
ート用に適する、後部ポーチのタイミングを持つ
線周波数のゲートパルス）の第２パルス列の発生
源と、反復する制御期間と一致するように調時さ
れた単レベルパルス（映像管バイアス制御期間に
一致するフイールド周波数の制御パルス）の第３
のパルス列の発生源とを含んでいる。

それぞれ帰線消去パルスおよびバーストゲート
パルスから成るその第１および第２のパルス列の
重畳する期間中第１の電圧レベルを呈し、帰線消
去パルスから成る第１のパルス列の各パルスの残
りの重畳のない部分の間第１の電圧レベルより低
い第２の電圧レベルを呈する２レベルパルスのパ
ルス列を第１の端子に生成する手段が上記第１お
よび第２のパルス列の発生源に結合され、その第
１の端子が抵抗を介して第２の端子に接続され、
第１および第２の電圧レベルの中間の第３のレベ
ルの電圧を反復する制御期間中その第２の端子に
生成するキード手段が、映像管バイアス制御期間
と一致したパルスから成る第３のパルス列の発生
源に結合されている。そのキード電圧生成手段は
制御期間中上記抵抗の示すインピーダンスより著
しく低い出力インピーダンスを呈するが、連続す
る各制御期間の相互間の期間中は効果的に徐勢さ
れて上記抵抗の示すインピーダンスより著しく高
い出力インピーダンスを呈する。

この制御期間中に示されたインピーダンス関係
により、第２の端子の電位は制御期間中第１の端
子の２レベルパルスの振れに関係なく上記中間の
電圧レベルに保たれる。これに対し、上記各制御
期間相互間の期間中はインピーダンス関係が異る
ため、第２の端子の電位はその間第１の端子の信
号の振れに自由に追従する。

＜詳細な説明＞ 第１図において、カラーテレビジヨン受像機が
受信する合成映像信号のルミナンス信号成分はル
ミナンス信号入力端子Ｌに生じ、これに付随する
クロミナンス成分はクロミナンス信号入力端子Ｃ
に生ずる。この端子Ｌ、Ｃに生ずる各信号は例え
ば米国特許第4096516号開示の形式の櫛形濾波器
のルミナンスおよびクロミナンス信号出力をそれ
ぞれ形成している。

この端子Ｌ、Ｃに生じた信号は、受像機に内臓
されたルミナンス・クロミナンス信号処理回路１
１に入力として供給され、その処理回路１１は受
信した信号成分から青、緑、赤の各色信号をその
各出力端子Ｂ、Ｇ、Ｒに取出す。これらの色信号
出力はそれぞれ端子Ｒ、Ｂ、Ｇに生ずる赤、青、
緑の各色信号に応動する３つの映像管駆動器１
２，１３，１４に供給される。

この３つの色信号に応じて、各別に付勢される
陰極１６Ｒ，１６Ｂ，１６Ｇと共通に付勢される
制御グリツド構体１７とを含む電子銃構体を有す
るカラー映像管１５の表示面にカラー画像が表示
される。表示されたこのカラー画像の赤の濃度
は、映像管駆動器１２の出力で駆動される陰極１
６Ｒから発射される電子ビームの強度を制御する
ことにより決定される。同様にそのカラー画像の
青および緑の濃度はそれぞれ映像管駆動器１３，
１４の出力で駆動される陰極１６Ｂ，１６Ｇから
発射される電子ビームの強度を制御することによ
り、それぞれ決定される。

第１図の装置はまた前記米国特許願明細書記載
のように動作する自動映像管バイアス制御回路１
８を含んでいる。このバイアス制御回路１８は
（例えば受信信号の各垂直ブランキング期間の後
部同期部中の７走査線期間を占める）各映像管バ
イアス制御期間の所定部分中、映像管の制御グリ
ツド構体１７にビーム導通増強パルスを供給する
手段を含み、各駆動器１２，１３，１４から引き
出された入力に応じてグリツドパルス付勢により
誘起されたビーム電流の変化を感知し、各駆動器
１２，１３，１４にそれぞれ直流出力を供給し
て、その駆動器の出力が直流結合された各映像管
陰極１６Ｒ，１６Ｂ，１６Ｇのバイアスを適当に
制御する。

ルミナンス・クロミナンス信号処理回路１１の
行う複数の機能は共通のICチツプ上に形成され
た集積回路で実現される回路網により実行するこ
ともできる。バーストゲートや帰線消去等の多数
の通常の制御を行うには、チツプ上の回路に適当
なタイミング情報を供給する必要がある。その
上、前記米国特許願第561176号（特開昭60−
145787対応）で説明されたように、バイアス制御
回路１８で行われるバイアス制御動作の一体性を
保護するために、反復する映像管バイアス制御期
間と一致するように適用にルミナンス・クロミナ
ンス信号処理回路１１を調節する必要があり、ま
たそのための追加のタイミング情報をチツプ上の
回路網に供給する必要もある。

この発明によれば、上述のようなタイミング情
報の供給がルミナンス・クロミナンス信号処理回
路１１の入力端子SCに３レベル型のサンドキヤ
ツスルパルス列を供給することによつて行われ
る。端子SCは例えばルミナンス・クロミナンス
信号処理回路を構成した集積回路のインターフエ
ース端子を構成する。1983年12月14日付米国特許
願第561331号（特開昭60−145787対応）は、その
ルミナンス・クロミナンス信号処理回路と同じ集
積回路上に形成され、端子SCに供給される３レ
ベル・サンドキヤツスルパルスに応じて種々の処
理回路制御機能を行う適当なキーイング波形を発
生するレベル感知型検出回路を開示している。

第１図の回路網はエミツタを動作電位源の接地
負端子に直結した第１および第２のnpnトランジ
スタ２０，２２を含み、そのトランジスタ２０，
２２のコレクタ電極はそれぞれ抵抗２１，２４を
介して、動作電位源の正端子＋V_Sに抵抗２５を
介して接続された端子Ｐに接続されている。第３
図の波形rbはトランジスタ２０のベース電極に印
加される単レベル型の負向き帰線消去パルス列の
波形であり、波形bgはトランジスタ２２のベー
ス電極に印加される単レベル型の負向きバースト
ゲートパルス列の波形である。

帰線消去パルス波形rbはカラー映像管１５の各
ビームの反復する垂直帰線期間をカバーしてフイ
ールド周波数で反復する幅の広いパルス成分と、
垂直帰線消去期間の外側のビームの水平帰線期間
をカバーして線周波数で反復する幅の狭いパルス
成分とを含んでいる。帰線消去パルス波形rbは受
像機の垂直水平偏向回路（図示せず）から取出さ
れた適当な調時した信号からの通常の方法で生成
することができる。

バーストゲート波形bgは受信信号の反復する
線走査期間の水平ブランキング部の後部ポーチ部
分と一致するように調時された水平帰線消去パル
ス成分より幅の狭いパルス成分を含んでいる。こ
のバーストゲート波形bgを発生する回路の１例
は米国特許願第527889号（特開昭60−72391対応）
に開示されている。

トランジスタ２０はベース電極に負向き帰線消
去パルス成分が生成している間遮断され、連続す
る帰線消去パルス成分の間の期間中高度に導通す
る。またトランジスタ２２はベース電極に負向き
バーストゲートパルス成分が生成している間遮断
され、連続するバーストゲートパルス成分の間の
期間中高度に導通する。

以上の動作により、端子ｐに２レベル型のサン
ドキヤツスルパルス列が生成する。波形rbとbg
の各基底レベルの一致した期間中（例えば有効線
走査期間の掃引部中）トランジスタ２０，２２は
同時に導通するが、この状態において動作電位源
の両端子間に並列抵抗２１，２４と直列抵抗２５
から成る第１の分圧器が形成される。この第１の
分圧器の分圧比は端子Ｐの２レベル型サンドキヤ
ツスルパルス列の基底レベルを比較的低い正の電
位に設定するように選ばれている。

波形rbの各帰線消去パルス成分と波形bgのバ
ーストゲートパルス成分の互いに一致しない期間
中は、トランジスタ２０は遮断されるが、トラン
ジスタ２２は導通を継続する。この状態では抵抗
２１が開路され、動作電位源の両端子間には直列
抵抗２４，２５だけから成る第２の分圧器が形成
される。この第２の分圧器の分圧比は、端子Ｐの
電位を上記基底レベルより正の第１のパルスレベ
ルに引上げるように選ばれている。

波形bgのバーストゲートパルス成分（これは
常にrbの帰線消去パルスに一致する）の発生中は
トランジスタ２０，２２が同時に遮断され、この
状態では抵抗２１，２４が何れも開路されるた
め、端子Ｐの電位は第１のパルスレベルより高い
電源端子V_Sの電位と同等またはその近傍の電位
に引上げられる。

第１図の回路はまたAKB制御期間パルス源３
４を含んでいる。このパルス源３４は受像機の同
期分離器（図示せず）により通常の方法で受信信
号から取出された水平同期パルスと垂直同期パル
スの各成分に応じて出力端子Ａに第３図に波形ａ
で示すような単レベル型の負向きAKB制御期間
タイミングパルス列を生成する働らきをする。こ
のAKB制御期間タイミング波形ａは、受信信号
の各垂直ブランキング期間の同期後部中に生ずる
７走査期間をカバーするように調時され、フイー
ルド周波数で反復するパルス成分を含んでいる。
波形ａの発生に適する論理回路は例えば前記米国
特許第4484228号に開示されている。

端子Ａに生ずるパルス源３４の上記タイミング
パルス列出力は、キード低インピーダンス電圧源
３３に、キーイング波形入力として供給される。
電圧源３３の出力は、端子Ｊに生ずる。端子Ｊは
抵抗３０を介して前述の端子Ｐに接続されてい
る。抵抗３０はコンデンサ３１によつて分路され
ている。電圧源３３は、波形ａの反復パルス成分
によつて規定されるキーイング期間中上述した第
１と第２の両パルスレベルの中間レベルの出力電
位を発生するように構成されており、またこの様
な出力電圧発生期間中、抵抗３０が呈するインピ
ーダンスより可成り低い出力インピーダンスを呈
する。その結果、上記の各キーイング期間を通じ
て端子Ｊは上記の中間電圧レベルにクランプさ
れ、従つて端子Ｊの電位は、キーイング期間中、
端子Ｐに生ずる電圧の振れに実質的に無関係にさ
れる。電圧源３３は、更に、波形ａの相連続する
パルス成分の相互の中間期間にはその出力が確実
に開路状態となるように構成されており、従つて
電圧源３３はその中間期間には抵抗３０が示すイ
ンピーダンスよりも充分高い出力インピーダンス
を呈し、そのため端子Ｊの電位は端子Ｐにおける
電圧の振れに自由に追随するようになる。キード
低インピーダンス電圧源３３のこの機能を行なう
に適した回路の１例は、後述する第２図に示され
ており、それは1983年12月14日出願の米国特許願
第561334号（米国特許第4580068号）「キード低イ
ンピーダンス電圧源」に示された発明である。

キード低インピーダンス電圧源３３の上記の動
作の結果、所要の３レベル型のサンドキヤツスル
パルス列が端子Ｊに生成する。このサンドキヤツ
スルパルス列は抵抗３２を介してルミナンス・ク
ロミナンス信号処理用集積回路の入力端子SCに
供給される。第３図の波形SCは生成した３レベ
ル型サンドキヤツスルパルスの波形である。

波形SCで示すように、３レベル型サンドキヤ
ツスルパルス列は波形ａの各パルス成分によつて
画定されるAKB制御期間中中間のパルスレベル
V_AKを呈し、そのAKB制御期間以外は（最低の
正の）基底レベルV_B、V_BとV_AKの中間の帰線消
去パルスレベルV_RBおよびV_AKより正のバースト
ゲートパルスレベルV_BGの間を遷移する適当な調
時電圧を示す。

第１図のキード低インピーダンス電圧源３３は
基準レベル入力端子RLに基準電圧入力を受入れ、
この基準電圧入力によつて各キーイング期間中そ
の出力電圧が決まるように構成されているのが望
ましい。また端子RLに供給される基準電圧入力
は直流電源の両端子間に結合した分圧器から取出
すのが望ましく、同じ直流電源に他の分圧器を結
合してチツプ上のサンドキヤツスルパルス発生器
に用いられた複数個の比較器に用いる基準電圧を
発生すると、1983年12月14日付米国特許願第
561330号明細書（特開昭60−145789対応）に詳述
された追跡の利点が得られる。この米国出願でさ
らに説明されているように、端子＋V_Sと端子Ｐ
の２レベル型サンドキヤツスルパルス列の発生に
関連する直流電源は上述の基準電圧の発生に用い
られた直流電源と同じとし得る利点がある。

第２図に示すように、キード電圧源３３の基準
レベル入力端子RLに供給された基準電圧は、＋
V_S電源端子と大地との間に直列に接続された１
対の分圧抵抗６１、６２の接続点から取出され
る。分圧抵抗６２は濾液コンデンサ６４で分路さ
れている。入力端子RLはコレクタ電極を接地さ
れたpnpトランジスタ４０のベース電極に直結さ
れ、エミツタ電極は第１のダイオード接続のnpn
トランジスタ４１のエミツタ電極に直結されてい
る。トランジスタ４１のベースおよびコレクタ電
極は互いに接続されて第２のダイオード接続トラ
ンジスタ４２のエミツタ電極に直結され、そのト
ランジスタ４２のベースおよびコレクタ電極は互
いに接続され、抵抗４３を介して端子＋V_Sに関
連するものとは異る動作電位源の正端子＋V_CCに
接続されている。

抵抗４３を介して供給される電源はトランジス
タ４０，４１，４２のベース・エミツタ接合を順
バイアスして、端子R′（抵抗４３とトランジスタ
４２の接続点）に、順バイアスされたベース・エ
ミツタ接合の呈する偏移電圧V_beの大きさの３倍
に等しい電圧3V_beだけ端子RLの基準電圧から正
方向に偏移した電位を発生する。

端子R′はコレクタ電極を＋V_CC電源端子に接続
されたエミツタホロワ構成のnpnトランジスタ４
４のベース電極に直結されている。トランジスタ
４４のエミツタ電極にコレクタ電極を直結し、エ
ミツタ電極を接地したnpnトランジスタ４７は、
エミツタホロワトランジスタ４４の電流源として
働らく。この電流源トランジスタ４７によつて引
出された電流は、＋V_CC電流端子とトランジスタ
４７のベース電極の間に挿入された抵抗４５と、
トランジスタ４７のベース・エミツタ電路を分路
するダイオード接続のnpnトランジスタ４６を含
むバイアス回路によつて決まる。ダイオード接続
トランジスタ４６はそのベースおよびコレクタ電
極を互いに接続してトランジスタ４７のベース電
極に直結すると共に、そのエミツタ電極を接地し
ている。

エミツタホロワトランジスタ４４のエミツタ電
極は、コレクタ電極を＋V_CC電源端子に直結した
複数エミツタnpnトランジスタ５０のベース電極
に抵抗４８を介して接続されている。複数エミツ
タnpnトランジスタ５０のベース電極にはまた、
エミツタ電極を接地し、ベース電極を電圧源のキ
ーイング波形入力端子Ａに接続したnpnトランジ
スタ４９のコレクタ電極も接続されている。

トランジスタ５０の第１エミツタ電極５１は、
第１のnpn出力トランジスタ５３のベース電極に
直結され、その出力トランジスタ５３のエミツタ
電極は、電圧源の出力端子Ｊに、コレクタ電極は
＋V_CC電源端子にそれぞれ直結されている。

トランジスタ５０の第２エミツタ電極は、コレ
クタ電極を＋V_CC電源端子に直結したnpnエミツ
タホロワトランジスタ５４のベース電極に直結さ
れている。このエミツタホロワトランジスタ５４
のエミツタ電極は抵抗５５を介して、コレクタ電
極を出力端子Ｊに直結した第２のnpn出力トラン
ジスタ５７のベース電極に接続され、トランジス
タ５７のエミツタ電極は抵抗５９を介して接地さ
れている。ダイオード接続のnpnトランジスタ５
６はそのベースおよびコレクタ電極を互いに接続
して出力トランジスタ５７のベース電極に直結
し、エミツタ電極を抵抗５８を介して接地してい
る。

第２図の回路の動作時において、キーイング波
形入力端子Ａに波形ａの負向きのAKB制御期間
タイミングパルス成分が生ずると、制御トランジ
スタ４９が遮断され、この状態でトランジスタ５
０のベース電極の電位が充分上昇してトランジス
タ５０，５３，５４，５６，５７を同時に導通さ
せる。出力トランジスタ５３，５７が導通する
と、電圧源３３が出力端子Ｊに示すインピーダン
スが非常に低くなり、そこに端子R′の電位から
3V_be（導通トランジスタ５０のベース電流により
抵抗４８に生ずる僅かな電圧降下は有意でないと
して無視する）だけ負方向に偏移した電位を設定
する。トランジスタ４４，５０，５３の順バイア
スのベース・エミツタ接合の電圧降下によつて導
かれたこの負の偏移によつて、トランジスタ４
０，４１，４２の順バイアスのベース・エミツタ
接合の電圧降下によつて導かれた正の偏移の効果
が効果的に相殺されるため、各キーイング期間中
の端子Ｊの出力電位は、直接基準レベル入力端子
RLの基準電位によつて決まり（この場合実質的
にそれに等しく）、動作電位供給端子＋V_CCの電
源電位およびこの電源電位が豪ることのあるあら
ゆる変化に実際上無関係となる。

AKB制御期間以外の期間中において、キーイ
ング波形入力端子Ａの波形ａがその基底レベルを
示すとき、制御トランジスタ４９は導通してトラ
ンジスタ５０のベース電極の電位を充分に引下
げ、トランジスタ５０，５３，５４，５６，５７
を遮断する。この状態では出力トランジスタ５
３，５７が同時に遮断されているため、電圧源の
出力が実際上開路され、出力端子Ｊが電圧源３３
の外部の回路によつて自由に制御される。

第１図および第２図の回路の回路素子の値を次
に例示する。

抵抗21 510Ω 〃 24 1200Ω 〃 25 2200Ω 〃 30 680Ω コンデンサ31 1000P.^F 抵抗32 220Ω 〃 61 5100Ω 〃 62 6200Ω コンデンサ64 0.01μ^F 抵抗43 3000Ω 〃 45 18000Ω 〃 48 18000Ω 〃 55 1300Ω 〃 58 500Ω 〃 59 400Ω 適当な集積化した検出回路網により端子SCの
３レベル型サンドキヤツスルパルスから分離した
バーストゲートパルス成分の１使用例は、端子
Ｇ、Ｂ、Ｒの色信号出力の直流レベルの安定化の
ための集積回路の電圧比較器のキーイングであ
る。1983年12月14日付米国特許願第561280号（特
開昭60−153288対応）には、誤差低減のため、安
定化システムの比較器のキーイングを受信信号の
垂直同期期間の少なくとも一部の間は止める必要
があることが記載されている以上、このようにキ
ーイングを止めると、ルミナンス・クロミナンス
集積回路に供給される３レベル・サンドキヤツス
ルパルスから垂直同期期間中バーストゲートパル
ス成分の少なくともいくつかを確実になくする必
要があることを提言している。このバーストゲー
トパルス成分の選択消去を行う適当な技法が1983
年12月14日付米国特許第561332号（特開昭60−
145772対応）に開示されているが、これには前記
米国特許第527889号（特開昭60−72391対応）開
示のバーストゲートパルス発生器の変形で、各垂
直同期期間の所要部分中ゲートパルスの発生を阻
止するようになつたものが用いられている。

従つて、この発明の１実施例では、第１図のト
ランジスタ２２の入力の供給に用いられるバース
トゲートパスル発生器が上記米国特許願第561332
号の方法で垂直同期期間中うまくゲートパルスの
発生を阻止する。このような回路では、トランジ
スタ２２のベース電極に供給された単レベルパル
ス列が、波形bgで垂直同期期間の少なくとも所
要部分バーストゲートパルスのない形を呈する。
このため端子SCに生ずる３レベル型サンドキヤ
ツスルパルス列は、波形SCで垂直同期期間の所
要部分中V_BGレベルまでの振れのないものにな
る。

【図面の簡単な説明】

第１図はこの発明の原理を実施した３レベル型
サンドキヤツスルパルス発生器を備えたカラーテ
レビジヨン受像機の一部の部分ブロツク回路図、
第２図は第１図の回路におけるキード電圧源機能
を果すために使用し得る装置の回路図、第３図は
第１図の回路の動作を説明するための波形図であ
る。 rb……帰線消去パルスより成る第１のパルス
列、bg……バーストゲートパルスより成る第２
のパルス列、ａ……制御パルスより成る第３のパ
ルス列、３４……第３のパルス列発生源、２０，
２２……２レベル型パルス列発生手段、Ｐ……第
１の端子、Ｊ……第２の端子、３０……抵抗、３
３……キード手段、V_BG……第１の電圧レベル、
V_RB……第２の電圧レベル、V_AK……第３の電圧
レベル。

Claims (1)

【特許請求の範囲】
1. １ 反復型の単レベル帰線消去パルスより成る第
   １のパルス列の発生源と、この第１のパルス列の
   各パルスの一部に各パルスが時間的に重畳する反
   復型の単レベルバーストゲートパルスより成る第
   ２のパルス列の発生源と、周期的に反復する映像
   管バイアス制御期間と一致するように調時された
   反復型の単レベル制御パルスより成る第３のパル
   ス列の発生源と、上記帰線消去パルスより成る第
   １のパルス列の発生源とバーストゲートパルスよ
   り成る第２のパルス列の発生源に結合され、上記
   第１および第２のパルス列の上記各パルスの重畳
   する期間中第１の電圧レベルを呈し、上記第１の
   パルス列の各パルスの残りの非重畳部の間上記第
   １の電圧レベルより低い第２の電圧レベルを呈す
   る２レベルパルス列を第１の端子に生成する手段
   と、上記第１の端子と第２の端子を接続する抵抗
   と、上記制御パルスより成る第３のパルス列の発
   生源に結合され、上記反復する映像管バイアス制
   御期間中上記第１および第２の電圧レベルの中間
   の第３のレベルの電圧を上記第２の端子に発生す
   るキード手段とを含み、上記電圧生成手段が、上
   記制御期間中上記抵抗の示すインピーダンスより
   著しく低い出力インピーダンスを呈すると共に、
   連続する上記各制御期間の間に挟まれた期間中効
   果的に除勢され、上記挟まれた期間中上記抵抗の
   示すインピーダンスより著しく高い出力インピー
   ダンスを呈することを特徴とする３レベル・サン
   ドキヤツスルパルス発生装置。