JPH0357033A - リアルタイムトレーサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ソフトウェアのデバッグ技術さらにはプログ
ラムのテスト充分性を評価するカバレジトレース機能に
適用して特に有効な技術に関し、例えばマイクロプロセ
ッサやシミュレータに利用して有効な技術に関する。

［従来の技術］ 従来、コンピュータプログラムの検査方法において，テ
スＩ・充分性を評価する尺度として、アドレスバスを監
視して実行された命令請の割合をチェックするＣ．レベ
ルのカバレジトレース機能や，プログラム中の分岐命令
に関して、分岐と非分岐がそれぞれ実行されたか否かを
調べるＣエレベルカバレジトレース機能がある。なお、
カバレージトレーサに関する先願として持開昭６１−２
３３：３９じ・や、特願昭６　２　−　５　８　８　６
　３号、特願昭６２　−　１　．ｉ　８　９　８　２号
がある。

［発明が解決しようとする・課題］ 従来のＣｉ力バレージトレーサにおいては、分岐したか
否かのみ注目しており、例えば条件付分岐命令が正しい
条件の下で実行されたか否かチェノクしたり，あるいは
どのような条件の下で分岐がむされたかを知ることがで
きない。そのため、テスト結果を見てそれを被テストプ
ログラムのテスＩ〜条件に反映させ、デバッグ効率を上
げるようなことができなかった。

ところで５マイクロコンピュータ内にはコンディション
コードレジスタと呼ばれ、入山力や演算，２１理操作の
結果が反映されるレジスタが設けられ、このコンディシ
ョンコードが分岐命令における分岐条件に用いられるこ
とが多い。従って、プログラムのテスト中におけるコン
ディションコードの変化が判れば、分岐あるいは演算が
正しく行なわれたか否か知ることができる。しかるに従
来のマイクロコンピュータにおいては、コンディション
コードレジスタの内容を外部へ出力することができむい
ようになっていた。

本発明の目的は，マイクロコンピュータ内部のコンディ
ションコードをリアノレタイムで知る二とができるよう
にし、もってカバレージトレーサによるブログラｔ１の
テスト充分性および精度を向上させるとともにデバッグ
効率をも向上させることができるようにすることにある
。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細ａの記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的むものの概要
を説明すれば、下記のとおりである。

すなわち、マイクロコンピュータ内のコンディションコ
ードレジスタの内容を出力するための外部端子と各命令
実行後に変化するコンディションコードが確定したこと
を示す信号を出力するための外部端子を設けるものであ
る３なお、上記外部端子は、ユーザに提供されるチップ
ではなく、メ一力における評価用のいわゆるエバレーシ
ョンチップにおいて実現するのがよい。また，ハードウ
エアの代わりにシミュレータ内においてソフトウエアに
より実現してもよい。

［作用コ 上記した手段によれば，マイクロコンピュータ内のコン
ディションコードの内容をリアルタイムでモニタするこ
とができるため、カバレジトレーサによって実行命令と
ともにコンディションコートの変化もメモリにｖＩ積し
ておいて、後に解析するこどで、正しい分岐および演算
が実行されたが否か知ることができるとともに、命令の
データ依でＩ性を含めたカバレジ測定を行なうことがで
きる。

［実施例］ 第１図には本発明を適用したマイクロプロセッサのエバ
レーションチップの構或例が示されている。

同図のマイクロプロセッサは、チップ外部のメモリから
読み出された命令をフェッチする命令レジスタＩＲと，
マイクロプログラムが格納されているマイクロプログラ
ムＲＯＭ　　μ−ＲＯＭ、命令レジスタエＲにフェッチ
された命令に応じて命令サイクルを決定し対応するマイ
クロ命令を順次読み出すシーケンス制御部ＩＣＤ、マイ
クロ命令をデコードしてレジスタＲＥＧや演算論理ユニ
ットＡＬＵ等からなる実行ユニットＥＸＥＣに対する制
御信号を形成するコントロール回路ＣＮＴ、マイクロプ
ロセッサ内部のタイミング信号を発生するタイミング発
生回路ＴＧ等から構成されている。

ＤＢＦはマイクロプロセッサと外部のメモリやＩ／Ｏデ
バイスとの間のデータのやりとりを行なうため内部バス
ＩＢＳに接続されたデータ人出カバッファである。また
、実行ユニットＥＸＥＣで形戊されたアドレスは内部バ
スＩＢＳおよびアドレスバッファＡＢＦを介して外部へ
出力される。

この実施例のマイクロプロセッサにおいては、実行ユニ
ットＥＸＥＣ内のコンディションコードレジスタＣＣＲ
の内容を外部へ出力可能にするため、コンディションコ
ードレジスタＣＣＨに接続されたバツファＢＦＦと外部
端子Ｔ１とが設けられている。また、タイミング発生回
路ＴＧで形或されたコンディションコードレジスタ内の
コードが確定したことを外部へ知らせるタイミング信号
ＬＣＣＲを出力するための外部端子Ｔ２が設けられてい
る。なお、特に制限されないがこのタイミング信号ＬＣ
ＣＲは、一旦フリップフロップＦＦでラッチして出力す
るようにされている。

上記コンディションコードレジスタＣＣＲ内のフラグの
うち外部へ出力するフラグとしては、桁上げを示すキャ
リーフラグＣ、演算結果が「負」であることを示すネガ
ティブフラグＮやゼロフラグＺ、オーバーフローフラグ
■、ハーフキャリーフラグＨ等がある。これらをす人で
バッファＢＦＦを介して出力してもよいし，その内のい
くつかを選択して出力させるようにしてもよい。

次に、上記マイク口プロセッサの動作を第２図のタイム
チャートを用いて説明する。

先ず，マイクロプロセッサは、次に実行する命令のオペ
コードの入っているメモリのアドレスＡを１１）力し、
オペコードをフエソチするとともにオペコーＩ・フェソ
チサイクルであることすなわちバス上にオペコードが存
在することを示す信：；　Ｔ．．　ｉＲをロウレベルに
アサ−１−する。次に、オペランドの入っているアドレ
スＡ＋１を出力し，処ユ１Ｉ１されるデータをメモリ等
から読み込む。

オペコードを解読してオペランド（Ａ＋１）を使った処
理が終了すると、コンディションコートＣＣＲの内容が
確定するので、次のオペコードのフエツチに入ると同時
にタイミング信号ＬＣ　Ｃ　Ｒをロウレベルにアサート
する。

また、２つのオペランドを使用する命令にあっては、Ｂ
−｝Ｂ＋１→Ｂ＋２のように，オベコードのフェッチサ
イクルの次にオペランドを２同フェッチしてからタイミ
ング信号ＬＣＣＲをロウレベルにアサートする。

第３図には、上記のように構威されたマイクロプロセッ
サＭＰＵを使用したマイコン応用システムの検査に用い
られるＣ１カバレジトレーサのコンディションコードト
レース部分の具体的ム｛１１ζ成例が示されている。た
だし、マイクロプロセッサから出力されるコンディショ
ンコード内のフラグは３種類である。

同図において、１０はマイクロプロセッサ１ｌと、被測
定プログラムの入ったＲＡＭ１２および人出力装置１３
とからなるマイコン応用システムである。

この実施例では、マイクロプロセッサ１１から出力され
るアドレスを、同じくマイクロプロセッサ１１から出力
される命令フェソチタイミング信号Ｌ　ｉ　Ｒでラッチ
するアドレスラッチ２↓がアドレス出力端子ＡＤＤに接
続されている。また、出力される３種類のコンディショ
ンコードのフラグに対応して、３組の読出し書込み可能
なメモリＲＡＭＯＬ，ＲＡＭＩＩ　；ＲＡＭＯ２，ＲＡ
Ｍ１２；ＲＡ．Ｍ．０　３　，　ＲＡＭ　１　３が設け
られ、これらのメモリはバッファ２２を介して解析用マ
イクロプロセッサ３１のアドレス出力端子に接続可能に
されている。

メモリＲＡＭ０　１〜ＲＡＭ１３はマイコン応用システ
ムのプログラｔ１領域と同一もしくはそれ以上のアドレ
スな間を形成できる記憶容喰を持つようにされ，バッフ
ァ２３を介して上記アドレスラッチ２１に接続可能にさ
れている。上記メモリＲＡ　Ｍ．　０　１〜ＲＡＭ１３
のうちＲＡＭＯ　１．，ＲＡＭ０２，ＲＡＭＯ３はマイ
クロプロセッサ１１から出力されるコンディションコー
ドの３つのフラグがそれぞれｒＱＪのときに該当アドレ
スにデータ「Ｏ」が書き込まれる。また、メモリＲ　Ａ
　Ｍ　１．　ｌ　，ＲＡＭＩ　２，ＲＡＭＩ　３はコン
ディションコードの３つのフラグがそれぞれ「１」のと
きに該当アドレスにデータｒｌＪが書き込まれも。手記
，！ｚ込みデータ「Ｏ」およびｒｌＪを発生ｔるための
スリーステートバッファ回路２４　ａ，２４　ｂが設け
られ、その出力端子は、上記１・レース用メそりＲＡ　
Ｍ　Ｏ　ｌ〜ＲＡＭ１．３のデータ入出／）端子｛二共
通に接続されている。

さらに、被測定側のマイクロブロヒッサｌ１の３つのコ
ンディションコード信弼Ｃ　Ｃ　Ｒ　Ｓの出力端子には
、各々相補的な信弓・を発生するバッファ２５ａとバッ
ファ２５ｂが接続されている。このうちバノファ２５ａ
は、出力されるコンディションコードのフラグが「１』
のときに、上記トレース用メモリＲ　Ａ　Ｍ　１　１〜
ＲＡＭ１３の選択信号ＣＳ、，，ＣＳ，，，ＣＳ１，を
形威し、対応するメモリのチソブセレク１・端子ＣＳに
供給する。また、上記バッファ２５ｂは、出力されたコ
ンディションコードのフラグがｒＱＪのときに上記トレ
ース用メモリＲ．ＡＭ０１〜ＲＡＭＯ３の選択信号ＣＳ
．．．，ｃｓ，，，ｃｓＯ，を形成し、対応するメモリ
のチップセレクト端子ＣＳに供給する。

マイクロプロセッサ１■から出力されるフラグの確定を
示す信号Ｌ　Ｃ　Ｃ　Ｒの出力端子にはバッファ２６が
接続され、その出力信鋒が上記トレース用メモリＲＡＭ
Ｏ　ｌ〜ＲＡＭ１３の共通の書込み制御信号Ｗ／Ｒとし
て各メモリのライトイネーブル端子ＷＥに偶給される。

一方、解析用マイクロプロセッサ３１のデータ入出力端
子Ｄ　ｉ　／　ｏには，このプロセッサ３１から出力さ
れるリードライト制御信号Ｗ／Ｒにょうていずれか一方
がアクティブにされるリードバッファ３２ａとライトバ
ッファ３２ｂが接続されている。また、解析用マイクロ
プロセッサ３１のアドレス出力端子ＡＤＤには，前述し
たようにトレース用メモリＲＡＭ０　１〜ＲＡＭｌ３に
共通のバッファ２２が接続されているとともに，アドレ
スデコーダ３３が接続されている。このアドレスデコー
ダ３３は、マイクロプロセッサ３１から所定のアドレス
や出力されたとき、これを検知してモード切換回路３４
を制御し、ＭＰＵモードであることを示すモード信’ｊ
　Ｍ　Ｐ　Ｕまたはカバレジ１へレースモードであるこ
とを示すモー１・信号Ｃ○Ｖ　？，ロウレベルにアサー
卜する。

なお、一方のモードイ３ぢをアサートするとき、他方の
モード信号はハイレベルにネゲーｌ一する。

また、デコーダ３３はメモリＲＡＭＯ　１−ＲＡＭ１３
をアクセスするアドレスがマイクロプロセノサ３１から
出力されると，メモリを選択するイａじＣＳを発生する
。この信号は七記モード信号Ｍ　ＰＵで制御されるバッ
ファ３６を介して全トレースメモリＲＡＭ０　１〜ＲＡ
Ｍ１３のチップセレクト端子ＣＳに供給され、同時にリ
ード／ライトできるようにされている．また，解析用マ
イクロプロセッサ３１から出力されるリード／．ライト
制御信ＷＷ／Ｒは、上記モード信号ＭＰＵによって制御
されるバッファ３７を介して全トレースメモリＲＡＭＯ
Ｌ−ＲＡＭｌ３のライトイネーブル端子ＷＥに供給可能
にされている６ 次に上記力バレジトレーサの動作を説明する．１則定を
開始する前に、解析用マイクロプロセッサ３１によって
所定のアドレスを出力してモード切換回路３４を切換え
て，モード信号ＭＰＵをロウレベルにアサートし、ＣＯ
ｖをハイレベルにネゲートしてＭ　Ｐ　Ｕモードとする
。それから、トレースメモリＲＡＭＯ　ｌ〜ＲＡＭＯ３
にデータｒｌＪを、またメモリＲＡＭ１１〜ＲＡＭ１３
にはデータ「０」を同時に書き込む．このとき、被測定
システム側では、モード信号ＣＯ■がハイレベルにネゲ
ートされているため、バッファ２３．２４ａ，２　４．
　ｂ　，　２　５　ａ　．　２　５　ｂおよび２６がハ
イインビーダンス状態にされ、被測定マイクロプロセッ
サ１１側からのアクセスができないようにされる。

トレースメモリＲＡＭＯＩ〜ＲＡＭ１３の初期化が終了
すると、解析用マイクロプロセッサ３１によって、モー
ド切換回路３４を切換え、モー１〜信号ＭＰＵをハイレ
ベルにネゲートし、ＣＯ■をロウレベルにアサー卜して
カバレジトレースモードとする。これによって、バッフ
ァ２３．２４ａ，２４ｂ，２５ａ，２５ｂおよび２６が
活性化され，マイクロプロセッサ１１側からのアクセス
が可能となる。しかる後、マイクロプロセッサ１ｌによ
って被測定プログラムを実行させる。すると、命令実行
後にコンディションコードレジスタ内の右目するフラグ
の状態がトレースメモリＲＡＭ０　１〜ＲＡＭ↓３に１
｝き込まれる。

一通りプログラムを実行させた後、再び解析用マイクロ
プロセノサ３１によってモードを切換え、トレースメモ
リｌにＡＭＯＩ〜ＲＡＭ１３の内容を読み出して図示し
ない他のトレースメモリに洛納されている命令アドレス
とともに、ＣＲＴ表示装置やプリンタ等のＩ／Ｏ装置に
出力させることでコンディションコードの変化を知るこ
とができる．なお、上記実施例では、コンディションコ
ードの中の３ビットを外部へ出力するようにした場合に
ついて説明したが、この発明はそれに限定されず、２ビ
ットまたは１ビットあるいは４ビット以上を出力させる
こともできる。

また、マイクロコンピュータ用のプログラｌ１を大型コ
ンピュータ上でシミュレーションすることでソフトウェ
アのデバッグを行なうことがあるが、本発明はそのよう
なシミュレータにも適用することができる。その場合、
ソフトウェアでコンディションコードのモニタ手段を構
Ｊ戊することができる。

以上説明したように上記実施例は，マイクロコンピュー
タ内のコンディションコードレジスタの内容を出力する
ための外部端子と各命令実行後に変化するコンディショ
ンコードが確定したことを示す信号を出力するための外
部端子を設けるようにしたので、マイクロコンピュータ
内のコンデイションコードの内容をリアルタイムでモニ
タすることができるというイ１用により，カハレジ１−
レーサによって実行命令とともにコンディションコード
の変化もメモリに蓄積しておいて銭に解析することで、
正しい分岐および演″Ｓ）：が実♀コされたか否か知る
ことができるとともに，命令のデータ依／７−性を含め
たカバレジａｌ’ｌ定を行なうことができ，またコンデ
ィションコードが変化するようにプログラムのテスト条
件を変えてやることでカバレジトレーサによるプログラ
ムのテスト充分性および１’＋７度を向Ｌさせるととも
にデバッグ効４をも向卜させることができるという効果
がある。

以上本発明者によってなされた発明を実施６（Ｉに基づ
き共体的に説明したが、本発明Ｉｔ．−ｈ記丈１血例に
限定されるものではなく、その要舌を逸脱しない範囲で
種々変更可能であることはいうまでもむい。例えば上記
実施例では、マイクロプロセッサのコンディションコー
ドレジスタを外部からモニタできるようにしているが、
モニタするレジスタはコンディションコードレジスタに
限定されず、他のステータスレジスタを含めるようにし
てもよい。また、必ずしもエバレーションチップにする
必要はなく、汎用品として構成することも可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるカバレジトレーサに
適用したものについて説明したが，この発明はエミュレ
ータその他のデバッグツールに利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、マイクロコンピュータ内部のコンディション
コードをリアルタイムで知ることができるようになり，
これによってカバレジトレーサによるプログラムのテス
ト充分性および精度を向上させるとともにデバッグ効率
をも向上させることができる。

【図面の簡単な説明】

第１図は，本発明を適用したマイクロプロセッサの一実
施例を示すブロック図、 第２図はそのマイクロプロセッサの動作タイミングを示
すタイｌ１チャート、 第３図は上記実施例のマイクロプロセッサを用いたカバ
レジトレーサの要部の一実施例を示すブロック図である
。 ＩＲ・・・・命令レジスタ、Ｃ　Ｃ　Ｒ・・・・コンデ
ィションコードレジスタ、μ−ＲＯＭ・・・・マイクロ
プログラムＲＯＭ．ＲＡＭＯＩ〜ＲＡＭ１３・・・・ト
レースメモリ、１１・・・・マイクロプロセッサ、２１
・・・・アドレスラッチ。

Claims (1)

1. 【特許請求の範囲】 １、コンピュータ上で目的プログラムを実行させ、命令
   の実行状態を逐次採取してメモリに蓄積するリアルタイ
   ムトレーサにおいて、マイクロプロセッサのステータス
   情報をいつでも取り出すことが可能なモニタ手段を設け
   たことを特徴とするリアルタイムトレーサ。 ２、上記ステータス情報は、演算、操作結果を示すコン
   ディシヨンコードであって、上記モニタ手段はマイクロ
   コンピュータ内のコンデイシヨンコードレジスタの内容
   を出力するための外部端子と、各命令実行後に変化する
   コンディシヨンコードが確定したことを示す信号を出力
   するための外部端子とにより構成されていることを特徴
   とする請求項１記載のリアルタイムトレーサ。 ３、上記リアルタイムトレーサおよびモニタ手段は、ホ
   ストコンピュータ上でターゲットコンピュータの目的プ
   ログラムを実行するシミュレータ内において、ソフトウ
   ェアによって構築されていることを特徴とする請求項１
   記載のリアルタイムトレーサ。