JPH0357043A - 外部記憶装置及びこれを着脱可能な電子機器 - Google Patents
外部記憶装置及びこれを着脱可能な電子機器Info
- Publication number
- JPH0357043A JPH0357043A JP1192911A JP19291189A JPH0357043A JP H0357043 A JPH0357043 A JP H0357043A JP 1192911 A JP1192911 A JP 1192911A JP 19291189 A JP19291189 A JP 19291189A JP H0357043 A JPH0357043 A JP H0357043A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- external storage
- address
- storage device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は印字するためのフォントのイメージデータ等を
記憶するメモリを有する外部記憶装置に関するものであ
る。
記憶するメモリを有する外部記憶装置に関するものであ
る。
従来の技術
画像形成装置に釦いて、印字される文字の字形は多種・
多様であり、ユーザーの要求もできるだけ多数のフォン
トの対応性を装置に求めるようになってきている。これ
に応えるため製品価格やフォントの種別に合わせて、画
像形成装置本体ではなく装置外部にフォント内蔵ＲＯＭ
を搭載する外部記憶装置をユーザーに提供しているが、
近年のように画像技術の目ざ筐しい進展による印字出力
解像度の高密度化などにより、１つの文字に対する情報
量は年々増加する傾向にあり、これら文字情報を記憶し
ておく外部記憶装置も前述の問題に対処すべく容量増加
の必要性が生じている。一般に、外部記憶装置の容量を
増加させるには、内蔵しているメモリの容量を増加する
ことで解決できるが、それに伴う画像形成装置本体との
アドレスパス，データバスなどの各種情報伝達線は、装
置本体と接続するためのコネクタのピン数で物理的に決
１っており、従来はこのビン数で外部記憶装置の最大容
量は決っていた。
多様であり、ユーザーの要求もできるだけ多数のフォン
トの対応性を装置に求めるようになってきている。これ
に応えるため製品価格やフォントの種別に合わせて、画
像形成装置本体ではなく装置外部にフォント内蔵ＲＯＭ
を搭載する外部記憶装置をユーザーに提供しているが、
近年のように画像技術の目ざ筐しい進展による印字出力
解像度の高密度化などにより、１つの文字に対する情報
量は年々増加する傾向にあり、これら文字情報を記憶し
ておく外部記憶装置も前述の問題に対処すべく容量増加
の必要性が生じている。一般に、外部記憶装置の容量を
増加させるには、内蔵しているメモリの容量を増加する
ことで解決できるが、それに伴う画像形成装置本体との
アドレスパス，データバスなどの各種情報伝達線は、装
置本体と接続するためのコネクタのピン数で物理的に決
１っており、従来はこのビン数で外部記憶装置の最大容
量は決っていた。
発明が解決しようとする課題
上記のように従来の外部記憶装置は、コネクタの物理的
ビン数で容量が決１っており、ビン数を増さない限り容
量を増やすことが出来なかった。
ビン数で容量が決１っており、ビン数を増さない限り容
量を増やすことが出来なかった。
本発明の目的は、従来のビン数のｉｔ外部記憶装置を構
或しながらも大容量のメモリ領域確保することを図るこ
とにある。
或しながらも大容量のメモリ領域確保することを図るこ
とにある。
課題を解決するための手段
この課題を解決するために本発明は、記憶手段を複数の
バンクに分割し、アドレス線を介して与えられるバンク
を選択するデータに従ってバンク切り換えを行う手段を
外部記憶装置に設けた。
バンクに分割し、アドレス線を介して与えられるバンク
を選択するデータに従ってバンク切り換えを行う手段を
外部記憶装置に設けた。
作用
この構成に訃いて、装着された外部記憶装置のバンクを
切り換えて、選択されたバンクをアクセスすることで必
要なデータを得ることができる。
切り換えて、選択されたバンクをアクセスすることで必
要なデータを得ることができる。
実施例
以下、本発明の一実施例における外部記憶装置をその構
成図である第１図、本発明の一実施例である第２図ａ，
第２図ｂ，第３図ａ，第３図ｂを参照して説明する。
成図である第１図、本発明の一実施例である第２図ａ，
第２図ｂ，第３図ａ，第３図ｂを参照して説明する。
第１図は本実施例の外部記憶装置を用いた、フォントカ
ードの構或図を示している。第１図において１は文字の
イメージデータを記憶するフォン｝ＲＯＭ、２はフォン
｝ＲＯＭ１内のメモリを分割するためのバンク切り換え
手段、３はアドレスパス、４はデータバス、６は以上の
構或及び手段を搭載するフォントカ一ド、６は画像形成
装置本体と接続されるフォントカ一ド５のコネクタを示
している。
ードの構或図を示している。第１図において１は文字の
イメージデータを記憶するフォン｝ＲＯＭ、２はフォン
｝ＲＯＭ１内のメモリを分割するためのバンク切り換え
手段、３はアドレスパス、４はデータバス、６は以上の
構或及び手段を搭載するフォントカ一ド、６は画像形成
装置本体と接続されるフォントカ一ド５のコネクタを示
している。
以上のように構成された本実施例のフォントカ一ドにつ
いて以下その動作を説明する。
いて以下その動作を説明する。
コネクタ６は、電子機器本体内のＣＰＵとフォントカ一
ド５がインターフェースできるようにアドレスパス３、
データバス４及び各種制御線で構成されている。前述し
たように、物理的に信号線の数に限りのあるアドレスパ
ス３だけでフォントＲＯＭｔのメモリ領域をアクセスす
るとメモリ領域に限界ができることから、本発明ではフ
ォントＲＯＭ１につなぐアドレスとしてアドレスパス３
以外にバンク切り換え千段２から出力されるバンクアド
レスを使用し、フォントＲＯＭ１のメモリ領域を広げて
いる。このバンク切り換え千段２は既存のアドレスパス
３あるいはデータバス４で送られるデータを入力し、こ
のデータを保持してバンクアドレスとして出力する。こ
こで保持するタイミングクロックは、同図には示してい
ないがアドレスパスあるいはデータバスから容易に作れ
ることは自１月である。つまり、フォントＲＯＭ１に’
ｌてはアドレスパスとバンクアドレスの相対的アドレス
領域が存在することになシ広いメモリ領域のアクセスも
可能となる。電子機器本体側のＣＰＵは、フォントＲＯ
Ｍ１をアクセスする際には、バンクの切り換えデータを
アドレスパス３に送出した後、指定したバンクをアクセ
スするためのアドレスを送出する。
ド５がインターフェースできるようにアドレスパス３、
データバス４及び各種制御線で構成されている。前述し
たように、物理的に信号線の数に限りのあるアドレスパ
ス３だけでフォントＲＯＭｔのメモリ領域をアクセスす
るとメモリ領域に限界ができることから、本発明ではフ
ォントＲＯＭ１につなぐアドレスとしてアドレスパス３
以外にバンク切り換え千段２から出力されるバンクアド
レスを使用し、フォントＲＯＭ１のメモリ領域を広げて
いる。このバンク切り換え千段２は既存のアドレスパス
３あるいはデータバス４で送られるデータを入力し、こ
のデータを保持してバンクアドレスとして出力する。こ
こで保持するタイミングクロックは、同図には示してい
ないがアドレスパスあるいはデータバスから容易に作れ
ることは自１月である。つまり、フォントＲＯＭ１に’
ｌてはアドレスパスとバンクアドレスの相対的アドレス
領域が存在することになシ広いメモリ領域のアクセスも
可能となる。電子機器本体側のＣＰＵは、フォントＲＯ
Ｍ１をアクセスする際には、バンクの切り換えデータを
アドレスパス３に送出した後、指定したバンクをアクセ
スするためのアドレスを送出する。
以上の構或によるフォントカ一ドのよ９詳しいブロック
図を第２図ａに、フォントＲＯＭのメモリ構成図を第２
図ｂに示す。
図を第２図ａに、フォントＲＯＭのメモリ構成図を第２
図ｂに示す。
第２図ａにおいて、本体内ＣＰＵとフォントカ一ド６の
インタフェース制御線としてアドレス線Ａｏ〜▲１６、
データ線ＤＯＮＤ１５及びフォントカード選択信号であ
るチップセレクト信ｔ（ＣＳ）を用いている。１０はア
ドレス線とＯＳ線を入力とするフォントＲＯＭ制御手段
、１１はフォントＲＯＭ制御手段１ｏから送られるクロ
ソクでテ゛一タをラッチさせるバンクアドレスラッチ手
段、１２ぱフォントＲＯＭである。このフォントＲＯＭ
１ ２は第２図ｂに示すように０００００（Ｈ）〜Ｆ
ＦＦＦＦ（８）（（Ｈ）は１６進表示を表している）１
でのメモリ領域を有しているものとする。上記構成で物
理的アドレス線はＡＯ〜Ａ１６でありアクセスできるメ
モリ領域はｏ ｏ ｏ Ｏ Ｏ（Ｈ）〜１ＦＦＦＦ（Ｈ
）で、この領域を１バンクの容量とする。ここで第２図
ｂのメモリ領域をアクセスするためにはＡＯ〜Ａ１９″
！での２０本のアドレスが必要である。この上位ＡＩ７
〜人１９のアドレスを供給するのがバンクアドレスラッ
チ千段１１であり、データ線Ｄｏ〜Ｄ２の値をフォン｝
ＲＯＭ制御手段１ｏから送られるクロック（ＧＫ）でラ
ッチさせ、フォントアドレスＦ人１７〜Ｆ▲１９として
使用する。フォントＲＯＭ制御手段１０はアドレス▲４
−Ａ１６とＣＳ信号を入力し、前述したようにデータ線
上の値をラッチさせるためのクロックを発生させるとと
もに、フォントＲＯＭ１ ２のアウトイネープル（ＯＥ
）信号を制御している。つｇ電子機器本体側のＣＰＵが
フォントＲＯＭＩ ２のデータをアクセスするには、ど
のバンクに希望するデータがあるのかを確認し、現在の
バンクアドレスラッチ千段１１がラッチしているパンク
アドレスと違う場合には１ずバンクを指定するためにフ
ォントＲＯＭ１ ２に対して書き込み動作を行いそこで
新しいバンクアドレスをバンクラッチ千段１１にラッチ
させる。
インタフェース制御線としてアドレス線Ａｏ〜▲１６、
データ線ＤＯＮＤ１５及びフォントカード選択信号であ
るチップセレクト信ｔ（ＣＳ）を用いている。１０はア
ドレス線とＯＳ線を入力とするフォントＲＯＭ制御手段
、１１はフォントＲＯＭ制御手段１ｏから送られるクロ
ソクでテ゛一タをラッチさせるバンクアドレスラッチ手
段、１２ぱフォントＲＯＭである。このフォントＲＯＭ
１ ２は第２図ｂに示すように０００００（Ｈ）〜Ｆ
ＦＦＦＦ（８）（（Ｈ）は１６進表示を表している）１
でのメモリ領域を有しているものとする。上記構成で物
理的アドレス線はＡＯ〜Ａ１６でありアクセスできるメ
モリ領域はｏ ｏ ｏ Ｏ Ｏ（Ｈ）〜１ＦＦＦＦ（Ｈ
）で、この領域を１バンクの容量とする。ここで第２図
ｂのメモリ領域をアクセスするためにはＡＯ〜Ａ１９″
！での２０本のアドレスが必要である。この上位ＡＩ７
〜人１９のアドレスを供給するのがバンクアドレスラッ
チ千段１１であり、データ線Ｄｏ〜Ｄ２の値をフォン｝
ＲＯＭ制御手段１ｏから送られるクロック（ＧＫ）でラ
ッチさせ、フォントアドレスＦ人１７〜Ｆ▲１９として
使用する。フォントＲＯＭ制御手段１０はアドレス▲４
−Ａ１６とＣＳ信号を入力し、前述したようにデータ線
上の値をラッチさせるためのクロックを発生させるとと
もに、フォントＲＯＭ１ ２のアウトイネープル（ＯＥ
）信号を制御している。つｇ電子機器本体側のＣＰＵが
フォントＲＯＭＩ ２のデータをアクセスするには、ど
のバンクに希望するデータがあるのかを確認し、現在の
バンクアドレスラッチ千段１１がラッチしているパンク
アドレスと違う場合には１ずバンクを指定するためにフ
ォントＲＯＭ１ ２に対して書き込み動作を行いそこで
新しいバンクアドレスをバンクラッチ千段１１にラッチ
させる。
次に前記バンク内で読み込むためのアドレスを指定する
。この場合にフォントＲＯＭ１ ２を出力状態にするよ
うフォントＲＯＭ制御手段１０よりフォン｝ＲＯＭ１
２のＯＥ信号を発生する。この結果、電子機器本体側の
ＣＰＵは希望するフォントのイメージデータを読み込む
ことができる。このように、バンク切り換えを行うこと
で第２図ｂに示すメモリ領域を８つのバンク（ ｅ４Ｋ
ｘ １ｓ ｂｉｔ）に分けメモリ領域を広げるととも
に全メモリ領域を有効に使うことが出来る。
。この場合にフォントＲＯＭ１ ２を出力状態にするよ
うフォントＲＯＭ制御手段１０よりフォン｝ＲＯＭ１
２のＯＥ信号を発生する。この結果、電子機器本体側の
ＣＰＵは希望するフォントのイメージデータを読み込む
ことができる。このように、バンク切り換えを行うこと
で第２図ｂに示すメモリ領域を８つのバンク（ ｅ４Ｋ
ｘ １ｓ ｂｉｔ）に分けメモリ領域を広げるととも
に全メモリ領域を有効に使うことが出来る。
次にフォントＦＩＯＭ１ ２のメモリ領域活用率は第２
図ａ，第２図ｂに示す外部記憶装置に対しては低いが、
データ線の信号送進方向が一方向であり画像形成装置本
体のＣＰＵからは読み込み動作だけでフォン｝ＲＯＭ１
２のメモリ領域を広く取ることができる一実施例であ
るブロック図を第３図ａに、メモリ構成図を第３図ｂに
示す。
図ａ，第２図ｂに示す外部記憶装置に対しては低いが、
データ線の信号送進方向が一方向であり画像形成装置本
体のＣＰＵからは読み込み動作だけでフォン｝ＲＯＭ１
２のメモリ領域を広く取ることができる一実施例であ
るブロック図を第３図ａに、メモリ構成図を第３図ｂに
示す。
第３図ａにおいて、本体内ＣｊＰＵとフォントカードの
インタフェース制御線は第２図ａと同じであり、ここで
は説明を省く。１３はアドレス人１６とＣＳを入力しバ
ンクアドレスをラッチさせるためのクロックを発生する
論理和回路、１４は前記クロックでデータをラッチさせ
るバイクアドレスラッチ手段、１２はフォン｝ＲＯＭを
示している。
インタフェース制御線は第２図ａと同じであり、ここで
は説明を省く。１３はアドレス人１６とＣＳを入力しバ
ンクアドレスをラッチさせるためのクロックを発生する
論理和回路、１４は前記クロックでデータをラッチさせ
るバイクアドレスラッチ手段、１２はフォン｝ＲＯＭを
示している。
以下に第３図ａ，ｂにおける動作を説明する。
論理和回路１３の入力信号であるアドレス▲１６及びｎ
がともにＬレベルの時にバンクアドレスラッチ千段１４
に対してクロックを発生しバンクアドレスをラソチさせ
る。ここでアドレス▲１６がＬレベルであるフォントＲ
ＯＭのメモリ領域は、第３図ｂのｏ ｏ ｏ Ｏ Ｏ（
｝！’）〜１ＦＦＦＦ（８）の領域においては００００
０（Ｈ） 〜Ｏ ＦＦ ＦＦ（Ｈ） （７）範囲であ
る。
がともにＬレベルの時にバンクアドレスラッチ千段１４
に対してクロックを発生しバンクアドレスをラソチさせ
る。ここでアドレス▲１６がＬレベルであるフォントＲ
ＯＭのメモリ領域は、第３図ｂのｏ ｏ ｏ Ｏ Ｏ（
｝！’）〜１ＦＦＦＦ（８）の領域においては００００
０（Ｈ） 〜Ｏ ＦＦ ＦＦ（Ｈ） （７）範囲であ
る。
つｔ．ｂ、本体ＣＰＵがフォントＲＯＭとのアクセスを
選択１，（ＯＳ信号がＬレベル）、前記ｏｏｏｏｏ（Ｉ
｛）〜○ＦＦＦＦ（６）のメモリ領域（アドレス人１ｅ
がＬレベル）を選択するときに論理和回路１３はクロノ
クを発生する。この、ｏｏｏｏｏ（８）〜ｏＦＦＦＦ（
Ｈ）のメモリ領域の一部にバンク切換情報として各バン
クアドレスを記憶させて釦けば、ＣＰＵが・くンクを切
り換えるときに前記バンク切換情報の記憶してあるメモ
リ領域を読み込みに行くことで新しいパンクアドレスを
バンクアドレスラッチ千段１４でラソチすることが出来
る。またアドレス人１８がＨレベルである１００００（
６）〜１ＦＦＦＦ（Ｈ）は、バンク０としてフォントイ
メージデータ格納領域として使用できる。このようにＣ
ＰＵ側からはフォン｝ＲＯＭのデータを読み込みに行く
動作だけでバンクアドレスの変更ができることから、前
述の第２図ａ，ｂの構成のようにＣＰＵ側からのバンク
切換データの書き込み動作をする必要がなくソフトウェ
アを組む上で簡略さがある。！た、第３図ｂに示すよう
に０００００（｝！）〜Ｆ Ｆ Ｆ Ｆ Ｆ（Ｈ） ＋
７）メモリ領域を８つのバンク（１バンクは３２ｋＸ１
６ｂｉｔ ）に分割し、バンク領域以外のメモリ領域に
バンク切換情報を備えることでメモリ領域を広げること
ができる。
選択１，（ＯＳ信号がＬレベル）、前記ｏｏｏｏｏ（Ｉ
｛）〜○ＦＦＦＦ（６）のメモリ領域（アドレス人１ｅ
がＬレベル）を選択するときに論理和回路１３はクロノ
クを発生する。この、ｏｏｏｏｏ（８）〜ｏＦＦＦＦ（
Ｈ）のメモリ領域の一部にバンク切換情報として各バン
クアドレスを記憶させて釦けば、ＣＰＵが・くンクを切
り換えるときに前記バンク切換情報の記憶してあるメモ
リ領域を読み込みに行くことで新しいパンクアドレスを
バンクアドレスラッチ千段１４でラソチすることが出来
る。またアドレス人１８がＨレベルである１００００（
６）〜１ＦＦＦＦ（Ｈ）は、バンク０としてフォントイ
メージデータ格納領域として使用できる。このようにＣ
ＰＵ側からはフォン｝ＲＯＭのデータを読み込みに行く
動作だけでバンクアドレスの変更ができることから、前
述の第２図ａ，ｂの構成のようにＣＰＵ側からのバンク
切換データの書き込み動作をする必要がなくソフトウェ
アを組む上で簡略さがある。！た、第３図ｂに示すよう
に０００００（｝！）〜Ｆ Ｆ Ｆ Ｆ Ｆ（Ｈ） ＋
７）メモリ領域を８つのバンク（１バンクは３２ｋＸ１
６ｂｉｔ ）に分割し、バンク領域以外のメモリ領域に
バンク切換情報を備えることでメモリ領域を広げること
ができる。
発明の効果
本発明によれば、物理的に限られたアドレス線，データ
線及び各種制御線を使い、メモリ領域を複数のバンクに
分割しバンク切り換えを行うことから、大容量のメモリ
管理ができ１個の外部記憶装置に多数の情報を記憶させ
ることができ、フォントカ一ドに用いた場合文字処理の
多，様化がはかれる。
線及び各種制御線を使い、メモリ領域を複数のバンクに
分割しバンク切り換えを行うことから、大容量のメモリ
管理ができ１個の外部記憶装置に多数の情報を記憶させ
ることができ、フォントカ一ドに用いた場合文字処理の
多，様化がはかれる。
第１図は本発明の一実施例にふ・ける外部記憶装置の構
成図、第２図＆，及び第３図ａは本実施例及び他の実施
例のブロック図、第２図ｂ，及び第３図ｂは本実施例及
び他の実施例のメモリ構成図である。 １ ．１２・・・・・・フォントＲＯＭ，２・・・・・
・バンク切９手段、３・・・・・・アドレスパス、４・
・・・・データバス、６・・・・・フォントカード、６
・・・・コネクタ、１０・・・・フォントＲＯＭ制御手
段、１１・・・・・・バンクアドし／スラソチ手段、１
３・・・・・論理和回路。
成図、第２図＆，及び第３図ａは本実施例及び他の実施
例のブロック図、第２図ｂ，及び第３図ｂは本実施例及
び他の実施例のメモリ構成図である。 １ ．１２・・・・・・フォントＲＯＭ，２・・・・・
・バンク切９手段、３・・・・・・アドレスパス、４・
・・・・データバス、６・・・・・フォントカード、６
・・・・コネクタ、１０・・・・フォントＲＯＭ制御手
段、１１・・・・・・バンクアドし／スラソチ手段、１
３・・・・・論理和回路。
Claims (2)
- （１）電子機器に着脱可能な外部記憶装置であって、複
数のバンクに分割された記憶手段と、本体からのアドレ
スデータを受けるアドレス線と、前記アドレス線を介し
て与えられる前記記憶手段の１つのバンクを選択するデ
ータに従ってバンク切り換えを行う手段と、前記バンク
切り換え手段で選択されたバンクの前記アドレス線を介
して与えられたアドレスのデータを送出するデータ線と
を有することを特徴とする外部記憶装置。 - （２）外部記憶装置を着脱可能な電子機器であって、装
着された外部記憶装置に対して、アドレスパスよりバン
ク指定データを送出した後、アドレスパスよりアドレス
データを送出して外部記憶装置をアクセスすることを特
徴とする特許請求の範囲第１項に記載の外部記憶装置を
着脱可能な電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192911A JPH0357043A (ja) | 1989-07-25 | 1989-07-25 | 外部記憶装置及びこれを着脱可能な電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192911A JPH0357043A (ja) | 1989-07-25 | 1989-07-25 | 外部記憶装置及びこれを着脱可能な電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357043A true JPH0357043A (ja) | 1991-03-12 |
Family
ID=16299030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192911A Pending JPH0357043A (ja) | 1989-07-25 | 1989-07-25 | 外部記憶装置及びこれを着脱可能な電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003104995A1 (ja) * | 2002-06-11 | 2003-12-18 | 日本金銭機械株式会社 | バンク構造記憶制御装置及び紙葉類鑑別装置 |
-
1989
- 1989-07-25 JP JP1192911A patent/JPH0357043A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003104995A1 (ja) * | 2002-06-11 | 2003-12-18 | 日本金銭機械株式会社 | バンク構造記憶制御装置及び紙葉類鑑別装置 |
| AU2003242287B2 (en) * | 2002-06-11 | 2006-11-09 | Japan Cash Machine Co., Ltd. | Bank structure storage control device and paper matter authentication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561072A (en) | Memory system handling a plurality of bits as a unit to be processed | |
| JPH03201055A (ja) | 直列データ伝送の方法およびシステム | |
| US4870572A (en) | Multi-processor system | |
| EP0362050B1 (en) | Memory card | |
| US4718044A (en) | Electronic apparatus having plural detachable memories | |
| JPH0357043A (ja) | 外部記憶装置及びこれを着脱可能な電子機器 | |
| EP0100240A2 (en) | System creation method and apparatus | |
| CN100386748C (zh) | 一种在单板中对外围器件进行片选的方法和系统 | |
| US6018781A (en) | Work station having simultaneous access to registers contained in two different interfaces | |
| CA2066891C (en) | Circuit arrangement for a microcomputer | |
| CA1313263C (en) | Apparatus and method for tracking and identifying printed circuit assemblies | |
| JPS61205156A (ja) | プリンタ | |
| JP2508253B2 (ja) | キャラクタジェネレ―タｒｏｍ | |
| JP3335821B2 (ja) | 領域指定回路 | |
| JPS6117480Y2 (ja) | ||
| US6430647B1 (en) | Data processing system for use in conjunction with a font card or the like | |
| JPS61179751A (ja) | パタ−ン変換装置 | |
| JP2879572B2 (ja) | 表示装置 | |
| JPS59104779A (ja) | メモリアレイカ−ド選択制御方式 | |
| JPS63118960A (ja) | フレ−ムメモリ制御装置 | |
| JP2000222144A (ja) | プリントシステムにおける印刷処理方法およびプリントシステムにおける印刷処理プログラムを記録した記録媒体 | |
| JPS6156826B2 (ja) | ||
| JPS59172185A (ja) | メモリ選択方式 | |
| JP2003167779A (ja) | メモリモジュールにおいて、スロット判別用の信号入力に用いるピンの本数を削減する方法、および、メモリモジュールに関する情報を記録したチップを備えるメモリモジュール | |
| JPH05100945A (ja) | メモリアクセス装置 |