JPS59104779A - メモリアレイカ−ド選択制御方式 - Google Patents
メモリアレイカ−ド選択制御方式Info
- Publication number
- JPS59104779A JPS59104779A JP21246782A JP21246782A JPS59104779A JP S59104779 A JPS59104779 A JP S59104779A JP 21246782 A JP21246782 A JP 21246782A JP 21246782 A JP21246782 A JP 21246782A JP S59104779 A JPS59104779 A JP S59104779A
- Authority
- JP
- Japan
- Prior art keywords
- memory array
- array card
- storage device
- slot
- cards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は情報処理装置等に用いられる記憶装置に係り、
特に記憶容量の異なるメモリアレイカードを複数実装し
て構成される記憶装置のアクセスを可能とするメモリア
レイカード選択制御方式に関する。
特に記憶容量の異なるメモリアレイカードを複数実装し
て構成される記憶装置のアクセスを可能とするメモリア
レイカード選択制御方式に関する。
（ｂ）技術の背景
近年記憶素子の進歩により記憶素子自身の記憶容量が増
大し、該素子により構成されるメモリアレイカードの記
憶容量も大幅に向上し、メモリアレイカード１枚当りの
記憶容量が異なるものが出現している。例えば６４ＫＲ
ＡＭを搭載するメモリアレイカードと２５６ＫＲＡＭを
搭載するメモリアレイカードがあり、同一サイズのメモ
リアレイカードで前者は１Ｍバイト、後者は４Ｍバイト
の容量がある。このため計算機の基本記憶容量の大容量
化や記憶容量拡張のためのメモリアレイカード増設が少
ない枚数のメモリアレイカードで実現出来る。しかし１
枚のメモリアレイカーＦの記憶容量が大きいため、その
計算機システムに必要な記憶容量を実装する時、場合に
よっては必要以上に該記憶容量を持つことにもなりかね
ない。従って１Ｍバイトのメモリアレイカードと４Ｍバ
イトのメモリアレイカードとを混在させて実装した記憶
装置をアクセス出来る様になれば非雷に合理的な計算機
システムを構成出来るため、その対策が望まれている。
大し、該素子により構成されるメモリアレイカードの記
憶容量も大幅に向上し、メモリアレイカード１枚当りの
記憶容量が異なるものが出現している。例えば６４ＫＲ
ＡＭを搭載するメモリアレイカードと２５６ＫＲＡＭを
搭載するメモリアレイカードがあり、同一サイズのメモ
リアレイカードで前者は１Ｍバイト、後者は４Ｍバイト
の容量がある。このため計算機の基本記憶容量の大容量
化や記憶容量拡張のためのメモリアレイカード増設が少
ない枚数のメモリアレイカードで実現出来る。しかし１
枚のメモリアレイカーＦの記憶容量が大きいため、その
計算機システムに必要な記憶容量を実装する時、場合に
よっては必要以上に該記憶容量を持つことにもなりかね
ない。従って１Ｍバイトのメモリアレイカードと４Ｍバ
イトのメモリアレイカードとを混在させて実装した記憶
装置をアクセス出来る様になれば非雷に合理的な計算機
システムを構成出来るため、その対策が望まれている。
（Ｃ）発明の目的
本発明の目的は上記要望に基づき、記憶容量の異なるメ
モリアレイカードを複数実装して構成される記憶装置に
於て、該記憶装置のアクセスを可能とするメモリアレイ
カード選択制御方式を提供することにある。
モリアレイカードを複数実装して構成される記憶装置に
於て、該記憶装置のアクセスを可能とするメモリアレイ
カード選択制御方式を提供することにある。
（ｄ）発明の構成
本発明の構成は記憶容量の異なるメモリアレイカードを
複数実装して構成される記憶装置に於て。
複数実装して構成される記憶装置に於て。
メモリアレイカード選択索引表を設け、メモリアレイカ
ードを識別する信号とアドレスとにより。
ードを識別する信号とアドレスとにより。
該記憶装置のアクセスを可能としたものである。
（ｅ）発明の実施例
本発明の実施例は現在実現している６４ＫＲＡＭのチッ
プを搭載している１Ｍバイトのメモリアレイカードと２
５６ＫＲＡＭのチップを搭載している４Ｍバイトのメモ
リアレイカードとを混在実装した記憶装置を使用して、
必要且つ充分な記憶容量を持ち、更に混在させる事によ
り当然記憶容量が異なる為、同一容量を持つメモリアレ
イカードだけで構成する場合の如くメモリアドレスで単
に選択するだけではすまないため、実装されたメモリア
レイカードの記憶容量に応じてメモリアレイカードの選
択を自由に・制御する事を可能とする様にしたものであ
る。
プを搭載している１Ｍバイトのメモリアレイカードと２
５６ＫＲＡＭのチップを搭載している４Ｍバイトのメモ
リアレイカードとを混在実装した記憶装置を使用して、
必要且つ充分な記憶容量を持ち、更に混在させる事によ
り当然記憶容量が異なる為、同一容量を持つメモリアレ
イカードだけで構成する場合の如くメモリアドレスで単
に選択するだけではすまないため、実装されたメモリア
レイカードの記憶容量に応じてメモリアレイカードの選
択を自由に・制御する事を可能とする様にしたものであ
る。
図は本発明の一実施例を示す回路のブロック図である。
アドレスレジスタ２０より信号線２４を経て例えば０８
，０９，１０．１１の４ビツトで形成されるアドレスと
、スロット０〜３より４Ｍバイトのメモリアレイカード
が実装されたことを通知する信号線２３を経て与えられ
るメモリアレイカードの実装状態を識別する信号とを用
いてメモリアレイカード選択索引表２１を選択する。メ
モリアレイカード選択索引表２１から５ＥＬＯ。
，０９，１０．１１の４ビツトで形成されるアドレスと
、スロット０〜３より４Ｍバイトのメモリアレイカード
が実装されたことを通知する信号線２３を経て与えられ
るメモリアレイカードの実装状態を識別する信号とを用
いてメモリアレイカード選択索引表２１を選択する。メ
モリアレイカード選択索引表２１から５ＥＬＯ。
５ＥＬＩ、５ＥＬ２．５ＥＬ３，５ＥＬ４，５ＥＬ５，
５ＥＬ６，５ＥＬ７の各選択線がメモリアレイカードを
例えば８枚実装する記憶装置２２の各スロット０．１．
２．３，４，５，６．７に夫々接続される。本実施例で
は４Ｍバイトのメモリアレイカードは該スロットの０〜
３にのみ実装することで１６Ｍバイトまでの総ての容量
をカバーすることが出来るため、スロット４〜７には４
Ｍバイトのメモリアレイカードを実装することは考えて
いない。
５ＥＬ６，５ＥＬ７の各選択線がメモリアレイカードを
例えば８枚実装する記憶装置２２の各スロット０．１．
２．３，４，５，６．７に夫々接続される。本実施例で
は４Ｍバイトのメモリアレイカードは該スロットの０〜
３にのみ実装することで１６Ｍバイトまでの総ての容量
をカバーすることが出来るため、スロット４〜７には４
Ｍバイトのメモリアレイカードを実装することは考えて
いない。
メモリアレイカード選択索引表２１は下表に示す如きリ
ストを持ちアドレスレジスタ２０からのアドレスコード
ＲＡと前記信号線２３よりのアトｌｚス、：ＩＩ−ＦＳ
Ａとにより記憶装置２２の各スロットのメモリアレイカ
ードを選択しアクセスを可能とする。
ストを持ちアドレスレジスタ２０からのアドレスコード
ＲＡと前記信号線２３よりのアトｌｚス、：ＩＩ−ＦＳ
Ａとにより記憶装置２２の各スロットのメモリアレイカ
ードを選択しアクセスを可能とする。
ＳＡは記憶装置２２のスロット０〜３に４Ｍバイトのメ
モリアレイカードが実装されている状態を表し、該アド
レスコードは実装位置と枚数により決定され０〜Ｆであ
る。又ＲＡはアドレスレジスタ２０のアドレスの状態を
表し、４ビツトで形成されるため該アドレスコードはθ
〜Ｆである。
モリアレイカードが実装されている状態を表し、該アド
レスコードは実装位置と枚数により決定され０〜Ｆであ
る。又ＲＡはアドレスレジスタ２０のアドレスの状態を
表し、４ビツトで形成されるため該アドレスコードはθ
〜Ｆである。
Ｍバイトのメモリアレイカードが実装されていない場合
を示す。信号線２３より４Ｍバイトのメモリアレイカー
ドが実装されている信号が与えられていない為、アドレ
スコーＵＳＡは“Ｏ”となり。
を示す。信号線２３より４Ｍバイトのメモリアレイカー
ドが実装されている信号が与えられていない為、アドレ
スコーＵＳＡは“Ｏ”となり。
従ってアドレスレジスタ２０よりのアドレスと。
信号線２３とによるアドレスコードがメモリアレイカー
ド選択索引表２１に与えられ、アドレスコ−ドＯＯの時
メモリアレイカード選択索引表２１により５ＥＬＯを経
て記憶装置２２のスロットＯが選択されることを示す０
次にアドレスコードが０１の時、５ＥＬＩを経て記憶装
置２２のスロット１が選択されることを示す。次にアド
レスコードが０２の時、５ＥＬ２を経て記憶装置２２の
スロット２が選択されることを示す。以下同様にしてア
ドレスコード０７迄で１〜８Ｍバイトを１Ｍバイトごと
にアクセスし得ることを示す。
ド選択索引表２１に与えられ、アドレスコ−ドＯＯの時
メモリアレイカード選択索引表２１により５ＥＬＯを経
て記憶装置２２のスロットＯが選択されることを示す０
次にアドレスコードが０１の時、５ＥＬＩを経て記憶装
置２２のスロット１が選択されることを示す。次にアド
レスコードが０２の時、５ＥＬ２を経て記憶装置２２の
スロット２が選択されることを示す。以下同様にしてア
ドレスコード０７迄で１〜８Ｍバイトを１Ｍバイトごと
にアクセスし得ることを示す。
■表は記憶装置２２のスロット番号Ｏに４Ｍバイトのメ
モリアレイカードが実装され、スロット番号１〜７には
１Ｍバイトのメモリアレイカードが実装されている場合
を示す。信号線２３より４Ｍバイトのメモリアレイカー
ドが記憶装置２２のスロット０に実装されている信号が
ある時、アドレスコードのＳＡは１となりアドレスコー
ド１０゜１１．１２．１３の時は記憶装置２２のスロッ
ト０が選択され、４Ｍバイトのメモリアレイカードの１
Ｍバイトに相当する部分が夫々選択され１合計４Ｍバイ
トがスロット番号Ｏに対してアクセス可能である。アド
レスコード１４〜ＬＡは夫々記憶装置２２のスロット１
〜７が選択され、７ドレスコード１０〜ＩＡで１〜ＩＩ
Ｍバイトを１Ｍバイトごとにアクセスし得ることを示す
。
モリアレイカードが実装され、スロット番号１〜７には
１Ｍバイトのメモリアレイカードが実装されている場合
を示す。信号線２３より４Ｍバイトのメモリアレイカー
ドが記憶装置２２のスロット０に実装されている信号が
ある時、アドレスコードのＳＡは１となりアドレスコー
ド１０゜１１．１２．１３の時は記憶装置２２のスロッ
ト０が選択され、４Ｍバイトのメモリアレイカードの１
Ｍバイトに相当する部分が夫々選択され１合計４Ｍバイ
トがスロット番号Ｏに対してアクセス可能である。アド
レスコード１４〜ＬＡは夫々記憶装置２２のスロット１
〜７が選択され、７ドレスコード１０〜ＩＡで１〜ＩＩ
Ｍバイトを１Ｍバイトごとにアクセスし得ることを示す
。
０表は記憶装置２２のスロット番号１に４Ｍ／＼イトの
メモリアレイカ１ドが実装され、スロ・ノド番号０及び
２〜７には１Ｍバイトのメモリアレイカードが実装され
ている場合を示す。４Ｍバイトのメモリアレイカードが
記憶装置２２のスロ・ノド１に実装されている信号があ
る時、アドレスコードＳＡは２となりアドレスコード２
０の時は記憶装置２２のスロット０が選択される。アド
レスコード２１，２２．２３．２４の時は記憶装置２２
のスロット１が選択され４Ｍバイトのメモリアレイカー
ドの１Ｍバイトに相当する部分が夫々選択され１合計４
Ｍバイトがスロット番号１に対してアクセス可能である
。アドレス２５〜２Ａの時は夫々記憶装置２２のスロッ
ト２〜７が選択されアドレスコード２０〜２Ａで１１Ｍ
バイトがＩＭバイト単位で選択されアクセス可能となる
。
メモリアレイカ１ドが実装され、スロ・ノド番号０及び
２〜７には１Ｍバイトのメモリアレイカードが実装され
ている場合を示す。４Ｍバイトのメモリアレイカードが
記憶装置２２のスロ・ノド１に実装されている信号があ
る時、アドレスコードＳＡは２となりアドレスコード２
０の時は記憶装置２２のスロット０が選択される。アド
レスコード２１，２２．２３．２４の時は記憶装置２２
のスロット１が選択され４Ｍバイトのメモリアレイカー
ドの１Ｍバイトに相当する部分が夫々選択され１合計４
Ｍバイトがスロット番号１に対してアクセス可能である
。アドレス２５〜２Ａの時は夫々記憶装置２２のスロッ
ト２〜７が選択されアドレスコード２０〜２Ａで１１Ｍ
バイトがＩＭバイト単位で選択されアクセス可能となる
。
■表は４Ｍバイトのメモリアレイカードが記憶装置２２
のスロット０と１に、■表は４Ｍバイトのメモリアレイ
カードが記憶装置２２のスロット２のみに、■表は０と
２に、■表は１と２に、■表は０と１と２に、０表は３
のみに、［相］表は０と３に、■表は１と３に、０表は
０と１と３に、［相］表は２と３に、［相］表は０と２
と３に、［相］表は１と２と３に、［相］表は０と１と
２と３に夫々４Ｍバイトのメモリアレイカードが実装さ
れている場合を示す。
のスロット０と１に、■表は４Ｍバイトのメモリアレイ
カードが記憶装置２２のスロット２のみに、■表は０と
２に、■表は１と２に、■表は０と１と２に、０表は３
のみに、［相］表は０と３に、■表は１と３に、０表は
０と１と３に、［相］表は２と３に、［相］表は０と２
と３に、［相］表は１と２と３に、［相］表は０と１と
２と３に夫々４Ｍバイトのメモリアレイカードが実装さ
れている場合を示す。
（ｆ）発明の詳細
な説明した如く１本発明は物理的にメモリアレイカード
の記憶装置に実装される位置が決定されていた従来の方
法と異なり、自由に該実装位置を決定出来るし、又変更
も出来る。
の記憶装置に実装される位置が決定されていた従来の方
法と異なり、自由に該実装位置を決定出来るし、又変更
も出来る。
記憶容量の変更がメモリアレイカードの差換えで可能で
ある。
ある。
記憶容量の異なるメモリアレイカードを混在させた時、
大きい容量を持つメモリアレイカードを小さい容量を持
つメモリアレイカードに合せて使用することも可能であ
り、更にメモリアレイカードを選択する為のアドレスの
使い方が大容量メモリアレイカードと小容量メモリアレ
イカードとでは異なるが、意識せずに自由にアクセスす
ることが出来る等のため、その効果は大なるものがある
。
大きい容量を持つメモリアレイカードを小さい容量を持
つメモリアレイカードに合せて使用することも可能であ
り、更にメモリアレイカードを選択する為のアドレスの
使い方が大容量メモリアレイカードと小容量メモリアレ
イカードとでは異なるが、意識せずに自由にアクセスす
ることが出来る等のため、その効果は大なるものがある
。
【図面の簡単な説明】
図は本発明の一実施例を示す回路のブロック図である。
２０はアドレスレジスタ、２１はメモリアレイカード選
択索引表、２２は記憶回路、２３は記憶装置２２のスロ
ット番号０〜３のいずれか又は総てに４Ｍバイトのメモ
リアレイカードが実装されていることを示す信号線、２
４はアドレスレジスタ２０からのアドレス信号線である
。
択索引表、２２は記憶回路、２３は記憶装置２２のスロ
ット番号０〜３のいずれか又は総てに４Ｍバイトのメモ
リアレイカードが実装されていることを示す信号線、２
４はアドレスレジスタ２０からのアドレス信号線である
。
Claims (1)
- 記憶容量の異なるメモリアレイカードを複数実装して構
成される記憶装置に於て、メモリアレイカード選択索引
表を設け、メモリアレイカードを識別する信号とアドレ
スとにより、該記憶装置のアクセスを可能とした事を特
徴とするメモリアレイカード選択制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21246782A JPS59104779A (ja) | 1982-12-03 | 1982-12-03 | メモリアレイカ−ド選択制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21246782A JPS59104779A (ja) | 1982-12-03 | 1982-12-03 | メモリアレイカ−ド選択制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59104779A true JPS59104779A (ja) | 1984-06-16 |
Family
ID=16623122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21246782A Pending JPS59104779A (ja) | 1982-12-03 | 1982-12-03 | メモリアレイカ−ド選択制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104779A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372533A (en) * | 1976-12-10 | 1978-06-28 | Sharp Corp | Block selecting device for memory card |
| JPS5372534A (en) * | 1976-12-10 | 1978-06-28 | Sharp Corp | Block selection system for memory card |
| JPS57130278A (en) * | 1981-02-04 | 1982-08-12 | Ricoh Co Ltd | Storage device |
-
1982
- 1982-12-03 JP JP21246782A patent/JPS59104779A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372533A (en) * | 1976-12-10 | 1978-06-28 | Sharp Corp | Block selecting device for memory card |
| JPS5372534A (en) * | 1976-12-10 | 1978-06-28 | Sharp Corp | Block selection system for memory card |
| JPS57130278A (en) * | 1981-02-04 | 1982-08-12 | Ricoh Co Ltd | Storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2116985C (en) | Memory system | |
| US4740916A (en) | Reconfigurable contiguous address space memory system including serially connected variable capacity memory modules and a split address bus | |
| US4613953A (en) | Paging register for memory devices | |
| US5535368A (en) | Automatically-configuring memory subsystem | |
| US5483491A (en) | Memory card device | |
| CA1262493A (en) | Multi processor system | |
| EP2664992B1 (en) | Method for addressing a memory card, a system using a memory card, and a memory card | |
| WO2004051484A2 (en) | Device and method for operating memory components | |
| JPS59104779A (ja) | メモリアレイカ−ド選択制御方式 | |
| JP2618864B2 (ja) | メモリカード | |
| US6493778B1 (en) | Extensible time-sharing bus structure | |
| JPH0148570B2 (ja) | ||
| US6496876B1 (en) | System and method for storing a tag to identify a functional storage location in a memory device | |
| JPS6232516B2 (ja) | ||
| JPS6055591A (ja) | メモリユニットのアクセス方法 | |
| JPH02245821A (ja) | メモリ・モジュール | |
| JPH02245840A (ja) | 記憶装置 | |
| JPS5987567A (ja) | 可変長デ−タ記憶制御方式 | |
| EP0135821A2 (en) | Memory module | |
| US5282172A (en) | Look-ahead circuit for fast decode of bankselect signals in EMS systems | |
| JPS623505B2 (ja) | ||
| CN115705298A (zh) | 一种存储设备 | |
| JPH0782467B2 (ja) | 集積回路カートリッジ付き電子機器 | |
| JPS59172185A (ja) | メモリ選択方式 | |
| JP2954988B2 (ja) | 情報処理装置 |