JPH0357259A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0357259A
JPH0357259A JP1191501A JP19150189A JPH0357259A JP H0357259 A JPH0357259 A JP H0357259A JP 1191501 A JP1191501 A JP 1191501A JP 19150189 A JP19150189 A JP 19150189A JP H0357259 A JPH0357259 A JP H0357259A
Authority
JP
Japan
Prior art keywords
wire
power transistor
substrate
aluminum
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1191501A
Other languages
English (en)
Inventor
Usuke Enomoto
榎本 宇佑
Akio Mikami
三上 昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP1191501A priority Critical patent/JPH0357259A/ja
Publication of JPH0357259A publication Critical patent/JPH0357259A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07521Aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/521Structures or relative sizes of bond wires
    • H10W72/527Multiple bond wires having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/537Multiple bond wires having different shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特にパワートランジスタアレイ.
パワーICアレイ等のパワーアレイに適用して有効な技
術に関する. 〔従来の技術〕 各種機器の駆動用あるいは制御用の半導体装置として、
一aにパワートランジスタアレイが使用されている.パ
ワートランジスタアレイについては、たとえば、日本電
気文化センター発行rNEC技報J Vo I,41 
kl 4、1988年、P285〜P287や工業調査
会発行「電子材料」1983年9月号、昭和58年9月
l日発行、P124およびP125に記載されているよ
うに、単一パッケージ内に複数のトランジスタやダイオ
ード等の半導体素子(チップ)が組み込まれている。ま
た、パワートランジスタアレイはその動作時大量に熱を
発生することから、放熱板が使用されている6この放熱
板は半導体素子と絶縁されている。
一方、小信号トランジスやパワートランジスタ等の半導
体素子(チップ)を支持する基板として、たとえば、工
業調査会発行「電子材料J 1980年5月号、昭和5
5年5月1日発行、P79〜P83に記載されているよ
うに、アルミニウム(A豆)の表面を酸化処理して絶縁
性のアルマイトとした基板が使用されている。
〔発明が解決しようとする!!!!題〕トランジスタア
レイは益々複雑な回路のもの、より大電流(パワー)の
ものが要求されている。
パワートランジスタアレイでは、電流容量の大きいパワ
ートランジスタや小信号トランジスタ等のチンブが同一
パッケージ内に組み込まれている.パワートランジスタ
アレイの特性向上,コスト低減を検討したところ、以下
の点において改善の余地があることが本発明者によって
あきらかにされた。
パワートランジスタプレイ等の半導体装置の製造にあっ
ては、半導体素子(チンブ)の電極とリードを接続する
ワイヤボンディングはワイヤ張りに方向性を有しないネ
イルヘッドワイヤポンディング装置が多用されている。
このネイルヘッドワイヤボンディングでは、ワイヤとし
て金ワイヤが使用されている.また、パワートランジス
タ(パワーチップ)によっては、電流容量が大きいため
、ネイルヘッドワイヤボンディングが可能な太さのワイ
ヤ、たとえば、50μm直径の金ワイヤが使用されてい
る。そして、電流量に対応すべく同一個所を5乃至6本
の金ワイヤで結線する場合もある.このような多数回に
及ぶワイヤボンディング作業は工数が多くなるばかりか
、高価な金ワイヤを多量に使用するため一工数の増大と
ともに材料費が高くなり、半導体装置のコストが高くな
る。
一方、パワートランジスタアレイにおいては、動作時多
量の熱を発生することから、安定動作のためには、効率
良く熱を外部に放散する必要がある。このため、チップ
が固定される基板は熱伝導性の良好な金属、たとえば、
銅板で形成されることが多い。この場合、放熱板あるい
はヘッダとも呼称されている前記基板は、導電性である
ことから各リードは基板との絶縁を図る必要がある.各
リードは前記基板上に一定の高さで浮かせる構造が採用
されているが、この間隙には、パンケージを構成するt
IA縁性の樹脂(レジン)が介在する.レジンは熱伝導
性が金属に比較して低いことから、熱抵抗となり熱放散
性は妨げられることになる.本発明の目的は組立工数の
低減により安価な半導体装置、すなわちパワートランジ
スタアレイを提供することにある。
本発明の他の目的は熱放散性の良好なパワートランジス
タアレイを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう. 〔課題を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである. すなわち、本発明のパワートランジスタアレイにあって
は、小信号用トランジスタチップおよびパワートランジ
スタチップ等の半導体素子は、リードフレームに載置さ
れかつ表面がアルマイト処理されたアルミニウム板から
なる放熱板(基板)に絶縁性の樹脂(レジン)を介さず
に固定されている.また、リードは前記放熱板に密着す
るように配置されかつこれらリードの内端と前記小信号
用トランジスタチップまたはダイオードチップおよびパ
ワートランジスタチップ等の各電極はワイヤで接続され
ている.ワイヤは、小信号用トランジスタチップまたは
ダイオードチップの場合はネイルヘッドボンディングに
よる25μm〜50μm直径前後の細い金ワイヤによっ
て接続されており、パワートランジスタチップの場合は
超音波ボンディングによるlOO〜300μm直径の太
い1本のアル逅ニウムヮイヤによって接続されている。
また、このパワートランジスタアレイにあっては、パッ
ケージは黒色のレジンによって形成されているとともに
、前記放熱板もバンケージの色と合うようにその表面が
黒色に着色されている.〔作用〕 上記した手段によれば、本発明のパワートランジスタア
レイは、パワートランジスタチノプは太い1本のアルミ
ニウムワイヤによってリート′と電極が結線されるため
、複数の金ワイヤで同一間を結線する場合に比較して工
数が少なくなるとともに、材料費も金からアルミニウム
になり安価となる。また、基板は熱伝導性の良好なアル
ミニウム仮によって形威されているとともに、その表面
は絶縁性でかつ柑脂よりも熱伝導性の良好なアルマイト
膜が設けられ、かつリードもこのアルマイト膜に密着す
る構造となっていることから、基板とリード間に樹脂が
介在する場合に比較して熱伝導性も良好となり、熱放散
性の良好なパワートランジスタアレイとなり、特性も安
定する.また、本発明のパワートランジスタアレイの基
板はパッケージを横威するレジンと同様に黒色となって
いることから、パンケージ形戒時にレジンが露出する基
板表面に付着した場合であっても、目立たず、特に熱放
散性に支障を来さない場合には除去しなくとも外観的に
支障を来さないという効果が得られる。
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
. 第1図は本発明の一実施例によるパワートランジスタア
レイの概要を示す一部を切り欠いた平面図、第2図は同
しく拡大断面図、第3図は同しく平面図である. この実施例のパワートランジスタプレイは外観的には、
第3図に示されるように、熱伝導性の良好な金属板から
なる基板(ヘッダ)■の主面側に設けられたレジンから
なるパフケージ2の一側から平行に複数のり一ド3を突
出させた形状となっている.また、前記ヘンダ1の一部
はパッケージ2に被われず、この露出部分には、パワー
トランジスタプレイを実装する際使用される取付孔45
が設けられている。
前記パッケージ2に主面側を被われるヘッダlは、第1
図に示されるように、略矩形状のアルミニウム板で構威
されている.このヘフダlは、第2図に示されるように
、その表面がアルマイト処理されて数十〜数百μmの厚
さのアルマイト膜(酸化アルミニウム膜)6が形威され
ている.このアルマイト膜6は、図では色彩は施されて
いないが、黒色に着色されている。すなわち、陽極酸化
等によるアルマイト処理において、アルマイト膜6は蜂
の巣状に威長ずるため、アルマイト膜6の表面は多孔質
となる.したがって、黒色の顔料で着色し、かつ封孔処
理すれば、ヘッダ1は黒色表面のものとすることができ
る.これは、前記パッケージ2が黒色レジンで形威され
ることに対応させるものであり、黒色に着色しておけば
、レジンパッケージの際、フラッシュ(滲み出し)とし
てヘンダlの表面に黒色あるいはtJllWのレジンバ
リが発生しても目立たず、敢えてレジンバリを除去しな
くても良くするためである. なお、前記アルマイトll#6はエボキシレジン等のパ
ッケージをfIII威するレジンに比較して、アルミニ
ウムの酸化膜であることから熱伝導性は良好である. 一方、前記へッダ1の主面には、第1図に示されるよう
に、各リード3の内端が密着状態で重ねられる.リード
3の内の2本のりード3は、その内端の矩形のタブ7上
に小信号用トランジスタチップ(半導体素子〉8が金一
シリコンの共晶合金等によって固定されている.また、
小信号トランジスタチップまたはダイオードチップ8を
搭載したり一ド3の両側のり一ド3の幅広のクブ9上に
は、パワートランジスタチップ(半導体素子)10が半
田1lによって固定されている。また、前記2本の小信
号トランジスタチップ8が固定されたリード3をそれぞ
れ中心とした場合に、これらの小信号トランジスタチン
プまたはダイオードチップ8を支持したリード3の外側
のり一ド3のさらに外側には、前記パワートランジスタ
チップ10の電極にワイヤ16を介して接続されるリー
ド3が配設されている.また、このリード3のうちの一
方の外側、すなわち、第1図においてヘッダ1の中央側
には大電流が流されるリード3、大電流用リードl5が
配設されている.したがって、この例では中央に対して
対称に合計12本のり一ド3が配設された構成となって
いる.そして、中央の相互に隣合う2本のり一ド3、す
なわち大電流用リード15が、たとえば1.0〜9A程
度の大電流が流れるリードとなり、残りの10本のり一
ド3はl.OA以下の小電流が流れるリードとなってい
る. 前記小信号トランジスタ千ノプまたはダイオードチップ
8およびパワートランジスタチ7ブ10は、それぞれ所
定のリード3とワイヤ16を介して電気的に接続されて
いる。ワイヤ16において、実線で示すワイヤ16は太
さが30μm直径の金ワイヤl7であり、白抜きの太い
線で示すワイヤ!6は太さが100〜300μm直径の
アル短ニウムワイヤl8である。前記アルミニウムワイ
ヤ18は、ワイヤボンディング時方向性のある超音波ワ
イヤボンディング装置によって張られることから、それ
ぞれ同一方向に延在している.このアルミニウムワイヤ
l8で接続される所定間が従来は5乃至6本にもおよぶ
金ワイヤで接続されていた個所である。
また、金ワイヤ17は、ワイヤボンディング時方向を限
定されないネイルヘッドワイヤボンディング装置によっ
て張られることから、それぞれ所定の方向に延在してい
る. なお、パワートランジスタアレイの組立においては、リ
ードフレームの状態で小信号トランジスタチップまたは
ダイオードチップ8およびパワートランジスタチップ1
0のボンディングが行われ、かつワイヤポンディングが
行われた後、ヘッダlにリードフレームが重ねられてレ
ジンモールドが行われてパワートランジスタプレイが製
造される.この際、モールド後はリードフレームの不要
部分は切断除去される. このような実施例によれば、つぎのような効果が得られ
る. (1)本発明のパワートランジスタアレイは、小信号用
トランジスタチップまたはダイオードチップおよびパワ
ートランジスタチップを同一パッケージ内に封止してい
るが、電流容量の大きいパワートランジスタチップにあ
っては、太いアルミニウムワイヤを用いかつ1本で接続
していることから、従来のように細い金ワイヤを複数本
使用することもないので、ワイヤボンディング工数が大
幅に低減されるという効果が得られる! (2)上記( 1. ’)により、本発明のパワートラ
ンジスタアレイは、電流容量の大きいパワートランジス
タチップにあっては、太いアルミニウムワイヤを用いか
つ1本で接続していることから、従来のように細い金ワ
イヤを複数本ワイヤボンディングする場合に比較して、
ワイヤを接続するボンディングパッドの大きさを小さく
できるため、チップサイズを小さくできるという効果が
得られる.(3)上記(1)により、本発明のパワート
ランジスタアレイは、電流容量の大きいパワートランジ
スタチンプにあっては、高価な複数本の金ワイヤに代え
て安価なアルミニウムワイヤを用いていることから、材
料費が安価となるという効果が得られる. (4)本発明のパワートランジスタアレイにあっては、
ヘッダは表面が絶縁膜となるアルミニウム板を用いてい
るとともに、リードはこのヘッダに密着していることか
ら、パワートランジスタチップ等で発生した熱は速やか
にヘッダを介してパッケージ外に放散されるため、熱放
散性の良好な半導体装置となるという効果が得られる.
(5)上記(4)により、本発明のパワートランジスタ
アレイは、ヘッダが安価なアル主ニウム板で形威されて
いることから、製造コストの低減が達成できるという効
果が得られる. (6)本発明のパワートランジスタアレイにあっては、
ヘッダはその表面がパッケージと同一となる黒色に着色
されていることから、パッケージ形威時にレジンが露出
する基板表面に滲み出て付着した場合であっても、目立
たず、特に熱放散性に支障を来さない場合にはレジンバ
リを除去しなくとも外観的に支障を来さないという効果
が得られる。
(7)上記(6)により、本発明のパワートランジスタ
アレイは、ヘソダおよびパッケージが黒色となっている
ことから、放射能が大となりこの面でも熱抵抗を低減で
きる.また製品としても高級感が醸成されるという効果
が得られる.(8)上記(1)〜(7)により、本発明
によれば、熱抵抗の小さい大出力のパワートランジスタ
アレイが安価に提供できるという相乗効果が得られる. 以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記実施例で
は、ヘッダ1はその表面を黒色に着色したが、顔料を選
べば、所望の色に着色できる.また、前記実施例では、
リードをへ冫ダに密着する構造としたが、リードをへ冫
ダに接触させずにさらに耐圧を向上させるようにしても
良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるパワートランジスタ
アレイの製造技術に適用した場合について説明したが、
それに限定されるものではなく、他の半導体装置,混成
集積回路装置等にも適用できる. 本発明は少なくともヘッダを用いる構造の半導体装置を
始めとする電子装置には適用できる。
〔発明の効果) 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明のパワートランジスタアレイにあっては、各チッ
プとリードを接続するワイヤは、小信号用トランジスタ
チップまたはダイオードチップにおいては金ワイヤを、
パワートランジスタチップにおいては安価でかつ太い1
本のアルミニウムワイヤを使用していることから、ワイ
ヤボンディング工数の低減および材料費の低減によって
製造コストの低減が達成できる.また、本発明では、ヘ
ッダは表面がアルマイト膜で構威されたアルミニウム板
で形威されかつリードもこのアルミニウム板に密着する
することから、熱放散性が高く高出力化が達威できる.
【図面の簡単な説明】
第l図は本発明の一実施例によるパワートランジスタア
レイの概要を示す一部を切り欠いた平面図、 第2図は同じく拡大断面図、 第3図は同しく平面図である. 1・・・基板(ヘッダ)、2・・・パソケージ、3・・
・リード、4.5・・・取付孔、6・・・アルマイト膜
、7・・タブ、8・・・小信号用トランジスタチップま
たはダイオードチップ(半導体素子)、9・・・タブ、
lO・・・パワートランジスタチップ(半導体素子)、
ll・・・半田、15・・・大電流用リード、l6・・
・ワイヤ、第 1 図 第 2 図 1一羞榎 2−/ぞ,グージ 3−リード +7−4’ワイヤ 78−アルミニウムフイV

Claims (1)

  1. 【特許請求の範囲】 1、基板と、この基板に電気的に独立して固定された複
    数の半導体素子と、この半導体素子の周囲に内端を臨ま
    せる複数のリードと、前記リードの内端と所定の半導体
    素子の電極とを電気的に接続するワイヤと、このワイヤ
    およびリード内端ならびに半導体素子を被うパッケージ
    とからなる半導体装置であって、前記ワイヤはその電流
    容量に合うように太さが異なっていることを特徴とする
    半導体装置。 2、前記ワイヤの内、太いワイヤはアルミニウムワイヤ
    となり、細いワイヤは金ワイヤとなっていることを特徴
    とする特許請求の範囲第1項記載の半導体装置。 3、前記基板は表面が絶縁性のアルマイト膜となるアル
    ミニウム板からなり、かつ各リードはこの基板に密着状
    態となっていることを特徴とする特許請求の範囲第1項
    記載の半導体装置。 4、前記パッケージは黒色となるとともに、前記基板は
    その表面が黒色となっていることを特徴とする特許請求
    の範囲第1項記載の半導体装置。
JP1191501A 1989-07-26 1989-07-26 半導体装置 Pending JPH0357259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1191501A JPH0357259A (ja) 1989-07-26 1989-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1191501A JPH0357259A (ja) 1989-07-26 1989-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0357259A true JPH0357259A (ja) 1991-03-12

Family

ID=16275702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1191501A Pending JPH0357259A (ja) 1989-07-26 1989-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0357259A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881680A4 (en) * 1996-11-28 2000-11-29 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE
JP2009027090A (ja) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881680A4 (en) * 1996-11-28 2000-11-29 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE
JP2009027090A (ja) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
US8796816B2 (en) 2010-04-14 2014-08-05 Denso Corporation Semiconductor module with electrical switching elements

Similar Documents

Publication Publication Date Title
US6002165A (en) Multilayered lead frame for semiconductor packages
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US7884455B2 (en) Semiconductor device
CA1238119A (en) Packaged semiconductor chip
US9196577B2 (en) Semiconductor packaging arrangement
JPH064595Y2 (ja) ハイブリッドic
JP3344552B2 (ja) 圧接型半導体装置
JPH0789576B2 (ja) ヒートシンク機能を有する集積回路用パッケージ及びその製造方法
US20050003583A1 (en) Micro lead frame package and method to manufacture the micro lead frame package
JP5172290B2 (ja) 半導体装置
JP4409064B2 (ja) パワー素子を含む半導体装置
JPH0357259A (ja) 半導体装置
JPH05218129A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0645504A (ja) 半導体装置
US20060145312A1 (en) Dual flat non-leaded semiconductor package
JPH03174749A (ja) 半導体装置
JPH06132468A (ja) 半導体装置
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
KR20190085587A (ko) 고열전도성 반도체 패키지
JP2005159238A (ja) 半導体装置
KR100244826B1 (ko) 반도체장치 및 그 제조방법
KR102228938B1 (ko) 커플드 반도체 패키지
JPS63255953A (ja) 絶縁物封止型回路装置
JP3034657B2 (ja) 半導体装置用パッケージ