JPH0357613B2 - - Google Patents
Info
- Publication number
- JPH0357613B2 JPH0357613B2 JP53124022A JP12402278A JPH0357613B2 JP H0357613 B2 JPH0357613 B2 JP H0357613B2 JP 53124022 A JP53124022 A JP 53124022A JP 12402278 A JP12402278 A JP 12402278A JP H0357613 B2 JPH0357613 B2 JP H0357613B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mis
- hydrogen
- fet
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
本発明は絶縁ゲイト型電界効果半導体装置（以
下MIS−FETという）に関するものであつて、
第１のMIS−FETが基板に設けられたその上方
または上方面に第２のMIS−FETが設けられる
ことを目的としている。 本発明は、非単結晶半導体を半導体装置の少な
くとも一部に有する半導体装置に関する。 本発明は、絶縁ゲイト型電界効果トランジスタ
（以下、MIS−FETという）のゲイト絶縁物下の
チヤネル領域の少なくとも一部が、アモルフアス
または多結晶のいわゆる非単結晶半導体より成
り、かつこの半導体中に水素元素を0.1モル％以
上混入せしめることに関する。 そしてこの非単結晶領域で、不対結合手等によ
る再結合中心をこの水素により中和しかつ消滅せ
しめることを特長とする。その結果、電子または
ホールの移動度をこれまで知られている単結晶の
場合に等しくまたは概略等しくさせんとする。 従来、半導体装置は単結晶の半導体基板に対し
MIS−FETまたはバイポーラ型のトランジスタ、
さらにまたはそれらをキヤパシタ、抵抗、ダイオ
ード等を同一基板に複合化して集積化した装置を
製造するにとどまつていた。 このため、アクテイブエレメントであるMIS−
FETは必ず単結晶基板に設けられていた。特に
MIS−FETにおいては、ゲイト以下のチヤネル
領域、またバイポーラ、トランジスタにおいては
ベース、コレクタはキヤリアのライフタイムが微
妙に影響を与えるため、その領域はキヤリアであ
る電子またはホールに対する再結合中心が十分小
さい濃度の単結晶半導体が用いられていた。そし
てかかる活性領域に単結晶半導体が用いられない
場合、PN接合においても、逆方向耐圧において
ソフト・ブレイクダウンまたはリーク増大が観察
され、それらは格子欠陥その他の格子不整、不対
結合手による再結合中心の存在が悪化の主因であ
つた。 本発明はこれらの根本原因である再結合中心の
密度を単結晶でない非単結晶（多結晶またはアモ
ルフアス）においても十分小さくすることを可能
とし、その結果初めて完成したものである。 一般に単結晶シリコンを用いた半導体装置を形
成するにあたつては、種々の温度における熱処理
を必要とする。例えばシリコン半導体においては
900〜1200℃での不純物の熱拡散、400〜550℃に
おけるアルミニユームのコンタクトのアロイ、
350〜900℃における酸化珪素、窒化珪素、シリコ
ンの気相法（減圧CVD）による被膜作製である。
本発明はこれらのすべてまたは大部分の熱処理工
程を経た装置として完成または大部分が完成した
半導体装置に対し、水素を化学的に活性または原
子状態で添加することを特徴とする。本発明では
かかる添加作用を総称して誘導キユリング
（induction curing）ともいう。特に水素（重水
素も含む）を高周波エネルギまたはマイクロ波エ
ネルギにより誘導励起して化学的活性状態にし、
その雰囲気、特に10-2mmHg以上の圧力の雰囲気
中に半導体装置を５分〜２時間さらすことによ
り、この活性状態の元素が半導体特に非単結晶半
導体中の不対結合手と結合し、さらにまた不対結
合手同志を互いに共有結合せしめ、電気的に中和
することを特徴としている。 以下にその実施例に従つて本発明を説明する。 第１図は本発明に至るMIS型電界効果半導体の
縦断面図である。 この発明は、シリコン半導体基板１上に200Å
〜2μの厚さの酸化珪素または窒化珪素の薄膜２
を形成した。このために半導体基板に対し表面よ
り150〜300KeVのイオン注入法により酸素また
は窒素を打ち込むことにより成就した。これを真
空状態または水素雰囲気にて900〜1100℃で10〜
30分アニールを行つた。さらにその上面に減圧気
相法によりシリコン膜を形成した。これはシラン
（SiH4）、ジクロールシラン（SiH2Cl2）、その他
の珪化物を反応性気体として0.1〜10torr（mmHg）
の圧力状態にした上、500〜900℃の温度で行うい
わゆる減圧気相法によつた。発熱は１〜10MHzの
高周波誘導を用いた。しかし抵抗加熱でもよい。
この減圧気相法による半導体膜の形成は本発明人
に特許になる特公昭51−1389に基づいた。もちろ
ん室温〜500℃の温度でグロー放電法またはスパ
ツタ法を利用してもよい。 こうしてこの上面に0.1〜2μの厚さのシリコン
半導体膜を形成した。この絶縁層２が純粋の
SiO2またまSi3N4にあつては多結晶であつたが、
この酸素または窒素の量が1018〜1021cm-3である
場合にはこの上に形成される半導体層は非単結晶
を一部に含むエピタキシヤル構造であつた。本実
施例においては、実質的にエピタキシヤル構造と
なつていた。 しかし、再結合中心をより少なくすることによ
り、より完全結晶と同等の半導体とすることはき
わめて重要である。 本発明の目的はかかる再結合中心が多数存在す
る半導体膜において、前記再結合中心を水素を添
加することによりその数を減らすことである。 フイールド絶縁物３を１〜2μの厚さに、本発
明人の発明による特許（特公昭52−20312、特公
昭50−37500）に基づき実施した。この後、ゲイ
ト絶縁物１２を100〜1000Åの厚さに作り、また
必要に応じてシリコン半導体のコンタクト７を形
成し、その上にセルフアライン方式によりゲイト
電極１１を、減圧CVD法により半導体膜を作つ
た。 加えてSiO2膜のオーバーコート１０を0.5〜2μ
の厚さに形成した。この時この上面に平坦面とす
るため、SiO2膜のかわりにPIQ等を用いてもよ
い。アルミニユームの電極の穴開け８、さらにア
ルミニユームの電極、リード８を形成した。ソー
ス、ドレイン６はチヤネル形成領域４がＰ型であ
つては1018〜1021cm-3のN+型の不純物、例えばリ
ン、砒素により形成した。ゲイト電極をモリブデ
ン、タングステン等の金属で行つてもよいまた
1019cm-3以上の濃度にリン等を混入して、低抵抗
の半導体リードとしてもよい。他方、チヤネル領
域は不純物濃度が1014〜1017cm-3の低濃度であり、
きわめて敏感である。 電子またはホールのキヤリアは単結晶では一般
に構造敏感性をもつことが知られていた。しかし
本発明はかかる構造敏感性が結晶構造に起因する
のではなく、その中に存在する再結合中心の反応
に起因するものであることを発見した。 本発明はその結果、この敏感性を与える再結晶
中心を中和消滅させようとしたものである。この
ため、本発明においては、ここに水素を0.1モル
％特に５〜20モル％添加した。その結果、、第１
図Ａの構造が出来上がつた後、水素の添加により
キヤリアのライフタイムが103〜105倍になつた。
Ｃ−Ｖダイオード特性で評価してもQss≒1010cm
-2のオーダのほぼ理論どおりのＣ−Ｖ特性を示し
ていた。この水素添加の際に種々の条件を変更し
た結果を以下に示す。
下MIS−FETという）に関するものであつて、
第１のMIS−FETが基板に設けられたその上方
または上方面に第２のMIS−FETが設けられる
ことを目的としている。 本発明は、非単結晶半導体を半導体装置の少な
くとも一部に有する半導体装置に関する。 本発明は、絶縁ゲイト型電界効果トランジスタ
（以下、MIS−FETという）のゲイト絶縁物下の
チヤネル領域の少なくとも一部が、アモルフアス
または多結晶のいわゆる非単結晶半導体より成
り、かつこの半導体中に水素元素を0.1モル％以
上混入せしめることに関する。 そしてこの非単結晶領域で、不対結合手等によ
る再結合中心をこの水素により中和しかつ消滅せ
しめることを特長とする。その結果、電子または
ホールの移動度をこれまで知られている単結晶の
場合に等しくまたは概略等しくさせんとする。 従来、半導体装置は単結晶の半導体基板に対し
MIS−FETまたはバイポーラ型のトランジスタ、
さらにまたはそれらをキヤパシタ、抵抗、ダイオ
ード等を同一基板に複合化して集積化した装置を
製造するにとどまつていた。 このため、アクテイブエレメントであるMIS−
FETは必ず単結晶基板に設けられていた。特に
MIS−FETにおいては、ゲイト以下のチヤネル
領域、またバイポーラ、トランジスタにおいては
ベース、コレクタはキヤリアのライフタイムが微
妙に影響を与えるため、その領域はキヤリアであ
る電子またはホールに対する再結合中心が十分小
さい濃度の単結晶半導体が用いられていた。そし
てかかる活性領域に単結晶半導体が用いられない
場合、PN接合においても、逆方向耐圧において
ソフト・ブレイクダウンまたはリーク増大が観察
され、それらは格子欠陥その他の格子不整、不対
結合手による再結合中心の存在が悪化の主因であ
つた。 本発明はこれらの根本原因である再結合中心の
密度を単結晶でない非単結晶（多結晶またはアモ
ルフアス）においても十分小さくすることを可能
とし、その結果初めて完成したものである。 一般に単結晶シリコンを用いた半導体装置を形
成するにあたつては、種々の温度における熱処理
を必要とする。例えばシリコン半導体においては
900〜1200℃での不純物の熱拡散、400〜550℃に
おけるアルミニユームのコンタクトのアロイ、
350〜900℃における酸化珪素、窒化珪素、シリコ
ンの気相法（減圧CVD）による被膜作製である。
本発明はこれらのすべてまたは大部分の熱処理工
程を経た装置として完成または大部分が完成した
半導体装置に対し、水素を化学的に活性または原
子状態で添加することを特徴とする。本発明では
かかる添加作用を総称して誘導キユリング
（induction curing）ともいう。特に水素（重水
素も含む）を高周波エネルギまたはマイクロ波エ
ネルギにより誘導励起して化学的活性状態にし、
その雰囲気、特に10-2mmHg以上の圧力の雰囲気
中に半導体装置を５分〜２時間さらすことによ
り、この活性状態の元素が半導体特に非単結晶半
導体中の不対結合手と結合し、さらにまた不対結
合手同志を互いに共有結合せしめ、電気的に中和
することを特徴としている。 以下にその実施例に従つて本発明を説明する。 第１図は本発明に至るMIS型電界効果半導体の
縦断面図である。 この発明は、シリコン半導体基板１上に200Å
〜2μの厚さの酸化珪素または窒化珪素の薄膜２
を形成した。このために半導体基板に対し表面よ
り150〜300KeVのイオン注入法により酸素また
は窒素を打ち込むことにより成就した。これを真
空状態または水素雰囲気にて900〜1100℃で10〜
30分アニールを行つた。さらにその上面に減圧気
相法によりシリコン膜を形成した。これはシラン
（SiH4）、ジクロールシラン（SiH2Cl2）、その他
の珪化物を反応性気体として0.1〜10torr（mmHg）
の圧力状態にした上、500〜900℃の温度で行うい
わゆる減圧気相法によつた。発熱は１〜10MHzの
高周波誘導を用いた。しかし抵抗加熱でもよい。
この減圧気相法による半導体膜の形成は本発明人
に特許になる特公昭51−1389に基づいた。もちろ
ん室温〜500℃の温度でグロー放電法またはスパ
ツタ法を利用してもよい。 こうしてこの上面に0.1〜2μの厚さのシリコン
半導体膜を形成した。この絶縁層２が純粋の
SiO2またまSi3N4にあつては多結晶であつたが、
この酸素または窒素の量が1018〜1021cm-3である
場合にはこの上に形成される半導体層は非単結晶
を一部に含むエピタキシヤル構造であつた。本実
施例においては、実質的にエピタキシヤル構造と
なつていた。 しかし、再結合中心をより少なくすることによ
り、より完全結晶と同等の半導体とすることはき
わめて重要である。 本発明の目的はかかる再結合中心が多数存在す
る半導体膜において、前記再結合中心を水素を添
加することによりその数を減らすことである。 フイールド絶縁物３を１〜2μの厚さに、本発
明人の発明による特許（特公昭52−20312、特公
昭50−37500）に基づき実施した。この後、ゲイ
ト絶縁物１２を100〜1000Åの厚さに作り、また
必要に応じてシリコン半導体のコンタクト７を形
成し、その上にセルフアライン方式によりゲイト
電極１１を、減圧CVD法により半導体膜を作つ
た。 加えてSiO2膜のオーバーコート１０を0.5〜2μ
の厚さに形成した。この時この上面に平坦面とす
るため、SiO2膜のかわりにPIQ等を用いてもよ
い。アルミニユームの電極の穴開け８、さらにア
ルミニユームの電極、リード８を形成した。ソー
ス、ドレイン６はチヤネル形成領域４がＰ型であ
つては1018〜1021cm-3のN+型の不純物、例えばリ
ン、砒素により形成した。ゲイト電極をモリブデ
ン、タングステン等の金属で行つてもよいまた
1019cm-3以上の濃度にリン等を混入して、低抵抗
の半導体リードとしてもよい。他方、チヤネル領
域は不純物濃度が1014〜1017cm-3の低濃度であり、
きわめて敏感である。 電子またはホールのキヤリアは単結晶では一般
に構造敏感性をもつことが知られていた。しかし
本発明はかかる構造敏感性が結晶構造に起因する
のではなく、その中に存在する再結合中心の反応
に起因するものであることを発見した。 本発明はその結果、この敏感性を与える再結晶
中心を中和消滅させようとしたものである。この
ため、本発明においては、ここに水素を0.1モル
％特に５〜20モル％添加した。その結果、、第１
図Ａの構造が出来上がつた後、水素の添加により
キヤリアのライフタイムが103〜105倍になつた。
Ｃ−Ｖダイオード特性で評価してもQss≒1010cm
-2のオーダのほぼ理論どおりのＣ−Ｖ特性を示し
ていた。この水素添加の際に種々の条件を変更し
た結果を以下に示す。
【表】
【表】
【表】
尚、上記の処理は基板を水素雰囲気下に保持し
た状態で温度を下げて反応管より取り出した場合
の結果である。 水素気体の化学的励起は以下の方法に従つた。
即ち横型の直径５〜20cm特に15cm（高さ２ｍ）の
石英管に対しその外側に高周波誘導炉をリング状
に水冷を可能とした銅管をスパイラル状に巻くこ
とにより実施した。使用した高周波の周波数は１
〜20MHzとした。さらにこの外側に抵抗加熱炉を
この誘導炉の電磁波に対し直角になるように発熱
体を配置して行つた。この反応管の中に、第１図
Ａの半導体装置を形成した基板例えばシリコン基
板（直径10cm）を５〜50枚ボートに林立させ得る
形で装填した。さらにこれを10-3mmHgの圧力に
まで減圧した。その後水素を導入し、常圧付近に
までもどした。さらに今一度10-2〜10-3mmHgに
まで真空にし、その後10-1〜10mmHgとした。反
応系は絶えず一方より水素、ヘリウムを導入し他
方よりロータリーポンプ等により真空引きを連続
的に行つた。 水素の添加は抵抗加熱炉により基板を300〜500
℃に加熱し、その後誘導炉を電圧励起させた。電
流励起をさせる場合は、基板での金属壁または金
属質の部分のみが局部的に加熱されてしまい、好
ましくなかつた。このため、反応炉気体の活性化
は電圧励起とした。さらに温度が300℃以上であ
ると水素原子は自由にこの固体中に侵入型原子
（インターステイシアルアトム）のため動きまわ
ることができる。このため十分な平衡状態の濃度
にまでこれらの原子を半導体中に添加できた。 この後この温度を室温にまで下げた。この間も
反応炉気体の励起を続けていた。即ち、加熱＋励
起を５〜60分特に30分続け、その後室温での励起
を５〜60分特に15分行つた。加熱温度はアルミニ
ユーム等の比較的低い温度で合金化または溶融す
る材料がある場合は、500℃が上限であつた。そ
の為半導体装置が完成した後に水素添加を行うに
は500℃以下にしなければならなかつた。それ以
外の場合はそれ以上の温度（600〜1000℃）で処
理してもよいが、しかし一つの大切なことは水素
は300〜500℃の温度領域より高温側で半導体中の
原子との結合をはずしH2として外に遊離されや
すくなる、結果、水素は膜中に添加されなくな
る。このため、高温における誘導キユーリングを
行つた場合、処理温度を室温にまで下げても誘導
キユーリングのための電気エネルギを加え続ける
必要がある。さらに反応容器内の圧力はグロー放
電その他の高周波誘導励起または誘導キユーリン
グが可能な範囲で高い方が好ましい。 すなわち、水素雰囲気下において、基板処理温
度が高い程、水素は膜中を移動し易く、結果とし
て水素は添加されやすく、かつ膜外へ脱離し易い
逆に基板処理温度が低い程、水素は膜中を移動し
にくく、結果として水素は添加されにくく、かつ
膜外へ脱離しにくい。そのため水素添加処理は使
用する材料が溶解しない程度の高温で水素を添加
し、水素雰囲気下で基板温度を早く下げ反応管よ
り基板を取り出すことが好ましい。 この周波数はマイクロ波であつてもよい。特に
周波数が50〜1000MHzであつた場合は反応管内の
圧力が常圧であつてもその効果は著しくあり、好
ましかつた。その場合、反応管は導波管とすると
好ましい。TEMモードを作る時、導波管の大き
さは必然的に決められてしまうため、電子レンジ
のようにマイクロ波をキユーリング用オーブン内
に輻射して実施すると好ましい。誘導キユーリン
グを行つている際、反応管の圧力を昇圧または降
圧してもよい。 高温状態では外気と半導体中の気相−固相での
平衡状態が大きく、半導体中に多量に添加材を添
加できる。このため高温にした状態で誘導キユー
リングを行いながら急冷すると高温状態より徐冷
して処理を終了することに比べて効果が大きかつ
た。例えば500℃より室温に急冷すると、徐冷に
比べて３〜10倍の濃度に添加できた。反応性気体
は水素のみまたはヘリウムを若干添加したもので
もよい。 しかし水素は不対結合手と結合するがヘリウム
は中途半端な不対結合手を叩いて互いの結合を促
進するため、実際には最初ヘリウムで励起し、そ
の後水素で行うのが好ましい。即ち、Heでのキ
ユーリング５〜15分、0.1〜100mmHg特に10mmHg
で行い、その後、５〜15分、0.01〜10mmHg特に
0.1mmHgで水素中でのキユーリングを行つた。ま
た、実用的には水素100％または水素中に５〜30
％ヘリウムまたはネオンを混入させて励起ガスと
した。 本発明を第１図のような半導体装置に実施した
が、かかる励起ガスの添加量の検定は半導体にか
かる気体を混入しその基板を真空中で加熱し、か
かる気体を放出させてその量を定量化するいわゆ
るガスクロマトグラフまたはオージエの分光法に
より定量化した。その場合、励起ガスは0.1モル
％特に１〜20モル％添加されていることが判明し
た。もちろん20モル％以上を加えることはさらに
好ましい。しかし一般には飽和傾向が見られた。 以下の本発明の実施例においてもこれまで記載
したと同様の方法によつて誘導キユーリングを行
つた。 第１図ＢはSOS（シリコン−オン−サフアイア）
の実施例である。アルミナ、サフアイア、スピネ
ル等の基板１上の半導体を0.02〜2μｍの厚さにエ
ピタキシアル成長せしめ、さらにソース５、ドレ
イン６、埋置したフイールド絶縁物３、半導体ダ
イレクトコンタクト７、セルフアラインゲイト電
極３１、ゲイト絶縁膜１２、CVD SiO2膜１０の
実施例である。この場合、基板のアルミナ成分と
半導体とが９の部分で接合し、非単結晶状態を呈
してしまう。このため、ソース、ドレインの形成
が異常拡散を起こしてしまつた。このため、この
半導体膜はその厚さを0.01〜0.3μｍの厚さに作る
ことがたとえできても、実用上は役立たなかつ
た。しかし本発明のように0.01〜0.5μｍの厚さで
あつても、これらの半導体デバイスを完成または
ほとんど完成させた後励起処理を行うならば、こ
の不完全層９はその再結合中心が1/100〜1/10000
とその密度が減少し、これまで知られている単結
晶と同様に取り扱うことができるようになつた。
この励起処理は半導体基板（チヤネル領域）とゲ
イト絶縁膜との間に存在する界面準位またはゲイ
ト絶縁膜中に存在する不対結合手を中和する効果
が著しくあり、MIS−FETの作製法の向上にき
わめて好ましい方法であつた。 第２図は本発明の実施例である。 この第２図は、一つのMIS−FETの上側また
は上方面に対して第２のMIS−FETを設け、こ
れまでより２〜４倍の高密度の集積回路（LSI、
VLSI）を製造しようとしたものである。 以下に図面に従つて説明する。 第２図Ａは半導体基板１上に酸化珪素のような
絶縁膜２を0.1〜2μの厚さで形成した。この場合、
基板は半導体である必要は必ずしもない。その後
の熱処理実用上の熱伝導、加工等の条件を満たせ
ば絶縁物であつてもよい。ここでは多結晶シリコ
ンを用いた。絶縁膜２は基板１を酸化して形成し
た。 さらにこの上面に減圧CVD法を用いて半導体
シリコン膜を0.1〜2μの厚さで形成した。Ｐ型で
その不純物濃度は1018〜1016cm-3であつて、この
半導体膜を窒化珪素、酸化珪素の二重膜をマスク
とした選択酸化法によりフイールド絶縁物３を半
導体層に埋置して形成した。この際このフイール
ド絶縁物３と半導体層とは概略同一平面になるよ
うにフイールド膜をエツチしてもよく、また酸化
前に半導体層の一部を除去しておいてもよい。 さらにゲイト絶縁膜１２を100〜1000Åの厚さ
に形成した。このゲイト絶縁膜は半導体層の酸化
による熱酸化膜であつても、また酸化物とリンガ
ラス、アルミナ、窒化珪素との二重構造であつて
も、またこのゲイト絶縁物中にクラスタまたは膜
を半導体または金属で形成する不揮発性メモリと
してもよい。この後この上面に第２の半導体層を
0.1〜2μの厚さに形成し、選択的に除去した。こ
の図面では第２の半導体層におけるひとつはゲイ
ト電極１１として用いた。他の応用は上方面上に
第２のMIS−FETのソース２５、ドレイン２４、
チヤネル領域２９として設けた。ゲイト電極１１
をマスクとして、第１のMIS−FETのソース５、
ドレイン６をイオン注入法により形成した。もち
ろん熱拡散法を用いてもよい。さらに図面より明
らかなようにゲイト電極１１は明示されていない
フイールド絶縁物３上を経て第２のMIS−FET
のソース２５に連結されている。 第２のMIS−FETは、第３の半導体層２１を
形成して後、ゲイト電極２１とその下のゲイト絶
縁物２２とによりイオン注入法または熱拡散法を
利用してソース、ドレインを拡散し作製した。こ
の図面は第１のMIS−FETの上方面即ち斜め上
方に第２のMIS−FETを設けたものである。し
かしこのMIS−FETの配置、大きさおよびそれ
ぞれの配線は設計の自由考に従つてなされるもの
である。 さらに第２図Ｂに示すような抵抗、キヤパシタ
を同時に同一基板に作り、また保護ダイオード等
のダイオードを作つてもよい。 第２図Ｂは単結晶半導体基板１に対し選択酸化
によりフイールド絶縁物３を0.5〜2μの厚さに形
成している。加えて半導体等のゲイト電極１１，
１１′を設け、ソース４、ドレイン３１及びソー
ス３１、ドレイン５を1019〜1021cm-3の濃度にボ
ロンまたはリンを混入させてＰチヤネルまたはＮ
チヤネルMIS−FETを形成させたものである。
不純物領域３１は一方のMIS−FET（図面左側）
のドレインであり他方のMIS−FET（図面右側）
のソースとして作用させたインバータの実施例で
ある。 さらにこの上面にオーバーコート用絶縁膜１０
を0.5〜2μの厚さに形成して、この上面が平坦面
であると、この上側に作る第３のMIS−FETに
対し微細加工が可能である。この後、この上面に
非単結晶半導体を0.2〜2μの厚さに形成した。こ
の不純物濃度は1014〜1016cm-3でＰ型とし、チヤ
ネル領域２９が動作状態で十分チヤネルとして働
くことを条件とさせた。さらにフオトマスクによ
り非単結晶の抵抗３７をこの第３のMIS−FET
のソースに連結し、リード３８につなげた。ドレ
イン２４はキヤパシタの下側電極３４に連結し
た。この上面の絶縁膜はキヤパシタの誘電体３３
でもあり、かつ第３のMIS−FETのゲイト絶縁
物２２である。この上面にゲイト電極２１および
キヤパシタの上側電極３６を形成した。 第３のMIS−FETのチヤネル形成領域２９の
基板電極は、基板バイヤスが印加されるように第
１のMIS−FETのゲイト電極１１に連結されて
おり、ゲイト電極１１は実質的にふたつのMIS−
FETのチヤネル状態を制御できるようにしてあ
る。 もちろん、このチヤネル領域２９とゲイト電極
１１との間にゲイト絶縁物が形成されるならば、
第３のMIS−FETは下側と上側にゲイト電極を
有するダブルゲイトMIS−FETとなる。もちろ
ん上側のゲイト電極を除去して下側のゲイト電極
１１により下側の第１のMIS−FET及び上側の
第３のMIS−FETとを同時制御してもよい。即
ち、ひとつのゲイトでふたつのMIS−FETを制
御したり、またふたつのゲイトでひとつのMIS−
FETを制御したすることが本発明の特徴である。
加えて、同一基板にリードのみではなく、MIS−
FETのようなアクテイブエレメントまたは抵抗、
キヤパシタさらにダイオードを設けることもでき
る。加えてこれら複数のエレメントを集積化する
ならば、第１図に示した一層のみのエレメントの
形成に対し、その２〜10倍の密度とすることが可
能である。 本発明はもちろんこのＡ，Ｂにおいてすでに第
１図の説明の詳記したように“誘導キユア”をこ
れらのデバイスを完成させたり、または大部分完
成させた後行うことにより非単結晶半導体での再
結合中心を除去することのみならず、多結晶また
はアモルフアス構造の半導体または半導体と絶縁
物体との界面に存在する界面準位密度を水素等に
より低下できることにより改めて可能となるもの
である。 以上の説明において、これら第１図、第２図の
半導体装置がキユアされた後窒化珪素をプラズマ
法で形成しオーバーコート４０することが好まし
い。なぜなら窒化珪素は水素等の原子に対しても
マスク作用を有するため、一度半導体装置内に添
加された水素等を封じて外にださないようにする
効果があるからである。そのため外部よりのナト
リウム等の汚染防止に加えて信頼性向上の効果が
著しい。 本発明の実施例においては、半導体材料として
はシリコン半導体を中心として説明した。しかし
これはゲルマニユーム等であつても同様であり、
GaP、GaAs、GaAlAs、SiC、BP等の化合物半
導体であつても同様である。 加えて、半導体装置は単にMIS−FETに限定
されることなく、それらを集積化したIC、LSIで
あつても同様であり、すべての半導体装置に対し
て有効である。
た状態で温度を下げて反応管より取り出した場合
の結果である。 水素気体の化学的励起は以下の方法に従つた。
即ち横型の直径５〜20cm特に15cm（高さ２ｍ）の
石英管に対しその外側に高周波誘導炉をリング状
に水冷を可能とした銅管をスパイラル状に巻くこ
とにより実施した。使用した高周波の周波数は１
〜20MHzとした。さらにこの外側に抵抗加熱炉を
この誘導炉の電磁波に対し直角になるように発熱
体を配置して行つた。この反応管の中に、第１図
Ａの半導体装置を形成した基板例えばシリコン基
板（直径10cm）を５〜50枚ボートに林立させ得る
形で装填した。さらにこれを10-3mmHgの圧力に
まで減圧した。その後水素を導入し、常圧付近に
までもどした。さらに今一度10-2〜10-3mmHgに
まで真空にし、その後10-1〜10mmHgとした。反
応系は絶えず一方より水素、ヘリウムを導入し他
方よりロータリーポンプ等により真空引きを連続
的に行つた。 水素の添加は抵抗加熱炉により基板を300〜500
℃に加熱し、その後誘導炉を電圧励起させた。電
流励起をさせる場合は、基板での金属壁または金
属質の部分のみが局部的に加熱されてしまい、好
ましくなかつた。このため、反応炉気体の活性化
は電圧励起とした。さらに温度が300℃以上であ
ると水素原子は自由にこの固体中に侵入型原子
（インターステイシアルアトム）のため動きまわ
ることができる。このため十分な平衡状態の濃度
にまでこれらの原子を半導体中に添加できた。 この後この温度を室温にまで下げた。この間も
反応炉気体の励起を続けていた。即ち、加熱＋励
起を５〜60分特に30分続け、その後室温での励起
を５〜60分特に15分行つた。加熱温度はアルミニ
ユーム等の比較的低い温度で合金化または溶融す
る材料がある場合は、500℃が上限であつた。そ
の為半導体装置が完成した後に水素添加を行うに
は500℃以下にしなければならなかつた。それ以
外の場合はそれ以上の温度（600〜1000℃）で処
理してもよいが、しかし一つの大切なことは水素
は300〜500℃の温度領域より高温側で半導体中の
原子との結合をはずしH2として外に遊離されや
すくなる、結果、水素は膜中に添加されなくな
る。このため、高温における誘導キユーリングを
行つた場合、処理温度を室温にまで下げても誘導
キユーリングのための電気エネルギを加え続ける
必要がある。さらに反応容器内の圧力はグロー放
電その他の高周波誘導励起または誘導キユーリン
グが可能な範囲で高い方が好ましい。 すなわち、水素雰囲気下において、基板処理温
度が高い程、水素は膜中を移動し易く、結果とし
て水素は添加されやすく、かつ膜外へ脱離し易い
逆に基板処理温度が低い程、水素は膜中を移動し
にくく、結果として水素は添加されにくく、かつ
膜外へ脱離しにくい。そのため水素添加処理は使
用する材料が溶解しない程度の高温で水素を添加
し、水素雰囲気下で基板温度を早く下げ反応管よ
り基板を取り出すことが好ましい。 この周波数はマイクロ波であつてもよい。特に
周波数が50〜1000MHzであつた場合は反応管内の
圧力が常圧であつてもその効果は著しくあり、好
ましかつた。その場合、反応管は導波管とすると
好ましい。TEMモードを作る時、導波管の大き
さは必然的に決められてしまうため、電子レンジ
のようにマイクロ波をキユーリング用オーブン内
に輻射して実施すると好ましい。誘導キユーリン
グを行つている際、反応管の圧力を昇圧または降
圧してもよい。 高温状態では外気と半導体中の気相−固相での
平衡状態が大きく、半導体中に多量に添加材を添
加できる。このため高温にした状態で誘導キユー
リングを行いながら急冷すると高温状態より徐冷
して処理を終了することに比べて効果が大きかつ
た。例えば500℃より室温に急冷すると、徐冷に
比べて３〜10倍の濃度に添加できた。反応性気体
は水素のみまたはヘリウムを若干添加したもので
もよい。 しかし水素は不対結合手と結合するがヘリウム
は中途半端な不対結合手を叩いて互いの結合を促
進するため、実際には最初ヘリウムで励起し、そ
の後水素で行うのが好ましい。即ち、Heでのキ
ユーリング５〜15分、0.1〜100mmHg特に10mmHg
で行い、その後、５〜15分、0.01〜10mmHg特に
0.1mmHgで水素中でのキユーリングを行つた。ま
た、実用的には水素100％または水素中に５〜30
％ヘリウムまたはネオンを混入させて励起ガスと
した。 本発明を第１図のような半導体装置に実施した
が、かかる励起ガスの添加量の検定は半導体にか
かる気体を混入しその基板を真空中で加熱し、か
かる気体を放出させてその量を定量化するいわゆ
るガスクロマトグラフまたはオージエの分光法に
より定量化した。その場合、励起ガスは0.1モル
％特に１〜20モル％添加されていることが判明し
た。もちろん20モル％以上を加えることはさらに
好ましい。しかし一般には飽和傾向が見られた。 以下の本発明の実施例においてもこれまで記載
したと同様の方法によつて誘導キユーリングを行
つた。 第１図ＢはSOS（シリコン−オン−サフアイア）
の実施例である。アルミナ、サフアイア、スピネ
ル等の基板１上の半導体を0.02〜2μｍの厚さにエ
ピタキシアル成長せしめ、さらにソース５、ドレ
イン６、埋置したフイールド絶縁物３、半導体ダ
イレクトコンタクト７、セルフアラインゲイト電
極３１、ゲイト絶縁膜１２、CVD SiO2膜１０の
実施例である。この場合、基板のアルミナ成分と
半導体とが９の部分で接合し、非単結晶状態を呈
してしまう。このため、ソース、ドレインの形成
が異常拡散を起こしてしまつた。このため、この
半導体膜はその厚さを0.01〜0.3μｍの厚さに作る
ことがたとえできても、実用上は役立たなかつ
た。しかし本発明のように0.01〜0.5μｍの厚さで
あつても、これらの半導体デバイスを完成または
ほとんど完成させた後励起処理を行うならば、こ
の不完全層９はその再結合中心が1/100〜1/10000
とその密度が減少し、これまで知られている単結
晶と同様に取り扱うことができるようになつた。
この励起処理は半導体基板（チヤネル領域）とゲ
イト絶縁膜との間に存在する界面準位またはゲイ
ト絶縁膜中に存在する不対結合手を中和する効果
が著しくあり、MIS−FETの作製法の向上にき
わめて好ましい方法であつた。 第２図は本発明の実施例である。 この第２図は、一つのMIS−FETの上側また
は上方面に対して第２のMIS−FETを設け、こ
れまでより２〜４倍の高密度の集積回路（LSI、
VLSI）を製造しようとしたものである。 以下に図面に従つて説明する。 第２図Ａは半導体基板１上に酸化珪素のような
絶縁膜２を0.1〜2μの厚さで形成した。この場合、
基板は半導体である必要は必ずしもない。その後
の熱処理実用上の熱伝導、加工等の条件を満たせ
ば絶縁物であつてもよい。ここでは多結晶シリコ
ンを用いた。絶縁膜２は基板１を酸化して形成し
た。 さらにこの上面に減圧CVD法を用いて半導体
シリコン膜を0.1〜2μの厚さで形成した。Ｐ型で
その不純物濃度は1018〜1016cm-3であつて、この
半導体膜を窒化珪素、酸化珪素の二重膜をマスク
とした選択酸化法によりフイールド絶縁物３を半
導体層に埋置して形成した。この際このフイール
ド絶縁物３と半導体層とは概略同一平面になるよ
うにフイールド膜をエツチしてもよく、また酸化
前に半導体層の一部を除去しておいてもよい。 さらにゲイト絶縁膜１２を100〜1000Åの厚さ
に形成した。このゲイト絶縁膜は半導体層の酸化
による熱酸化膜であつても、また酸化物とリンガ
ラス、アルミナ、窒化珪素との二重構造であつて
も、またこのゲイト絶縁物中にクラスタまたは膜
を半導体または金属で形成する不揮発性メモリと
してもよい。この後この上面に第２の半導体層を
0.1〜2μの厚さに形成し、選択的に除去した。こ
の図面では第２の半導体層におけるひとつはゲイ
ト電極１１として用いた。他の応用は上方面上に
第２のMIS−FETのソース２５、ドレイン２４、
チヤネル領域２９として設けた。ゲイト電極１１
をマスクとして、第１のMIS−FETのソース５、
ドレイン６をイオン注入法により形成した。もち
ろん熱拡散法を用いてもよい。さらに図面より明
らかなようにゲイト電極１１は明示されていない
フイールド絶縁物３上を経て第２のMIS−FET
のソース２５に連結されている。 第２のMIS−FETは、第３の半導体層２１を
形成して後、ゲイト電極２１とその下のゲイト絶
縁物２２とによりイオン注入法または熱拡散法を
利用してソース、ドレインを拡散し作製した。こ
の図面は第１のMIS−FETの上方面即ち斜め上
方に第２のMIS−FETを設けたものである。し
かしこのMIS−FETの配置、大きさおよびそれ
ぞれの配線は設計の自由考に従つてなされるもの
である。 さらに第２図Ｂに示すような抵抗、キヤパシタ
を同時に同一基板に作り、また保護ダイオード等
のダイオードを作つてもよい。 第２図Ｂは単結晶半導体基板１に対し選択酸化
によりフイールド絶縁物３を0.5〜2μの厚さに形
成している。加えて半導体等のゲイト電極１１，
１１′を設け、ソース４、ドレイン３１及びソー
ス３１、ドレイン５を1019〜1021cm-3の濃度にボ
ロンまたはリンを混入させてＰチヤネルまたはＮ
チヤネルMIS−FETを形成させたものである。
不純物領域３１は一方のMIS−FET（図面左側）
のドレインであり他方のMIS−FET（図面右側）
のソースとして作用させたインバータの実施例で
ある。 さらにこの上面にオーバーコート用絶縁膜１０
を0.5〜2μの厚さに形成して、この上面が平坦面
であると、この上側に作る第３のMIS−FETに
対し微細加工が可能である。この後、この上面に
非単結晶半導体を0.2〜2μの厚さに形成した。こ
の不純物濃度は1014〜1016cm-3でＰ型とし、チヤ
ネル領域２９が動作状態で十分チヤネルとして働
くことを条件とさせた。さらにフオトマスクによ
り非単結晶の抵抗３７をこの第３のMIS−FET
のソースに連結し、リード３８につなげた。ドレ
イン２４はキヤパシタの下側電極３４に連結し
た。この上面の絶縁膜はキヤパシタの誘電体３３
でもあり、かつ第３のMIS−FETのゲイト絶縁
物２２である。この上面にゲイト電極２１および
キヤパシタの上側電極３６を形成した。 第３のMIS−FETのチヤネル形成領域２９の
基板電極は、基板バイヤスが印加されるように第
１のMIS−FETのゲイト電極１１に連結されて
おり、ゲイト電極１１は実質的にふたつのMIS−
FETのチヤネル状態を制御できるようにしてあ
る。 もちろん、このチヤネル領域２９とゲイト電極
１１との間にゲイト絶縁物が形成されるならば、
第３のMIS−FETは下側と上側にゲイト電極を
有するダブルゲイトMIS−FETとなる。もちろ
ん上側のゲイト電極を除去して下側のゲイト電極
１１により下側の第１のMIS−FET及び上側の
第３のMIS−FETとを同時制御してもよい。即
ち、ひとつのゲイトでふたつのMIS−FETを制
御したり、またふたつのゲイトでひとつのMIS−
FETを制御したすることが本発明の特徴である。
加えて、同一基板にリードのみではなく、MIS−
FETのようなアクテイブエレメントまたは抵抗、
キヤパシタさらにダイオードを設けることもでき
る。加えてこれら複数のエレメントを集積化する
ならば、第１図に示した一層のみのエレメントの
形成に対し、その２〜10倍の密度とすることが可
能である。 本発明はもちろんこのＡ，Ｂにおいてすでに第
１図の説明の詳記したように“誘導キユア”をこ
れらのデバイスを完成させたり、または大部分完
成させた後行うことにより非単結晶半導体での再
結合中心を除去することのみならず、多結晶また
はアモルフアス構造の半導体または半導体と絶縁
物体との界面に存在する界面準位密度を水素等に
より低下できることにより改めて可能となるもの
である。 以上の説明において、これら第１図、第２図の
半導体装置がキユアされた後窒化珪素をプラズマ
法で形成しオーバーコート４０することが好まし
い。なぜなら窒化珪素は水素等の原子に対しても
マスク作用を有するため、一度半導体装置内に添
加された水素等を封じて外にださないようにする
効果があるからである。そのため外部よりのナト
リウム等の汚染防止に加えて信頼性向上の効果が
著しい。 本発明の実施例においては、半導体材料として
はシリコン半導体を中心として説明した。しかし
これはゲルマニユーム等であつても同様であり、
GaP、GaAs、GaAlAs、SiC、BP等の化合物半
導体であつても同様である。 加えて、半導体装置は単にMIS−FETに限定
されることなく、それらを集積化したIC、LSIで
あつても同様であり、すべての半導体装置に対し
て有効である。
第１図は本発明の実施例を示す縦断面図であ
る。第２図は本発明の他の実施例を示す縦断面図
である。
る。第２図は本発明の他の実施例を示す縦断面図
である。
Claims (1)
- １ 絶縁ゲイト型電界効果トランジスタのゲイト
絶縁物に隣接するチヤネル領域の少なくとも一部
が非単結晶半導体よりなる半導体装置において、
前記半導体装置を完成させた後または大部分完成
させた後に、水素が添加された雰囲気の中で500
℃以下の温度に保持した後急冷することにより、
前記チヤネル領域の半導体およびゲイト絶縁物の
不対結合手を中和するとともに、前記チヤネル領
域とゲイト絶縁物との界面に存在する界面準位密
度を低下させることを特徴とする半導体装置作製
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12402278A JPS5550664A (en) | 1978-10-07 | 1978-10-07 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12402278A JPS5550664A (en) | 1978-10-07 | 1978-10-07 | Semiconductor device and method of fabricating the same |
Related Child Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209746A Division JPH0644573B2 (ja) | 1985-09-20 | 1985-09-20 | 珪素半導体装置作製方法 |
| JP60209747A Division JPS61116874A (ja) | 1985-09-20 | 1985-09-20 | 絶縁ゲート型電界効果トランジスタの製造方法 |
| JP5346877A Division JPH07109896B2 (ja) | 1993-12-27 | 1993-12-27 | 薄膜半導体装置の作製方法 |
| JP5346878A Division JPH07109897B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体装置の作製方法 |
| JP5346876A Division JP2540724B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5550664A JPS5550664A (en) | 1980-04-12 |
| JPH0357613B2 true JPH0357613B2 (ja) | 1991-09-02 |
Family
ID=14875085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12402278A Granted JPS5550664A (en) | 1978-10-07 | 1978-10-07 | Semiconductor device and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5550664A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713777A (en) | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
| US6900463B1 (en) | 1980-06-30 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2622661B2 (ja) * | 1982-04-13 | 1997-06-18 | セイコーエプソン株式会社 | 液晶表示パネル |
| JP2844333B2 (ja) * | 1983-05-06 | 1999-01-06 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| JP2776820B2 (ja) * | 1988-01-27 | 1998-07-16 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH01212445A (ja) * | 1988-02-19 | 1989-08-25 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合界面電荷補償方法 |
| TW237562B (ja) | 1990-11-09 | 1995-01-01 | Semiconductor Energy Res Co Ltd | |
| KR950013784B1 (ko) * | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US6849872B1 (en) | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JP2814161B2 (ja) | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
| JPH0787250B2 (ja) * | 1992-09-21 | 1995-09-20 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JPH07109894B2 (ja) * | 1993-06-18 | 1995-11-22 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP2785173B2 (ja) * | 1994-04-19 | 1998-08-13 | 株式会社半導体エネルギー研究所 | Ｍｉｓ型半導体装置 |
| JP3499327B2 (ja) * | 1995-03-27 | 2004-02-23 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731306B2 (ja) * | 1973-09-12 | 1982-07-03 | ||
| JPS5055277A (ja) * | 1973-09-12 | 1975-05-15 | ||
| US3969274A (en) * | 1974-03-14 | 1976-07-13 | National Distillers And Chemical Corporation | Fixed bed catalyst |
-
1978
- 1978-10-07 JP JP12402278A patent/JPS5550664A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5550664A (en) | 1980-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245712B2 (ja) | ||
| JPH0357613B2 (ja) | ||
| KR100326694B1 (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| US20250066950A1 (en) | Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer | |
| JP4105353B2 (ja) | 半導体装置 | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| US6969885B2 (en) | Non-volatile semiconductor memory device with first and second nitride insulators | |
| JPWO1990013911A1 (ja) | 酸化膜の形成方法 | |
| GB1566072A (en) | Semiconductor device | |
| JP2978746B2 (ja) | 半導体装置の製造方法 | |
| US3547717A (en) | Radiation resistant semiconductive device | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6263475A (ja) | 半導体装置 | |
| JP2573137B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH0644573B2 (ja) | 珪素半導体装置作製方法 | |
| JP2540724B2 (ja) | 半導体装置の作製方法 | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JP2010093170A (ja) | 半導体装置の製造方法 | |
| JP2621327B2 (ja) | 半導体装置の製造方法 | |
| JPH07109894B2 (ja) | 半導体装置作製方法 | |
| JPS62216273A (ja) | 半導体装置 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS61116874A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPS62216272A (ja) | 半導体装置 |