JPH01212445A - ヘテロ接合界面電荷補償方法 - Google Patents
ヘテロ接合界面電荷補償方法Info
- Publication number
- JPH01212445A JPH01212445A JP3708488A JP3708488A JPH01212445A JP H01212445 A JPH01212445 A JP H01212445A JP 3708488 A JP3708488 A JP 3708488A JP 3708488 A JP3708488 A JP 3708488A JP H01212445 A JPH01212445 A JP H01212445A
- Authority
- JP
- Japan
- Prior art keywords
- heterojunction
- interface
- hydrogen
- crystal
- hydrogen atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はヘテロ接合半導体装置のヘテロ接合界面電荷を
補償する方法に関するものである。
補償する方法に関するものである。
半導体のヘテロ接合界面には相当量の界面準位が存在す
ることが知られている〔例えば、酒井、高橋、森泉訳、
「半導体ヘテロ接合」、点化出版〕。第１図はヘテロ接
合における界面準位を模式的に示したものである。界面
準位はこの図のように半導体の禁制帯内に位置し、この
ためヘテロ接、、合手導体装置の緒特性に数々の悪影響
を及ぼすことになる０例えば、ヘテロ接合トランジスタ
における界面電荷のためのしきい値電圧の変調や、界面
準位での電荷担体の発生・再結合によるもれ電流の増加
などがある。
ることが知られている〔例えば、酒井、高橋、森泉訳、
「半導体ヘテロ接合」、点化出版〕。第１図はヘテロ接
合における界面準位を模式的に示したものである。界面
準位はこの図のように半導体の禁制帯内に位置し、この
ためヘテロ接、、合手導体装置の緒特性に数々の悪影響
を及ぼすことになる０例えば、ヘテロ接合トランジスタ
における界面電荷のためのしきい値電圧の変調や、界面
準位での電荷担体の発生・再結合によるもれ電流の増加
などがある。
ヘテロ接合の界面準位には、界面での電気的ポテンシ、
ヤルの不調和に起因した、いわば真性界面準位と、不純
物の形成した界面準位が考えられる。
ヤルの不調和に起因した、いわば真性界面準位と、不純
物の形成した界面準位が考えられる。
不純物に起因した界面準位の除去はヘテロ接合結晶の成
長時に留意することである程度可能と考えられるが、真
性界面準位についてはほとんど不可能である。従って、
界面準位の低減化のためには、不純物の混入をできるだ
け抑えた結晶成長を行うことしか方策がとられていない
のが現状である。
長時に留意することである程度可能と考えられるが、真
性界面準位についてはほとんど不可能である。従って、
界面準位の低減化のためには、不純物の混入をできるだ
け抑えた結晶成長を行うことしか方策がとられていない
のが現状である。
本発明の目的は、ヘテロ接合半導体界面に存在する界面
電荷（界面準位）を補償することができる方法を提供す
ることにある。
電荷（界面準位）を補償することができる方法を提供す
ることにある。
本発明によれば、ヘテロ接合半導体のエピタキシャル層
を形成し、しかる後あるいは半導体装置として必要な工
程が終了した後、これらの試料を室温から５００℃の温
度範囲に保ちつつ水素あるいは重水素プラズマに晒すこ
とによってヘテロ接合エピタキシャル層の界面内にこれ
らの原子を導入することで、ヘテロ接合界面の界面電荷
の補償が達成される。
を形成し、しかる後あるいは半導体装置として必要な工
程が終了した後、これらの試料を室温から５００℃の温
度範囲に保ちつつ水素あるいは重水素プラズマに晒すこ
とによってヘテロ接合エピタキシャル層の界面内にこれ
らの原子を導入することで、ヘテロ接合界面の界面電荷
の補償が達成される。
先ず、本発明の原理について説明する。いま、負に帯電
したアクセプタ型の界面準位をｘ−１正の電荷を有する
正孔をｈ ＋、中性水素原子を！（’とすると、水素原
子をヘテロ接合界面に導入することで、 Ｘ−＋ｈ” ＋Ｈ’→（ＸＨ）’ の化学的な反応が起こる。即ちミヘテロ接合結晶に水素
原子を導入することにより界面準位と水素原子とが結合
し、結果として界面単位が中性化されることで界面電荷
の補、償が可能となるわけである。水素原子は試料温度
を室温から５００℃の温度範囲に保ちつつ水素プラズマ
に晒すことで拡散によってヘテロ接合結晶内へ導入され
ることになる。なお、第２図はこの拡散によって導入さ
れた水素原子が界面準位と結合し、界面電荷の補償が成
されていることを模式的に示したものである。
したアクセプタ型の界面準位をｘ−１正の電荷を有する
正孔をｈ ＋、中性水素原子を！（’とすると、水素原
子をヘテロ接合界面に導入することで、 Ｘ−＋ｈ” ＋Ｈ’→（ＸＨ）’ の化学的な反応が起こる。即ちミヘテロ接合結晶に水素
原子を導入することにより界面準位と水素原子とが結合
し、結果として界面単位が中性化されることで界面電荷
の補、償が可能となるわけである。水素原子は試料温度
を室温から５００℃の温度範囲に保ちつつ水素プラズマ
に晒すことで拡散によってヘテロ接合結晶内へ導入され
ることになる。なお、第２図はこの拡散によって導入さ
れた水素原子が界面準位と結合し、界面電荷の補償が成
されていることを模式的に示したものである。
水素原子の拡散深さは試料温度、試料中のキャリア濃度
およびプラズマ条件によって制御することが可能である
。本件出願人は、試料温度が高いほど水素が結晶深く拡
散することを確認している。
およびプラズマ条件によって制御することが可能である
。本件出願人は、試料温度が高いほど水素が結晶深く拡
散することを確認している。
しかし、５００℃以上の温度になると界面準位と水素原
子との結合の解離がみられ、かえって界面電荷の補償効
果が薄れることを確認している。また、試料中にキャリ
ア濃度が少ないほど水素の拡散深さが深くなることも確
認している。
子との結合の解離がみられ、かえって界面電荷の補償効
果が薄れることを確認している。また、試料中にキャリ
ア濃度が少ないほど水素の拡散深さが深くなることも確
認している。
水素原子の効果は界面電荷を補償するだけではなく、結
晶中の深い不純物準位や非発光再結合中、心など本中性
化し、従って結晶中の電荷担体の高移動度化などの高品
質化にも効果がある。第３図は、このことを示す図であ
り、ＧａＡｓ上に成長したＡｌｏ、ｓ Ｇａｏ、−ｒ
Ａｓ結晶のフォトルミネッセンスを測定したものである
。同図の（ａ）は水素を導入していない結晶の発光強度
、（ｂ）は水素プラズマの周波数１３．５６ＭＨｚ、圧
力０．６５Ｔ。
晶中の深い不純物準位や非発光再結合中、心など本中性
化し、従って結晶中の電荷担体の高移動度化などの高品
質化にも効果がある。第３図は、このことを示す図であ
り、ＧａＡｓ上に成長したＡｌｏ、ｓ Ｇａｏ、−ｒ
Ａｓ結晶のフォトルミネッセンスを測定したものである
。同図の（ａ）は水素を導入していない結晶の発光強度
、（ｂ）は水素プラズマの周波数１３．５６ＭＨｚ、圧
力０．６５Ｔ。
ｒｒ、プラズマ密度２ Ｗ／ ｃ ｍ” 、試料温度２
５０℃で３０分間プラズマに晒した後の試料の発光強度
である。図より明らかであるが、結晶が高品質であるこ
とを示すバンド端の発光（図中の矢印Ａ）が、水素原子
の導入によって飛躍的に強くなっていることがわかる。
５０℃で３０分間プラズマに晒した後の試料の発光強度
である。図より明らかであるが、結晶が高品質であるこ
とを示すバンド端の発光（図中の矢印Ａ）が、水素原子
の導入によって飛躍的に強くなっていることがわかる。
このように水素プラズマの効果は、結晶の発光強度を強
め、移動度を高めるなどの高品質化にも効果がある。ち
なみに、この条件での水素の拡散深さは２μｍ程度であ
った。
め、移動度を高めるなどの高品質化にも効果がある。ち
なみに、この条件での水素の拡散深さは２μｍ程度であ
った。
また、このような効果は水素プラズマだけではなく、重
水素プラズマにおいても確認している。
水素プラズマにおいても確認している。
第４図〜第８図は本発明をヘテロ接合電界効果トランジ
スタに実施した例である。第４図はＧｅ／ Ｇ ａ Ａ
ｓ ／ Ａ １１ Ｇ ａ Ａ ｓ 、第５図はＳｉ
／ＧａＡｓ／／１ＧａＡｓ、第６図はＣａｐ’、／Ｇａ
Ａｓ１第７図はＧ ａ Ａ ｓ ／ Ａ Ｉ Ｃ４ａ
Ａ ｓ ／ Ｉ ｎ Ｇ ａＡｓ、第８図はＧ ａ Ａ
ｓ ／ Ａ Ｉ Ｇ ａ Ａ ｓ ／ Ｉ ｎ Ｐの
ヘテロ接合半導体材料で構成されたトランジスタである
。これらトランジスタに共通して云える特徴は、しきい
値電圧がゲート材料であるヘテロ接合半導体の電子親和
力によって原理的に決まるため、膜厚変動や不純物濃度
などの影響を受けず、再現性、均一性が良いと考えられ
る点にある。しかし、現実のトランジスタは、先に述べ
たごとく、ヘテロ接合界面の界面準位による影響のため
その特徴が十分に活かされていない。そこで、本発明に
よれば、界面準位が水素原子の導入によって中性化され
るため、変動の少ないしきい値電圧が再現性よく得られ
ることになる。さらに都合のよいことには、第４図から
第８図の点点で示した領域が水素の導入された領域であ
るが、このように水素原子は低キヤリア濃度のノンドー
プ層にのみ選択的に導入され、高キャリア濃度のｎ゛層
にはあまり導入されない。従って、トランジスタ動作の
ための活性領域として重要なノンドープの半導体層に水
素原子が導入されることで、第３図の例のごとく、この
領域の高品質化が図れることになる。
スタに実施した例である。第４図はＧｅ／ Ｇ ａ Ａ
ｓ ／ Ａ １１ Ｇ ａ Ａ ｓ 、第５図はＳｉ
／ＧａＡｓ／／１ＧａＡｓ、第６図はＣａｐ’、／Ｇａ
Ａｓ１第７図はＧ ａ Ａ ｓ ／ Ａ Ｉ Ｃ４ａ
Ａ ｓ ／ Ｉ ｎ Ｇ ａＡｓ、第８図はＧ ａ Ａ
ｓ ／ Ａ Ｉ Ｇ ａ Ａ ｓ ／ Ｉ ｎ Ｐの
ヘテロ接合半導体材料で構成されたトランジスタである
。これらトランジスタに共通して云える特徴は、しきい
値電圧がゲート材料であるヘテロ接合半導体の電子親和
力によって原理的に決まるため、膜厚変動や不純物濃度
などの影響を受けず、再現性、均一性が良いと考えられ
る点にある。しかし、現実のトランジスタは、先に述べ
たごとく、ヘテロ接合界面の界面準位による影響のため
その特徴が十分に活かされていない。そこで、本発明に
よれば、界面準位が水素原子の導入によって中性化され
るため、変動の少ないしきい値電圧が再現性よく得られ
ることになる。さらに都合のよいことには、第４図から
第８図の点点で示した領域が水素の導入された領域であ
るが、このように水素原子は低キヤリア濃度のノンドー
プ層にのみ選択的に導入され、高キャリア濃度のｎ゛層
にはあまり導入されない。従って、トランジスタ動作の
ための活性領域として重要なノンドープの半導体層に水
素原子が導入されることで、第３図の例のごとく、この
領域の高品質化が図れることになる。
結晶が高品質であればあるほど、その結晶における電荷
担体の移動度が大きく、高速動作のトランジスタが可能
となるわけである。
担体の移動度が大きく、高速動作のトランジスタが可能
となるわけである。
第９図、第１０図は、本発明による他の実施例であり、
縦型構造ををするトランジスタに応用したものである。
縦型構造ををするトランジスタに応用したものである。
これらの例も、先の場合と同じく、ヘテロ接合界面での
界面準位の電荷補償が成されており、従ってソースから
の電子が界面で消失することなく効率的にドレインへ注
入され、またノンドープの活性領域も結晶の高品質化が
図れていることから高速の高性能動作が期待されること
になる。
界面準位の電荷補償が成されており、従ってソースから
の電子が界面で消失することなく効率的にドレインへ注
入され、またノンドープの活性領域も結晶の高品質化が
図れていることから高速の高性能動作が期待されること
になる。
以上、水素プラズマによる拡散によってヘテロ接合結晶
中へ水素原子を導入することで界面電荷の補償とトラン
ジスタの高性能化が可能となる。
中へ水素原子を導入することで界面電荷の補償とトラン
ジスタの高性能化が可能となる。
なお、水素化の処理はヘテロ接合半導体のエピタキシャ
ル層を形成し、半導体装置としての工程の途中あるいは
工程が終了した後やいずれでもよい。
ル層を形成し、半導体装置としての工程の途中あるいは
工程が終了した後やいずれでもよい。
ただし、工程の途中に導入する場合では、その後の工程
にイオン注入のアニールなど５００℃以上の温度を要す
る処理が含まれていないことが望ましい、なぜなら、試
料をこの温度以上に上昇させると界面準位、欠陥準位と
水素原子との解離が起こり、その効果が薄れるためであ
る。
にイオン注入のアニールなど５００℃以上の温度を要す
る処理が含まれていないことが望ましい、なぜなら、試
料をこの温度以上に上昇させると界面準位、欠陥準位と
水素原子との解離が起こり、その効果が薄れるためであ
る。
実施例では主に■−ｖ族ヘテロ接合結晶について述べた
が、本発明は勿論Ｓ ｉ／Ｓ ｉ Ｃ，Ｓ ｉ／ＳｉＮ
など他のヘテロ接合結晶への適用も可能である。また、
実施例での電子を電荷担体とする所謂ｎチャンネル型の
トランジスタについてだけではなく、正孔を電荷担体と
するｐチャンネル型のトランジスタについても可能であ
ることを付加えておく。
が、本発明は勿論Ｓ ｉ／Ｓ ｉ Ｃ，Ｓ ｉ／ＳｉＮ
など他のヘテロ接合結晶への適用も可能である。また、
実施例での電子を電荷担体とする所謂ｎチャンネル型の
トランジスタについてだけではなく、正孔を電荷担体と
するｐチャンネル型のトランジスタについても可能であ
ることを付加えておく。
以上説明したように、試料を室温から５００℃の範囲に
保ちつつプラズマ処理で水素原子を拡散することによっ
てヘテロ接合における界面電荷の補償が可能となり、し
きい値電圧の再現性、均一性で優れた集積化に有利なト
ランジスタが可能となった。また、水素原子の導入が結
晶の高品質化も同時に図るため、移動度の大きい高性能
トランジスタ、集積回路の実現も可能になった。
保ちつつプラズマ処理で水素原子を拡散することによっ
てヘテロ接合における界面電荷の補償が可能となり、し
きい値電圧の再現性、均一性で優れた集積化に有利なト
ランジスタが可能となった。また、水素原子の導入が結
晶の高品質化も同時に図るため、移動度の大きい高性能
トランジスタ、集積回路の実現も可能になった。
第１図はヘテロ接合結晶における界面準位を模式的に示
したものである。第２図は水素原子の導入によって界面
準位が電荷補償されている様子を模式的に示したもので
ある。第３図は水素原子の導入によってＡｆｆｉ、、３
Ｇａ、、、ｇ Ａｓ結晶が高品質化することをフォトル
ミネッセンススペクトルで示したものであり、（ａ）は
水素原子導入前、伽）は水素原子導入後のスペクトルで
ある。第４図〜第８図は本発明をヘテ・接合電界効果ト
ランジス１夕に、また第９図、第１０図は同じく縦型構
造のヘテロ接合トランジスタに適用したものであり、点
で示した領域が水素原子の導入された領域である。 特許出願人 日本電信鴬話株式会社 代理人 弁理士 玉 蟲 久土部 （外２名） ヘテロ接台結晶における界面単位と模式的に示しｌｚ図
日系 １ 図 電（ｌｆｆ補償とれている様子と模式的に示した図第２
図 波 長（ｎｍ） （（１）は水素原子導入前、（ｂ）は水素原子導入後の
スペクトル第 ３ 図 本発明とヘテロ積台電界効果トランジスタに連用した６
第４１！１ 本発明をヘテロ檀合電界効果トランジスタに適用した日
系５図 本発明とヘテロ撲合電界効果トランジスタに適用した間
第６図 本発明をヘテロ覆合電界効果トランジスタに適用した図
第 ７ 図 本発明をヘテロ接合電界効果トランジスタに適用した図
第８図
したものである。第２図は水素原子の導入によって界面
準位が電荷補償されている様子を模式的に示したもので
ある。第３図は水素原子の導入によってＡｆｆｉ、、３
Ｇａ、、、ｇ Ａｓ結晶が高品質化することをフォトル
ミネッセンススペクトルで示したものであり、（ａ）は
水素原子導入前、伽）は水素原子導入後のスペクトルで
ある。第４図〜第８図は本発明をヘテ・接合電界効果ト
ランジス１夕に、また第９図、第１０図は同じく縦型構
造のヘテロ接合トランジスタに適用したものであり、点
で示した領域が水素原子の導入された領域である。 特許出願人 日本電信鴬話株式会社 代理人 弁理士 玉 蟲 久土部 （外２名） ヘテロ接台結晶における界面単位と模式的に示しｌｚ図
日系 １ 図 電（ｌｆｆ補償とれている様子と模式的に示した図第２
図 波 長（ｎｍ） （（１）は水素原子導入前、（ｂ）は水素原子導入後の
スペクトル第 ３ 図 本発明とヘテロ積台電界効果トランジスタに連用した６
第４１！１ 本発明をヘテロ檀合電界効果トランジスタに適用した日
系５図 本発明とヘテロ撲合電界効果トランジスタに適用した間
第６図 本発明をヘテロ覆合電界効果トランジスタに適用した図
第 ７ 図 本発明をヘテロ接合電界効果トランジスタに適用した図
第８図
Claims (1)
- 【特許請求の範囲】 半導体ヘテロ接合の界面電荷補償方法において、半導
体ヘテロ接合、あるいは該ヘテロ接合を有する半導体装
置に対し、水素または重水素プラズマを施すことによつ
て、 上記半導体ヘテロ接合の界面内に前記水素または重水素
を添加せしめることを特徴とするヘテロ接合界面電荷補
償方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3708488A JPH01212445A (ja) | 1988-02-19 | 1988-02-19 | ヘテロ接合界面電荷補償方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3708488A JPH01212445A (ja) | 1988-02-19 | 1988-02-19 | ヘテロ接合界面電荷補償方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01212445A true JPH01212445A (ja) | 1989-08-25 |
Family
ID=12487684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3708488A Pending JPH01212445A (ja) | 1988-02-19 | 1988-02-19 | ヘテロ接合界面電荷補償方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01212445A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52132680A (en) * | 1976-04-29 | 1977-11-07 | Ibm | Method of restoring electric characteristics of semiconductor structure |
| JPS5550664A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS5712524A (en) * | 1980-06-26 | 1982-01-22 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1988
- 1988-02-19 JP JP3708488A patent/JPH01212445A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52132680A (en) * | 1976-04-29 | 1977-11-07 | Ibm | Method of restoring electric characteristics of semiconductor structure |
| JPS5550664A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS5712524A (en) * | 1980-06-26 | 1982-01-22 | Fujitsu Ltd | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6858488B2 (en) | CMOS performance enhancement using localized voids and extended defects | |
| Garcia et al. | High-quality CMOS in thin (100 nm) silicon on sapphire | |
| KR100268120B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| JPH01212445A (ja) | ヘテロ接合界面電荷補償方法 | |
| JPS62265717A (ja) | ガリウムひ素集積回路用基板の熱処理方法 | |
| Aigo et al. | High uniformity of threshold voltage for GaAs/AlGaAs high electron mobility transistors grown on a Si substrate | |
| JP2000100744A (ja) | ＧａＡｓを基体とする半導体基板上の酸化物層を含む製品の作製方法 | |
| US4010290A (en) | Method of fabricating an ensulated gate field-effect device | |
| JPH09148570A (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH02302043A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS6249628A (ja) | 半導体装置 | |
| JPH02208940A (ja) | 半導体装置の製造方法 | |
| JPS60150677A (ja) | 集積回路 | |
| JPS63147373A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS60140765A (ja) | 半導体装置の製造方法 | |
| JPH077152A (ja) | ガリウムアンチモナイド電界効果トランジスタ | |
| JPS6196740A (ja) | 半導体装置の製造方法 | |
| JPS60150676A (ja) | 集積回路 | |
| JPS5994815A (ja) | 半導体装置の製造方法 | |
| JPH0758700B2 (ja) | 熱処理法 | |
| JPH03171737A (ja) | 化合物半導体装置の製造方法 | |
| JPH02273943A (ja) | ヘテロ構造電界効果トランジスタの製造方法 | |
| JPS6318677A (ja) | ３−５族半導体装置 |