JPH0357647B2 - - Google Patents
Info
- Publication number
- JPH0357647B2 JPH0357647B2 JP59005513A JP551384A JPH0357647B2 JP H0357647 B2 JPH0357647 B2 JP H0357647B2 JP 59005513 A JP59005513 A JP 59005513A JP 551384 A JP551384 A JP 551384A JP H0357647 B2 JPH0357647 B2 JP H0357647B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- current
- sweep
- voltage
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、掃引発生器、特に、出力掃引信号の
傾斜を任意に制御可能なプログラマブル掃引発生
器に関する。
傾斜を任意に制御可能なプログラマブル掃引発生
器に関する。
掃引発生器は、オシロスコープを一例とする電
子計測器に広範囲に使用されており、予定のステ
ツプで正確な掃引信号（傾斜信号）を発生して測
定機器の時間軸を制御する。代表的なオシロスコ
ープの掃引発生器は、CRT（陰極線管）スクリー
ン１目盛り当たり10ナノ秒乃至５秒程度の広範囲
に亘り１−２−５ステツプで切換え選択される時
間軸掃引信号を発生する。
子計測器に広範囲に使用されており、予定のステ
ツプで正確な掃引信号（傾斜信号）を発生して測
定機器の時間軸を制御する。代表的なオシロスコ
ープの掃引発生器は、CRT（陰極線管）スクリー
ン１目盛り当たり10ナノ秒乃至５秒程度の広範囲
に亘り１−２−５ステツプで切換え選択される時
間軸掃引信号を発生する。
第５図に従来の掃引信号発生器の一例を示す。
同図に示すように、トランジスタQ1、複数のタ
イミング抵抗器R1，R2，……，Ro（以下RTとい
う）、切換スイツチS21，S22，……，S2o及び演算
増幅器OPを含む可変電流源、スイツチS11，S12，
……，S1nで切換え選択される複数のタイミング
コンデンサC1，C2，……，Cn（以下CTという）、
ゲートトランジスタQ2及び緩衝増幅器Ａより構
成されている。基準電圧VrefをOPの非反転入力
端に印加し、Q1のエミツタ電位を可変電流源の
出力電流、即ちQ1のコレクタ電流に無関係にVref
一定値に維持する。このQ1の出力電流は勿論選
択されたRTに依存し、一般にはタイミング電流
（以下ITという）と呼ばれ、Q2がオフの期間中に
選択されたCTを充電して、そのCTの両端に線形
の傾斜電圧を発生し、緩衝増幅器Ａを介して出力
端子から利用出来る。掃引速度は、ITに比例しCT
に反比例する。Q2はそのベースに正電圧を印加
することによりオン（導通）し、CTを放電して
傾斜信号の短い帰線期間を形成する。図示せずも
Ａはソースフオロア型電界効果トランジスタ入力
段とエミツタフオロア出力段とを含み、インピー
ダンス変換を行ない、ITの一部がバイアス電流と
なつて漏洩して生ずるタイミング誤差を最小にす
る。
同図に示すように、トランジスタQ1、複数のタ
イミング抵抗器R1，R2，……，Ro（以下RTとい
う）、切換スイツチS21，S22，……，S2o及び演算
増幅器OPを含む可変電流源、スイツチS11，S12，
……，S1nで切換え選択される複数のタイミング
コンデンサC1，C2，……，Cn（以下CTという）、
ゲートトランジスタQ2及び緩衝増幅器Ａより構
成されている。基準電圧VrefをOPの非反転入力
端に印加し、Q1のエミツタ電位を可変電流源の
出力電流、即ちQ1のコレクタ電流に無関係にVref
一定値に維持する。このQ1の出力電流は勿論選
択されたRTに依存し、一般にはタイミング電流
（以下ITという）と呼ばれ、Q2がオフの期間中に
選択されたCTを充電して、そのCTの両端に線形
の傾斜電圧を発生し、緩衝増幅器Ａを介して出力
端子から利用出来る。掃引速度は、ITに比例しCT
に反比例する。Q2はそのベースに正電圧を印加
することによりオン（導通）し、CTを放電して
傾斜信号の短い帰線期間を形成する。図示せずも
Ａはソースフオロア型電界効果トランジスタ入力
段とエミツタフオロア出力段とを含み、インピー
ダンス変換を行ない、ITの一部がバイアス電流と
なつて漏洩して生ずるタイミング誤差を最小にす
る。
この従来の掃引信号発生器の欠点の１つは、タ
イミングコンデンサCTと緩衝増幅器Ａとの間に
選択スイツチが接続されているので、この抵抗分
にタイミング電流ITが流れた際に好ましくない電
圧ステツプが生じることである。斯かる電圧ステ
ツプはITが大きくなると無視し得なくなる。更
に、CTの放電路が決まつているので、掃引信号
の帰線期間の傾斜を任意に制御することも出来な
い。
イミングコンデンサCTと緩衝増幅器Ａとの間に
選択スイツチが接続されているので、この抵抗分
にタイミング電流ITが流れた際に好ましくない電
圧ステツプが生じることである。斯かる電圧ステ
ツプはITが大きくなると無視し得なくなる。更
に、CTの放電路が決まつているので、掃引信号
の帰線期間の傾斜を任意に制御することも出来な
い。
従つて、本発明の目的は、マイクロ・プロセツ
サにより制御が可能で、電圧ステツプが重畳され
ない正確な掃引信号を発生し得る掃引発生器を提
供することである。
サにより制御が可能で、電圧ステツプが重畳され
ない正確な掃引信号を発生し得る掃引発生器を提
供することである。
本発明の他の目的は、掃引信号の傾斜を掃引期
間及び帰線期間の両方の期間において任意に制御
可能な掃引発生器を提供することである。
間及び帰線期間の両方の期間において任意に制御
可能な掃引発生器を提供することである。
本発明の掃引発生器は選択されたタイミング・
コンデンサに電流を充電して傾斜信号を発生する
タイミング電流源と、選択されたタイミング・コ
ンデンサを放電してリセツトするリセツト電流源
を有する。タイミング・コンデンサの電圧は各タ
イミング・コンデンサに専用の緩衝増幅器を介し
て出力される。タイミング・コンデンサの充放電
は制御手段により制御される。制御手段は掃引ゲ
ート信号のゲート期間中に、タイミング・コンデ
ンサをタイミング電流源に接続して充電する。そ
れ以外の期間中には、タイミング・コンデンサは
リセツト電流源に接続され、選択された電流で放
電される。
コンデンサに電流を充電して傾斜信号を発生する
タイミング電流源と、選択されたタイミング・コ
ンデンサを放電してリセツトするリセツト電流源
を有する。タイミング・コンデンサの電圧は各タ
イミング・コンデンサに専用の緩衝増幅器を介し
て出力される。タイミング・コンデンサの充放電
は制御手段により制御される。制御手段は掃引ゲ
ート信号のゲート期間中に、タイミング・コンデ
ンサをタイミング電流源に接続して充電する。そ
れ以外の期間中には、タイミング・コンデンサは
リセツト電流源に接続され、選択された電流で放
電される。
タイミング・コンデンサの充放電は、タイミン
グ電流源及びリセツト電流源の電流値で決まるの
で、選択可能であり、任意の掃引傾斜及び帰線傾
斜を有する掃引信号を発生し得る。両電流源の出
力電流は、マイクロ・プロセツサにより任意の電
流値に設定可能である。タイミング・コンデンサ
の電圧は、選択スイツチを介することなく出力さ
れるので、無用な電圧ステツプを生じることがな
い。
グ電流源及びリセツト電流源の電流値で決まるの
で、選択可能であり、任意の掃引傾斜及び帰線傾
斜を有する掃引信号を発生し得る。両電流源の出
力電流は、マイクロ・プロセツサにより任意の電
流値に設定可能である。タイミング・コンデンサ
の電圧は、選択スイツチを介することなく出力さ
れるので、無用な電圧ステツプを生じることがな
い。
第１図は本発明の好適実施例である掃引発生器
の簡略ブロツク図を示す。この掃引発生器は電子
スイツチング手段により複数のタイミング・コン
デンサCTから任意の１つのCTを選択して掃引信
号を発生する場合に好適である。制御端子５０に
は掃引ゲートパルスが印加され、掃引信号の発生
又は休止を制御する。この特定実施例にあつて
は、３個の独立したCT５４ａ，５４ｂ及び５４
ｃと夫々の制御回路を使用している。３個のリセ
ツト電流スイツチ及びデイスコネクト・ダイオー
ド５２ａ，５２ｂ及び５２ｃは制御端子５０に印
加した掃引ゲート信号と、スイツチ６４を介して
リセツト電流源６８からのリセツト電流IRと、掃
引開始レベル制御器５８からの出力信号とを受け
る。電流源６６からのITはスイツチ６０により選
択されてCT５４ａ，５４ｂ，５４ｃに供給され
る。各CT両端に現われる掃引電圧は夫々対応す
る独立した緩衝増幅器５６ａ乃至５６ｃとスイツ
チ６２とを介して出力端子７０に現われる。スイ
ツチ６０，６２，６４は相互に連結されており、
複数のCTのうちの任意の１つを選択する。出力
端子７０の出力電圧は比較器即ち掃引開始レベル
制御器５８の１入力端に印加して、その静止出力
レベルを他の入力端子に印加した掃引開始基準レ
ベルと比較する。この実施例では３個のCTを示
すが、それ以外の任意数のCTを用いてもよいこ
というまでもない。
の簡略ブロツク図を示す。この掃引発生器は電子
スイツチング手段により複数のタイミング・コン
デンサCTから任意の１つのCTを選択して掃引信
号を発生する場合に好適である。制御端子５０に
は掃引ゲートパルスが印加され、掃引信号の発生
又は休止を制御する。この特定実施例にあつて
は、３個の独立したCT５４ａ，５４ｂ及び５４
ｃと夫々の制御回路を使用している。３個のリセ
ツト電流スイツチ及びデイスコネクト・ダイオー
ド５２ａ，５２ｂ及び５２ｃは制御端子５０に印
加した掃引ゲート信号と、スイツチ６４を介して
リセツト電流源６８からのリセツト電流IRと、掃
引開始レベル制御器５８からの出力信号とを受け
る。電流源６６からのITはスイツチ６０により選
択されてCT５４ａ，５４ｂ，５４ｃに供給され
る。各CT両端に現われる掃引電圧は夫々対応す
る独立した緩衝増幅器５６ａ乃至５６ｃとスイツ
チ６２とを介して出力端子７０に現われる。スイ
ツチ６０，６２，６４は相互に連結されており、
複数のCTのうちの任意の１つを選択する。出力
端子７０の出力電圧は比較器即ち掃引開始レベル
制御器５８の１入力端に印加して、その静止出力
レベルを他の入力端子に印加した掃引開始基準レ
ベルと比較する。この実施例では３個のCTを示
すが、それ以外の任意数のCTを用いてもよいこ
というまでもない。
動作を説明すると、スイツチ６０，６２及び６
４がすべて上位値「ａ」に設定れれて第1CT５４
ａを選択していると仮定する。制御端子５０に印
加した掃引ゲート信号の掃引期間中、ITはCT５４
ａに流入せしめ、その両端に傾斜信号電圧を発生
する。この傾斜信号電圧は緩衝増幅器５６ａ及び
スイツチ６２を介して出力端子７０に現われる。
同様に、スイツチ６０，６２及び６４を中間位置
「ｂ」又は下位置「ｃ」に設定することにより、
第２又は第3CT５４ｂ又は５４ｃが選択される。
掃引期間が終了すると、対応するリセツト電流ス
イツチ及びデイスコネクト・ダイオード５２ａ−
５２ｃが駆動されて対応するCTを放電すること
により、傾斜信号の帰線部分を形成する。リセツ
ト電流IRはITより常に大きい。掃引開始レベル制
御器５８を用いて、選択されたCT５４と関連回
路５２，５６を含む閉回路を構成することによ
り、掃引信号開始レベルを一定レベルに維持す
る。
４がすべて上位値「ａ」に設定れれて第1CT５４
ａを選択していると仮定する。制御端子５０に印
加した掃引ゲート信号の掃引期間中、ITはCT５４
ａに流入せしめ、その両端に傾斜信号電圧を発生
する。この傾斜信号電圧は緩衝増幅器５６ａ及び
スイツチ６２を介して出力端子７０に現われる。
同様に、スイツチ６０，６２及び６４を中間位置
「ｂ」又は下位置「ｃ」に設定することにより、
第２又は第3CT５４ｂ又は５４ｃが選択される。
掃引期間が終了すると、対応するリセツト電流ス
イツチ及びデイスコネクト・ダイオード５２ａ−
５２ｃが駆動されて対応するCTを放電すること
により、傾斜信号の帰線部分を形成する。リセツ
ト電流IRはITより常に大きい。掃引開始レベル制
御器５８を用いて、選択されたCT５４と関連回
路５２，５６を含む閉回路を構成することによ
り、掃引信号開始レベルを一定レベルに維持す
る。
この特定の回路構成は、CTに直列接続される
スイツチの残留抵抗又はリアクタンスにより前述
した誤差即ち電圧ステツプを回避するのに特に重
要である。更に、CTにはオフ状態のスイツチの
ストレー容量が付加されない為に、タイミング誤
差が避けられるという特徴を有する。緩衝増幅器
５６は独立の緩衝増幅器と制御回路の使用によ
り、各CTの両端に直結することができる。前述
したとおり、各緩衝増幅器５６ａ〜５６ｃには
夫々の特性に応じて最適な構造のものを使用する
ことができる。
スイツチの残留抵抗又はリアクタンスにより前述
した誤差即ち電圧ステツプを回避するのに特に重
要である。更に、CTにはオフ状態のスイツチの
ストレー容量が付加されない為に、タイミング誤
差が避けられるという特徴を有する。緩衝増幅器
５６は独立の緩衝増幅器と制御回路の使用によ
り、各CTの両端に直結することができる。前述
したとおり、各緩衝増幅器５６ａ〜５６ｃには
夫々の特性に応じて最適な構造のものを使用する
ことができる。
第１図の積分器ブロツクは好適一実施例の回路
図を示す第２図を参照することによりよく理解で
きよう。リセツト電流スイツチ及びデイスコネク
ト・ダイオード回路５２は３個のエミツタ結合ト
ランジスタ対Q60−Q61，Q62−Q63，Q64−Q65と
３個のダイオードD1，D2及びD3とを有する。
Q60，Q62及びQ64のベースは制御端子５０に共通
接続され、Q61，Q63及びQ65のベースは適当なバ
イアス電圧源Vbiasに接続されている。各トラン
ジスタ対のエミツタ接続点にはリセツト電流源６
８が接続されている。Q60，Q62及びQ64のコレク
タは正電圧源に接続され、一方Q61，Q63及びQ65
のコレクタはCT５４ａ，５４ｂ及び５４ｃに接
続されている。３個のダイオードD1，D2及びD3
のアノードは掃引開始レベル制御器５８の出力に
共通接続され、各ダイオードのカソードは夫々
CT５４ａ，５４ｂ及び５４ｃに接続される。
図を示す第２図を参照することによりよく理解で
きよう。リセツト電流スイツチ及びデイスコネク
ト・ダイオード回路５２は３個のエミツタ結合ト
ランジスタ対Q60−Q61，Q62−Q63，Q64−Q65と
３個のダイオードD1，D2及びD3とを有する。
Q60，Q62及びQ64のベースは制御端子５０に共通
接続され、Q61，Q63及びQ65のベースは適当なバ
イアス電圧源Vbiasに接続されている。各トラン
ジスタ対のエミツタ接続点にはリセツト電流源６
８が接続されている。Q60，Q62及びQ64のコレク
タは正電圧源に接続され、一方Q61，Q63及びQ65
のコレクタはCT５４ａ，５４ｂ及び５４ｃに接
続されている。３個のダイオードD1，D2及びD3
のアノードは掃引開始レベル制御器５８の出力に
共通接続され、各ダイオードのカソードは夫々
CT５４ａ，５４ｂ及び５４ｃに接続される。
タイミング電流源６６は、スイツチングロジツ
ク回路６７の制御下で夫々の電流ステアリング
FETQ75，Q76又はQ77を介して選択的にCT５４
ａ，５４ｂ又は５４ｃに結合される。第２図には
図示せずも、同様のスイツチング素子と制御論理
回路がリセツト電流源６８内に含まれる。
ク回路６７の制御下で夫々の電流ステアリング
FETQ75，Q76又はQ77を介して選択的にCT５４
ａ，５４ｂ又は５４ｃに結合される。第２図には
図示せずも、同様のスイツチング素子と制御論理
回路がリセツト電流源６８内に含まれる。
緩衝増幅器５６は３個のFETQ70，Q71及び
Q72、電流源FETQ73、抵抗器R70，R71及びエミ
ツタフオロワ出力トランジスタQ74より成る。
FETQ70，Q71及びQ72のゲートは対応するCT５４
ａ，５４ｂ，５４ｃに結合している。FETQ70乃
至Q72のソースはR70の下端に接続し、その上端
はQ74のベースに接続している。Q74のエミツタ
は掃引開始レベル制御器５８に接続して線形傾斜
信号を発生する出力端子７０の掃引開始レベルを
定める。３個の緩衝増幅器は直結しているので、
第１図の実施例に示すスイツチ６２はこの特定実
施例においては不要である。
Q72、電流源FETQ73、抵抗器R70，R71及びエミ
ツタフオロワ出力トランジスタQ74より成る。
FETQ70，Q71及びQ72のゲートは対応するCT５４
ａ，５４ｂ，５４ｃに結合している。FETQ70乃
至Q72のソースはR70の下端に接続し、その上端
はQ74のベースに接続している。Q74のエミツタ
は掃引開始レベル制御器５８に接続して線形傾斜
信号を発生する出力端子７０の掃引開始レベルを
定める。３個の緩衝増幅器は直結しているので、
第１図の実施例に示すスイツチ６２はこの特定実
施例においては不要である。
動作を説明すると、第1CT５４ａを選択すると
仮定すると、論理制御回路６７はQ75のゲートの
みを低レベルとしてITの全電流をこの選択したCT
５４ａに流入せしめる。同様に、リセツト電流源
６８もリセツト電流IRを第１トランジスタ対Q60
−Q61のエミツタ接続点へ供給すべく制御され
る。上述のとおり、リセツト電流IRは常時ITより
大きい値に選定こされている。接続端子５０へ印
加した掃引制御信号の帰線、又は静止状態下で
は、Q60のベースはVbias以下であつて、Q61を導
通（オン）となす。Q75からのITとCT５４ａの放
電電流は共に帰線期間中にQ61を流れる。静止期
間中にCT５４ａは完全に放電して差電流IR−ITが
ダイオードD1を介して開始レベル制御器５８か
ら供給されて、閉回路を形成し、掃引開始レベル
即ち傾斜信号の開始レベルを掃引開始レベル制御
器５８に印加した基準レベル（例えば接地レベ
ル）と等しくなす。負帰還抵抗器R71は電流源と
して作用するQ73のドレイン電流を決定するのを
助ける。抵抗器R70はDCオフセツトを最適にする
為に使用する。
仮定すると、論理制御回路６７はQ75のゲートの
みを低レベルとしてITの全電流をこの選択したCT
５４ａに流入せしめる。同様に、リセツト電流源
６８もリセツト電流IRを第１トランジスタ対Q60
−Q61のエミツタ接続点へ供給すべく制御され
る。上述のとおり、リセツト電流IRは常時ITより
大きい値に選定こされている。接続端子５０へ印
加した掃引制御信号の帰線、又は静止状態下で
は、Q60のベースはVbias以下であつて、Q61を導
通（オン）となす。Q75からのITとCT５４ａの放
電電流は共に帰線期間中にQ61を流れる。静止期
間中にCT５４ａは完全に放電して差電流IR−ITが
ダイオードD1を介して開始レベル制御器５８か
ら供給されて、閉回路を形成し、掃引開始レベル
即ち傾斜信号の開始レベルを掃引開始レベル制御
器５８に印加した基準レベル（例えば接地レベ
ル）と等しくなす。負帰還抵抗器R71は電流源と
して作用するQ73のドレイン電流を決定するのを
助ける。抵抗器R70はDCオフセツトを最適にする
為に使用する。
線形の傾斜（掃引）電圧は制御端子５０に印加
した掃引ゲート電圧が高レベルとなるとき上述の
一定開始レベルから開始し、Q61をオフ、Q60を
オンとし、リセツト電流IRを正電源へ流す。そこ
で、選択されたCT５４ａをITにより、ITに正比例
しCTの容量に反比例する速度で充電する。CTに
傾斜信号電圧が現れると、ダイオードD1は自動
的に切離される。そして、Q70，R70，Q74を介し
て、その傾斜信号電圧を出力端子５０へ伝達す
る。図示せずも、リセツト回路を用いて、傾斜信
号電圧が予定レベルに達すると掃引ゲートパルス
をリセツトして、その傾斜信号の帰線部分を開始
する。制御端子５０に印加する掃引ゲート信号を
反復制御することにより上述の動作を反復するこ
ともできる。CT５４ａが選択されているときは、
論理回路又はその他の手段によりFETQ71及び
Q72のゲートを高電圧レベルに維持する。
した掃引ゲート電圧が高レベルとなるとき上述の
一定開始レベルから開始し、Q61をオフ、Q60を
オンとし、リセツト電流IRを正電源へ流す。そこ
で、選択されたCT５４ａをITにより、ITに正比例
しCTの容量に反比例する速度で充電する。CTに
傾斜信号電圧が現れると、ダイオードD1は自動
的に切離される。そして、Q70，R70，Q74を介し
て、その傾斜信号電圧を出力端子５０へ伝達す
る。図示せずも、リセツト回路を用いて、傾斜信
号電圧が予定レベルに達すると掃引ゲートパルス
をリセツトして、その傾斜信号の帰線部分を開始
する。制御端子５０に印加する掃引ゲート信号を
反復制御することにより上述の動作を反復するこ
ともできる。CT５４ａが選択されているときは、
論理回路又はその他の手段によりFETQ71及び
Q72のゲートを高電圧レベルに維持する。
他のCT５４ｂ又は５４ｃも同様にして選択し
て異なる掃引速度又は異なる傾斜の傾斜信号を発
生することができる。Q76と第２エミツタ結合ト
ランジスタ対Q62−Q63を付勢すると第2CT５４ｂ
が選択でき、Q71とD2が、この場合には閉回路の
一部を構成する。同様にして、Q77と第３トラン
ジスタ対Q64−Q65を付勢して第3CT５４ｃが選択
でき、Q72とD3が閉回路の一部を構成する。この
ようにして、単一ITを使用するのみで広範囲の掃
引信号が発生できる。
て異なる掃引速度又は異なる傾斜の傾斜信号を発
生することができる。Q76と第２エミツタ結合ト
ランジスタ対Q62−Q63を付勢すると第2CT５４ｂ
が選択でき、Q71とD2が、この場合には閉回路の
一部を構成する。同様にして、Q77と第３トラン
ジスタ対Q64−Q65を付勢して第3CT５４ｃが選択
でき、Q72とD3が閉回路の一部を構成する。この
ようにして、単一ITを使用するのみで広範囲の掃
引信号が発生できる。
各CT及び電流ステアリングFETQ75乃至Q77に
対して独立したリセツト電流スイツチ及びデイス
コネクト・ダイオードの使用により、傾斜信号を
取出すCTに直列の選択スイツチが排除できた。
このことは傾斜信号に非直線歪を生じる電圧ステ
ツプ・スパイク等の発生を避ける為に大変有用で
ある。
対して独立したリセツト電流スイツチ及びデイス
コネクト・ダイオードの使用により、傾斜信号を
取出すCTに直列の選択スイツチが排除できた。
このことは傾斜信号に非直線歪を生じる電圧ステ
ツプ・スパイク等の発生を避ける為に大変有用で
ある。
この実施例では各CTに接続された緩衝増幅器
はいずれも同一構成であるか、高速掃引信号に対
してはより高速の緩衝増幅器を使用する等の異な
る緩衝増幅器を使用してもよいこと当然である。
その一例を第３図に示す。第1CT５４ａの容量が
最小であり最高掃引速度（傾斜）の傾斜信号を発
生する。FETでなく、ダーリントン接続のバイ
ポーラトランジスタQ78及びQ79をこの場合には
緩衝増幅器５６ａとして使用している。バイポー
ラトランジスタである為に極く僅かのベースバイ
アス電流によるITの漏洩があり得るが、高電流利
得βのトランジスタをダーリントン接続すること
により、ITを大きくすることにより、又はITに正
比例して電流源８０を制御することにより、ITの
漏洩による誤差を最小にすることができる。斯る
僅かの漏洩が仮えあつたとしても比較的低周波の
FETを使用するより、高周波（高速）動作をす
るバイポーラトランジスタを使用することによつ
て、時間遅れを排除することが特に高速掃引の場
合には重要である。尚、最近FETの特性改善も
著しいので、これらダーリントン接続トランジス
タの代りに極めて短チヤンネル且つ高fTのMOS
FETを使用してもよい。第３図より明らかな如
く、より低速掃引時に使用するCT５４ｂ，５４
ｃ用の緩衝増幅器としては第２図の実施例の場合
と同様にFETQ71，Q72，Q73とエミツタフオロ
ワ・トランジスタQ74を含む緩衝増幅器を使用し
ている。第３図の場合にも、複数の緩衝増幅器の
出力を出力端子７０に直結しているので、第１図
のスイツチ６２は不要であることに注目された
い。
はいずれも同一構成であるか、高速掃引信号に対
してはより高速の緩衝増幅器を使用する等の異な
る緩衝増幅器を使用してもよいこと当然である。
その一例を第３図に示す。第1CT５４ａの容量が
最小であり最高掃引速度（傾斜）の傾斜信号を発
生する。FETでなく、ダーリントン接続のバイ
ポーラトランジスタQ78及びQ79をこの場合には
緩衝増幅器５６ａとして使用している。バイポー
ラトランジスタである為に極く僅かのベースバイ
アス電流によるITの漏洩があり得るが、高電流利
得βのトランジスタをダーリントン接続すること
により、ITを大きくすることにより、又はITに正
比例して電流源８０を制御することにより、ITの
漏洩による誤差を最小にすることができる。斯る
僅かの漏洩が仮えあつたとしても比較的低周波の
FETを使用するより、高周波（高速）動作をす
るバイポーラトランジスタを使用することによつ
て、時間遅れを排除することが特に高速掃引の場
合には重要である。尚、最近FETの特性改善も
著しいので、これらダーリントン接続トランジス
タの代りに極めて短チヤンネル且つ高fTのMOS
FETを使用してもよい。第３図より明らかな如
く、より低速掃引時に使用するCT５４ｂ，５４
ｃ用の緩衝増幅器としては第２図の実施例の場合
と同様にFETQ71，Q72，Q73とエミツタフオロ
ワ・トランジスタQ74を含む緩衝増幅器を使用し
ている。第３図の場合にも、複数の緩衝増幅器の
出力を出力端子７０に直結しているので、第１図
のスイツチ６２は不要であることに注目された
い。
第４図には、本発明による掃引発生器の電流源
として使用するのに好適な電圧・電流変換型可変
電流源の一実施例の回路図を示す。電圧VRを発
生する制御電圧発生部は簡単の為に省略している
が、マイクロプロセツサ制御が可能な従来の可変
電圧発生器で良い。制御電圧VRは、緩衝増幅器
３６を介して入力抵抗器３７の一端に印加する。
入力抵抗器３７の他端をOA３８の非反転入力端
に印加する。OA３８はトランジスタQ10乃至
Q14、及び抵抗器R10乃至R13より成る。Q10とQ11
はエミツタ結合トランジスタ対を構成し、その判
定入力端であるQ11のベースを接地する。Q12と
Q13は電流ミラー回路を構成する。Q11のコレク
タはQ14のベースに接続し、エミツタフオロワ出
力トランジスタとなる。Q14のエミツタ出力は、
コレクタがベース接地トランジスタQ18を介して
OA３８の非反転入力端に帰還されているトラン
ジスタ３９のベースに印加される。R14とR15は
抵抗分圧器を構成して基準電圧をQ18のベースに
印加する。トランジスタ３９のエミツタは抵抗器
４０を介して負電圧源に接続する。
として使用するのに好適な電圧・電流変換型可変
電流源の一実施例の回路図を示す。電圧VRを発
生する制御電圧発生部は簡単の為に省略している
が、マイクロプロセツサ制御が可能な従来の可変
電圧発生器で良い。制御電圧VRは、緩衝増幅器
３６を介して入力抵抗器３７の一端に印加する。
入力抵抗器３７の他端をOA３８の非反転入力端
に印加する。OA３８はトランジスタQ10乃至
Q14、及び抵抗器R10乃至R13より成る。Q10とQ11
はエミツタ結合トランジスタ対を構成し、その判
定入力端であるQ11のベースを接地する。Q12と
Q13は電流ミラー回路を構成する。Q11のコレク
タはQ14のベースに接続し、エミツタフオロワ出
力トランジスタとなる。Q14のエミツタ出力は、
コレクタがベース接地トランジスタQ18を介して
OA３８の非反転入力端に帰還されているトラン
ジスタ３９のベースに印加される。R14とR15は
抵抗分圧器を構成して基準電圧をQ18のベースに
印加する。トランジスタ３９のエミツタは抵抗器
４０を介して負電圧源に接続する。
夫々プログラムしたエミツタ抵抗器４２ａ，…
…，４２ｎを含む複数の電流源トランジタ４１
ａ，……，４１ｎがトランジスタ３９に並列接続
されている。これらトランジスタ４１のコレクタ
にはスイツチング回路４６を接続して制御可能な
ITを出力端子４８から制御端子T1a，T1b，……，
Toa，Tobに印加した論理制御信号の制御下で積
分器へ供給する。トランジスタ４１ａのコレクタ
はエミツタ結合トランジスタ対Q23−Q24の共通
エミツタ接合に接続する。同様に、トランジスタ
４１ｎのコレクタはQ27−Q28の共通エミツタに
接続する。Q23，Q24，Q27，Q28のベース電圧励
振は、夫々トランジスタQ21，Q22，Q25，Q26に
より定まり、それらのベースは緩衝及び温度補償
用エミツタフオロワ・トランジスタQ20を介して
Q18のベースに接続されている。Q23，Q24，Q27，
Q28のベースには制御端子T1a，T1b，……，Toa，
Tobが接続されている。各エミツタ結合トランジ
スタ対Q23−Q24，……，Q27−Q28の一方のコレ
クタ出力は接地され、他のコレクタ出力は出力端
子４８に共通接続される。
…，４２ｎを含む複数の電流源トランジタ４１
ａ，……，４１ｎがトランジスタ３９に並列接続
されている。これらトランジスタ４１のコレクタ
にはスイツチング回路４６を接続して制御可能な
ITを出力端子４８から制御端子T1a，T1b，……，
Toa，Tobに印加した論理制御信号の制御下で積
分器へ供給する。トランジスタ４１ａのコレクタ
はエミツタ結合トランジスタ対Q23−Q24の共通
エミツタ接合に接続する。同様に、トランジスタ
４１ｎのコレクタはQ27−Q28の共通エミツタに
接続する。Q23，Q24，Q27，Q28のベース電圧励
振は、夫々トランジスタQ21，Q22，Q25，Q26に
より定まり、それらのベースは緩衝及び温度補償
用エミツタフオロワ・トランジスタQ20を介して
Q18のベースに接続されている。Q23，Q24，Q27，
Q28のベースには制御端子T1a，T1b，……，Toa，
Tobが接続されている。各エミツタ結合トランジ
スタ対Q23−Q24，……，Q27−Q28の一方のコレ
クタ出力は接地され、他のコレクタ出力は出力端
子４８に共通接続される。
動作を説明すると、OA３８はトランジスタ
Q18を通つて全電流VR／R37がコレクタからエミ
ツタへ流れるように、その入力信号を増幅し、ト
ランジスタ３９，４１ａ，……，４１ｎのベース
電圧をR40VR／R37と実質的に等しくなるように
設定する。トランジスタ４１ａのコレクタ電流は
実質的にR40VR／R37R42aとなる。同様に、トラ
ンジスタ４１ｎのコレクタ電流も実質的に
R40VR／R37R42oとなる。このことは、トランジ
スタ４１ａ，……，４１ｎのコレクタ電流が夫々
のエミツタ抵抗R42a，……，R42oに反比例するこ
とを示している。このコレクタ電流は、制御端子
T1b，T2b，……，Tobに高レベルの制御電圧が印
加されている期間中に出力端子４８に供給される
が、制御端子T1a，T2a，……，Toaに高レベルの
制御電圧が印加されている期間中には接地へ側路
される。斯かる選択されたITは積分器へ供給され
てその両端に線形の傾斜信号電圧を発生する。
Q18を通つて全電流VR／R37がコレクタからエミ
ツタへ流れるように、その入力信号を増幅し、ト
ランジスタ３９，４１ａ，……，４１ｎのベース
電圧をR40VR／R37と実質的に等しくなるように
設定する。トランジスタ４１ａのコレクタ電流は
実質的にR40VR／R37R42aとなる。同様に、トラ
ンジスタ４１ｎのコレクタ電流も実質的に
R40VR／R37R42oとなる。このことは、トランジ
スタ４１ａ，……，４１ｎのコレクタ電流が夫々
のエミツタ抵抗R42a，……，R42oに反比例するこ
とを示している。このコレクタ電流は、制御端子
T1b，T2b，……，Tobに高レベルの制御電圧が印
加されている期間中に出力端子４８に供給される
が、制御端子T1a，T2a，……，Toaに高レベルの
制御電圧が印加されている期間中には接地へ側路
される。斯かる選択されたITは積分器へ供給され
てその両端に線形の傾斜信号電圧を発生する。
上述の説明から理解できるとおり、マイクロプ
ロセツサにより可変電圧VRは制御可能であり、
抵抗器４２ａ，……４２ｎの抵抗値も任意に選択
可能であり、更に、制御端子1a，T1b，……，
Toa，Tobにデジタル制御信号を選択的に供給す
ることにより、可変電流を発生し得るプログラマ
ブル可変電流発生器を構成している。この第４図
の電流発生器によつてタイミングコンデンサを充
放電することにより、プログラマブル掃引信号が
得られる。
ロセツサにより可変電圧VRは制御可能であり、
抵抗器４２ａ，……４２ｎの抵抗値も任意に選択
可能であり、更に、制御端子1a，T1b，……，
Toa，Tobにデジタル制御信号を選択的に供給す
ることにより、可変電流を発生し得るプログラマ
ブル可変電流発生器を構成している。この第４図
の電流発生器によつてタイミングコンデンサを充
放電することにより、プログラマブル掃引信号が
得られる。
以上本発明の好適実施例について説明したが、
本発明はここに説明した実施例のみに限定される
ものではなく、本発明の要旨を逸脱することなく
必要に応じて種々の変形及び変更を実施し得るこ
とは当業者には明らかである。
本発明はここに説明した実施例のみに限定される
ものではなく、本発明の要旨を逸脱することなく
必要に応じて種々の変形及び変更を実施し得るこ
とは当業者には明らかである。
本発明の掃引発生器によれば、複数のタイミン
グ・コンデンサとタイミング電流源との間には、
選択スイツチが設けられているが、タイミング・
コンデンサの充電電圧は、このスイツチを介さず
に夫々専用の緩衝増幅器に直接的に供給される。
よつて、緩衝増幅器の入力端には、タイミング電
流源からのタイミング電流とスイツチの抵抗によ
る電圧ステツプの影響が加わらないので、無用な
電圧ステツプが掃引信号に現れない。可変電流発
生器であるタイミング電流源及びリセツト電流源
によりタイミングコンデンサを充放電するので、
掃引傾斜及び帰線傾斜を任意に調整可能である。
グ・コンデンサとタイミング電流源との間には、
選択スイツチが設けられているが、タイミング・
コンデンサの充電電圧は、このスイツチを介さず
に夫々専用の緩衝増幅器に直接的に供給される。
よつて、緩衝増幅器の入力端には、タイミング電
流源からのタイミング電流とスイツチの抵抗によ
る電圧ステツプの影響が加わらないので、無用な
電圧ステツプが掃引信号に現れない。可変電流発
生器であるタイミング電流源及びリセツト電流源
によりタイミングコンデンサを充放電するので、
掃引傾斜及び帰線傾斜を任意に調整可能である。
第１図は、本発明の掃引発生器の一実施例の簡
略ブロツク図、第２図は、第１図を更に詳細に示
した回路図、第３図は、第１図及び第２図の緩衝
増幅器の一実施例を示す回路図、第４図は、第１
図及び第２図の電流源に好適な一実施例の回路
図、第５図は、従来の掃引発生器の一例を示す回
路図である。 ５２ａ，５２ｂ及び５２ｃは夫々リセツト電流
スイツチ、５４ａ，５４ｂ及び５４ｃは夫々タイ
ミング・コンデンサ、５６ａ，５６ｂ及び５６ｃ
は夫々緩衝増幅器、５８は比較手段、６０及び
Q75，Q76，Q77はスイツチ、６６はタイミング電
流源、６８はリセツト電流源である。
略ブロツク図、第２図は、第１図を更に詳細に示
した回路図、第３図は、第１図及び第２図の緩衝
増幅器の一実施例を示す回路図、第４図は、第１
図及び第２図の電流源に好適な一実施例の回路
図、第５図は、従来の掃引発生器の一例を示す回
路図である。 ５２ａ，５２ｂ及び５２ｃは夫々リセツト電流
スイツチ、５４ａ，５４ｂ及び５４ｃは夫々タイ
ミング・コンデンサ、５６ａ，５６ｂ及び５６ｃ
は夫々緩衝増幅器、５８は比較手段、６０及び
Q75，Q76，Q77はスイツチ、６６はタイミング電
流源、６８はリセツト電流源である。
Claims (1)
- 【特許請求の範囲】 １ タイミング電流を発生するタイミング電流源
と、 一端が基準電位源に結合された複数のタイミン
グ・コンデンサと、 上記タイミング電流源及び上記複数のタイミン
グ・コンデンサの他端間に結合され、上記タイミ
ング電流源からの上記タイミング電流を供給する
上記タイミング・コンデンサの１個を選択するス
イツチと、 入力端が上記複数のタイミング・コンデンサの
上記他端に夫々結合された複数の緩衝増幅器を有
し、上記スイツチにより選択された上記タイミン
グ・コンデンサの電圧に比例した電圧を出力する
出力手段と、 上記タイミング電流と逆極性で、且つより大き
い値のリセツト電流を発生するリセツト電流源
と、 掃引ゲート信号のゲート期間中には、上記スイ
ツチにより選択された上記タイミング・コンデン
サを上記タイミング電流により充電し、上記ゲー
ト期間以外の間には、上記スイツチにより選択さ
れた上記タイミング・コンデンサの上記他端を上
記リセツト電流源に結合することにより上記タイ
ミング・コンデンサの放電電流及び上記タイミン
グ電流を上記リセツト電流源に吸収させる制御手
段と を備えることを特徴とする掃引発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45823983A | 1983-01-17 | 1983-01-17 | |
| US458239 | 1999-12-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59138116A JPS59138116A (ja) | 1984-08-08 |
| JPH0357647B2 true JPH0357647B2 (ja) | 1991-09-02 |
Family
ID=23819943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP551384A Granted JPS59138116A (ja) | 1983-01-17 | 1984-01-13 | 掃引発生器 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0113975B2 (ja) |
| JP (1) | JPS59138116A (ja) |
| CA (1) | CA1223646A (ja) |
| DE (1) | DE3378811D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2622374A1 (fr) * | 1987-10-26 | 1989-04-28 | Commissariat Energie Atomique | Generateur reglable de rampe de tension |
| NL9001842A (nl) * | 1990-08-20 | 1992-03-16 | Philips Nv | Meetinstrument en tijdbasisschakeling geschikt voor toepassing in een dergelijk meetinstrument. |
| DE10359831A1 (de) | 2003-12-19 | 2005-07-14 | Henkel Kgaa | Mittel zum Färben von keratinhaltigen Fasern |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923494B2 (ja) * | 1978-04-28 | 1984-06-02 | 岩崎通信機株式会社 | 傾斜信号発生回路 |
| US4284906A (en) * | 1979-10-03 | 1981-08-18 | The United States Of America As Represented By The Secretary Of The Navy | Constant amplitude variable frequency synchronized linear ramp generator |
| JPS5762621A (en) * | 1980-09-22 | 1982-04-15 | Tektronix Inc | Signal generator |
-
1983
- 1983-12-15 DE DE8383307620T patent/DE3378811D1/de not_active Expired
- 1983-12-15 EP EP19830307620 patent/EP0113975B2/en not_active Expired
-
1984
- 1984-01-10 CA CA000445008A patent/CA1223646A/en not_active Expired
- 1984-01-13 JP JP551384A patent/JPS59138116A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0113975B1 (en) | 1988-12-28 |
| JPS59138116A (ja) | 1984-08-08 |
| EP0113975A2 (en) | 1984-07-25 |
| EP0113975B2 (en) | 1992-02-26 |
| CA1223646A (en) | 1987-06-30 |
| EP0113975A3 (en) | 1986-10-01 |
| DE3378811D1 (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194925B1 (en) | Time interval measurement system incorporating a linear ramp generation circuit | |
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US6144234A (en) | Sample hold circuit and semiconductor device having the same | |
| US5281866A (en) | Reference voltage circuit allowing fast power up from low power standby condition | |
| US4274056A (en) | Charge amplifier with minimum offset voltage | |
| US4728813A (en) | Timebase generator with improved linearity and recovery time | |
| US4908526A (en) | Pulse generator output voltage calibration circuit | |
| US4705961A (en) | Programmable sweep generator | |
| JPH0357647B2 (ja) | ||
| US4147963A (en) | Vertical deflection system for a television receiver | |
| GB2232030A (en) | Diamond follower type unity gain amplifier provides high slew rate, bandwidth | |
| US5587679A (en) | Pulse generator including slew rate controller without complementary transistors | |
| JPH0588563B2 (ja) | ||
| JPS60103596A (ja) | サンプル・ホ−ルド回路 | |
| JP3136890B2 (ja) | プログラマブル遅延発生装置 | |
| US5132552A (en) | Linear interpolator | |
| US6124745A (en) | Delay and interpolation timing structures and methods | |
| US3956668A (en) | Vertical deflection circuit | |
| US6087876A (en) | Time delay generator and method | |
| US4549118A (en) | Step waveform generator and CRT vertical timebase incorporating such a generator | |
| JP2931713B2 (ja) | クランプ回路 | |
| JP3175752B2 (ja) | パルス発生装置 | |
| EP0336496A1 (en) | Circuit arrangement for synchronizing an oscillator | |
| JP3616180B2 (ja) | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 |