JPH0588563B2 - - Google Patents
Info
- Publication number
- JPH0588563B2 JPH0588563B2 JP59061243A JP6124384A JPH0588563B2 JP H0588563 B2 JPH0588563 B2 JP H0588563B2 JP 59061243 A JP59061243 A JP 59061243A JP 6124384 A JP6124384 A JP 6124384A JP H0588563 B2 JPH0588563 B2 JP H0588563B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistors
- transistor
- emitter
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/54—Modifications of networks to reduce influence of variations of temperature
Landscapes
- Networks Using Active Elements (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、入力信号を受信する変換器入力端子
と、比較器と、前記変換器入力端子と前記比較器
の第１入力端子との間に結合された遅延回路と、
前記変換器入力端子と前記比較器の第２入力端子
との間に結合され入力信号を減衰させる減衰回路
とを具えた周波数−位相変換器に関するものであ
る。
と、比較器と、前記変換器入力端子と前記比較器
の第１入力端子との間に結合された遅延回路と、
前記変換器入力端子と前記比較器の第２入力端子
との間に結合され入力信号を減衰させる減衰回路
とを具えた周波数−位相変換器に関するものであ
る。
このタイプの周波数−位相変換器は米国特許第
3763436号明細書から既知である。斯る変換器に
おいてはパルス状入力信号を遅延回路を通して比
較器の一方の入力端子に供給すると共に減衰回路
を通して比較器の他方の入力端子に供給する。比
較器の出力端子には各パルスが入力信号の各パル
スに対し正確に等しい時間遅延されているパルス
状出力信号が発生する。斯る既知の変換器内の減
衰回路は抵抗分圧器である。斯る周波数−位相変
換器を例えば「Electronics Jan.27」P.129−130
に開示されているシングルチツプ集積FM受信機
に使用するときには高調波歪みを除外するため
に、周波数と位相との関係を0゜から180゜の位相範
囲に亘つて略々リニアにする必要があり、この関
係は入力信号の減衰が極めて小さい場合に高度に
リニアになることが確かめられている。これがた
め、減衰回路は入力信号を極めて正確に減衰する
ものとする必要がある。
3763436号明細書から既知である。斯る変換器に
おいてはパルス状入力信号を遅延回路を通して比
較器の一方の入力端子に供給すると共に減衰回路
を通して比較器の他方の入力端子に供給する。比
較器の出力端子には各パルスが入力信号の各パル
スに対し正確に等しい時間遅延されているパルス
状出力信号が発生する。斯る既知の変換器内の減
衰回路は抵抗分圧器である。斯る周波数−位相変
換器を例えば「Electronics Jan.27」P.129−130
に開示されているシングルチツプ集積FM受信機
に使用するときには高調波歪みを除外するため
に、周波数と位相との関係を0゜から180゜の位相範
囲に亘つて略々リニアにする必要があり、この関
係は入力信号の減衰が極めて小さい場合に高度に
リニアになることが確かめられている。これがた
め、減衰回路は入力信号を極めて正確に減衰する
ものとする必要がある。
斯る回路においては、入力信号は一般に零値と
は異なる直流レベルで供給されるため、分圧器を
使用すると減衰された入力信号の直流レベルと遅
延回路に供給された入力信号の直流レベルとの間
に差が生ずる。両信号の直流レベルは等しくする
のが望ましく、これはレベルシフト回路を使用す
るか、或は前記米国特許明細書に記載されている
ように入力信号を減衰回路と遅延回路とに阻止コ
ンデンサを介して供給することによつて達成する
ことができる。しかし、阻止コンデンサは集積す
ることができないので、既知の減衰回路は全集積
FM受信機（その寸法を最小にするために接続ピ
ンと外部素子の数を最少にしてある）に集積する
のに適さないという欠点がある。
は異なる直流レベルで供給されるため、分圧器を
使用すると減衰された入力信号の直流レベルと遅
延回路に供給された入力信号の直流レベルとの間
に差が生ずる。両信号の直流レベルは等しくする
のが望ましく、これはレベルシフト回路を使用す
るか、或は前記米国特許明細書に記載されている
ように入力信号を減衰回路と遅延回路とに阻止コ
ンデンサを介して供給することによつて達成する
ことができる。しかし、阻止コンデンサは集積す
ることができないので、既知の減衰回路は全集積
FM受信機（その寸法を最小にするために接続ピ
ンと外部素子の数を最少にしてある）に集積する
のに適さないという欠点がある。
本発明の目的は正確な減衰を与えると共に減衰
された入力信号の直流レベルが減衰されてない入
力信号の直流レベルに略々等しくなるようにした
減衰回路を有する周波数−位相変換器を提供する
ことにある。本発明の他の目的は完全に集積し得
る周波数−位相変換器を提供することにある。
された入力信号の直流レベルが減衰されてない入
力信号の直流レベルに略々等しくなるようにした
減衰回路を有する周波数−位相変換器を提供する
ことにある。本発明の他の目的は完全に集積し得
る周波数−位相変換器を提供することにある。
この目的のために、本発明は上述したタイプの
周波数−位相変換器において、前記減衰回路は、 各々制御端子、第１主端子及び第２主端子を有
する第１及び第２トランジスタを具え、これらト
ランジスタの制御電極を前記変換器入力端子のそ
れぞれの入力端子に結合し、これらトランジスタ
の第１主端子を共通に接続して電流源を介して第
１電源電圧端子に結合し、これらトランジスタの
第２主端子をそれぞれ各別の負荷を介して第２電
源電圧端子に結合し、且つ 相互接続された２つの不等抵抗を有し、その相
互接続点に口出しタツプが設けられた分圧器を具
え、その両端を前記第１及び第２トランジスタの
第２主端子にそれぞれ接続し、前記分圧器の両端
の一方の端が減衰されていない出力信号を前記遅
延回路に供給する第１出力端子を構成し、前記口
出しタツプが減衰された出力信号を前記比較器の
第２入力端子に供給する第２出力端子を構成して
いることを特徴とする。ここで、制御端子、第１
主端子及び第２主端子はバイポーラトランジスタ
の場合はそれぞれベース電極、エミツタ電極及び
コレクタ電極であり、電界効果トランジスタの場
合はそれぞれゲート電極、ソース電極及びドレイ
ン電極であるものとする。バイポーラトランジス
タで構成された回路の場合には、処理すべき信号
は例えば第１及び第２トランジスタから成る差動
増幅器の一方のトランジスタのベースに供給し、
減衰されてない信号は一方のコレクタから、減衰
された信号は前記分圧器から取り出される。減衰
された信号の直流レベルは減衰されてない信号の
直流レベルに略々等しくなる。その理由は、差動
増幅器の入力端子に入力信号がない場合には零入
力電流が分圧器に流れないので、差動増幅器のコ
レクタの電圧が分圧器の口出しタツプの電圧に等
しくなるためである。差動増幅器の負荷抵抗及び
分圧器の抵抗は極めて小さい区域内に集積するこ
とができるため、比較的高い精度で製造すること
ができ、よつて極めて精密な分圧器を得ることが
できる。
周波数−位相変換器において、前記減衰回路は、 各々制御端子、第１主端子及び第２主端子を有
する第１及び第２トランジスタを具え、これらト
ランジスタの制御電極を前記変換器入力端子のそ
れぞれの入力端子に結合し、これらトランジスタ
の第１主端子を共通に接続して電流源を介して第
１電源電圧端子に結合し、これらトランジスタの
第２主端子をそれぞれ各別の負荷を介して第２電
源電圧端子に結合し、且つ 相互接続された２つの不等抵抗を有し、その相
互接続点に口出しタツプが設けられた分圧器を具
え、その両端を前記第１及び第２トランジスタの
第２主端子にそれぞれ接続し、前記分圧器の両端
の一方の端が減衰されていない出力信号を前記遅
延回路に供給する第１出力端子を構成し、前記口
出しタツプが減衰された出力信号を前記比較器の
第２入力端子に供給する第２出力端子を構成して
いることを特徴とする。ここで、制御端子、第１
主端子及び第２主端子はバイポーラトランジスタ
の場合はそれぞれベース電極、エミツタ電極及び
コレクタ電極であり、電界効果トランジスタの場
合はそれぞれゲート電極、ソース電極及びドレイ
ン電極であるものとする。バイポーラトランジス
タで構成された回路の場合には、処理すべき信号
は例えば第１及び第２トランジスタから成る差動
増幅器の一方のトランジスタのベースに供給し、
減衰されてない信号は一方のコレクタから、減衰
された信号は前記分圧器から取り出される。減衰
された信号の直流レベルは減衰されてない信号の
直流レベルに略々等しくなる。その理由は、差動
増幅器の入力端子に入力信号がない場合には零入
力電流が分圧器に流れないので、差動増幅器のコ
レクタの電圧が分圧器の口出しタツプの電圧に等
しくなるためである。差動増幅器の負荷抵抗及び
分圧器の抵抗は極めて小さい区域内に集積するこ
とができるため、比較的高い精度で製造すること
ができ、よつて極めて精密な分圧器を得ることが
できる。
本発明周波数−位相変換器の一例においては、
第１及び第２トランジスタの第２主端子の一方及
び分圧器の口出しタツプをエミツタホロワとして
接続した第３及び第４トランジスタの制御電極に
結合する。この場合、減衰された信号及び減衰さ
れてない信号を低インピーダンス点に得ることが
でき、これら低インピーダンス点を介して回路の
後段に結合することができる。
第１及び第２トランジスタの第２主端子の一方及
び分圧器の口出しタツプをエミツタホロワとして
接続した第３及び第４トランジスタの制御電極に
結合する。この場合、減衰された信号及び減衰さ
れてない信号を低インピーダンス点に得ることが
でき、これら低インピーダンス点を介して回路の
後段に結合することができる。
本例では第３及び第４トランジスタのエミツタ
ライン内に電流源を配置することができ、これら
電流源により供給される電流の比は減衰された信
号を出力する口出しタツプの直流レベルが減衰さ
れてない信号を出力する第２主端子の直流レベル
に略々等しくなるような値にする。第３及び第４
トランジスタのベース電流は減衰された信号及び
減衰されてない信号の直流レベルに影響を与える
が、第３及び第４トランジスタのエミツタライン
内の電流源により供給される電流を適当に選択す
ることにより第３トランジスタのベースの直流レ
ベルを第４トランジスタのベースの直流レベルに
等しくすることができる。
ライン内に電流源を配置することができ、これら
電流源により供給される電流の比は減衰された信
号を出力する口出しタツプの直流レベルが減衰さ
れてない信号を出力する第２主端子の直流レベル
に略々等しくなるような値にする。第３及び第４
トランジスタのベース電流は減衰された信号及び
減衰されてない信号の直流レベルに影響を与える
が、第３及び第４トランジスタのエミツタライン
内の電流源により供給される電流を適当に選択す
ることにより第３トランジスタのベースの直流レ
ベルを第４トランジスタのベースの直流レベルに
等しくすることができる。
第３及び第４トランジスタのエミツタ面積の比
を第３及び第４トランジスタのエミツタラインの
電流の比に等しくなるようにすることができる。
このようにすると、第３及び第４トランジスタの
ベース−エミツタ電圧が互に等しくなるため、第
３及び第４トランジスタのエミツタの減衰された
信号と減衰されてない信号の直流レベルが互に等
しくなる。
を第３及び第４トランジスタのエミツタラインの
電流の比に等しくなるようにすることができる。
このようにすると、第３及び第４トランジスタの
ベース−エミツタ電圧が互に等しくなるため、第
３及び第４トランジスタのエミツタの減衰された
信号と減衰されてない信号の直流レベルが互に等
しくなる。
変形例として抵抗を第３及び第４トランジスタ
のベースラインの少くとも一方に配置することが
できる。この抵抗は第３トランジスタのエミツタ
の直流レベルが第４トランジスタのエミツタの直
流レベルに略々等しくなるような値にする。この
場合には第３及び第４トランジスタのエミツタの
直流レベルは第３及び第４トランジスタのエミツ
タライン内の電流源からの電流により等しくされ
るのではなく、少くとも一方のベースライン内の
抵抗により等しくされる。従つてこの場合にはエ
ミツタライン内の電流源により供給される電流を
互に等しくしても等しくしなくてもよい。更に、
第３及び第４トランジスタのエミツタ面積を等し
くしても等しくしなくてもよい。
のベースラインの少くとも一方に配置することが
できる。この抵抗は第３トランジスタのエミツタ
の直流レベルが第４トランジスタのエミツタの直
流レベルに略々等しくなるような値にする。この
場合には第３及び第４トランジスタのエミツタの
直流レベルは第３及び第４トランジスタのエミツ
タライン内の電流源からの電流により等しくされ
るのではなく、少くとも一方のベースライン内の
抵抗により等しくされる。従つてこの場合にはエ
ミツタライン内の電流源により供給される電流を
互に等しくしても等しくしなくてもよい。更に、
第３及び第４トランジスタのエミツタ面積を等し
くしても等しくしなくてもよい。
以下、図面を参照して本発明を実施例につき詳
細に説明する。
細に説明する。
第１図は本発明による減衰器１、遅延回路２及
び比較器３を具える周波数−位相変換器を示す。
減衰器１は差動対として接続された２個のトラン
ジスタT1及びT2を具え、それらのコレクタはそ
れぞれ抵抗R1を経て正電源電圧端子に接続し、
共通エミツタ接続点は電流I1を供給する電流源７
を経て接地端子６に接続する。本願では電流源は
高インピーダンスを有する電流源を意味するもの
とする。尚、コレクタ負荷として抵抗R1の代り
に電流源、ダイオード等を用いることもできるこ
と明らかである。トランジスタT1のベースは入
力端子４に接続すると共に基準電圧源８を経て接
地端子６に接続する。トランジスタT2のベース
も基準電圧源８を経て接地端子６に接続する。ト
ランジスタT1及びT2のコレクタ１０及び９間に
は抵抗Rx及びRyから成る分圧器を配置する。尚、
この分圧器の両端とコレクタ９及び１０との間に
エミツタホロワのような他の回路素子を配置して
もよいこと明らかである。これら抵抗はそれぞれ
Rx＝R2（１＋ａ）及びRy＝R2（１−ａ）の抵抗値
を有するものとする（ここで、R2は一定の抵抗
値、ａは０ａ１の定数である。トランジスタ
T2のコレクタ９はエミツタホロワトランジスタ
T3のベースに接続し、そのエミツタライン内に
電両I3を供給する電流源１２を配置する。同様
に、分圧器Rx，Ryの口出しタツプををエミツタ
ホロワトランジスタT4のベースに接続し、その
エミツタライン内に電流I2を供給する電流源１３
を配置する。
び比較器３を具える周波数−位相変換器を示す。
減衰器１は差動対として接続された２個のトラン
ジスタT1及びT2を具え、それらのコレクタはそ
れぞれ抵抗R1を経て正電源電圧端子に接続し、
共通エミツタ接続点は電流I1を供給する電流源７
を経て接地端子６に接続する。本願では電流源は
高インピーダンスを有する電流源を意味するもの
とする。尚、コレクタ負荷として抵抗R1の代り
に電流源、ダイオード等を用いることもできるこ
と明らかである。トランジスタT1のベースは入
力端子４に接続すると共に基準電圧源８を経て接
地端子６に接続する。トランジスタT2のベース
も基準電圧源８を経て接地端子６に接続する。ト
ランジスタT1及びT2のコレクタ１０及び９間に
は抵抗Rx及びRyから成る分圧器を配置する。尚、
この分圧器の両端とコレクタ９及び１０との間に
エミツタホロワのような他の回路素子を配置して
もよいこと明らかである。これら抵抗はそれぞれ
Rx＝R2（１＋ａ）及びRy＝R2（１−ａ）の抵抗値
を有するものとする（ここで、R2は一定の抵抗
値、ａは０ａ１の定数である。トランジスタ
T2のコレクタ９はエミツタホロワトランジスタ
T3のベースに接続し、そのエミツタライン内に
電両I3を供給する電流源１２を配置する。同様
に、分圧器Rx，Ryの口出しタツプををエミツタ
ホロワトランジスタT4のベースに接続し、その
エミツタライン内に電流I2を供給する電流源１３
を配置する。
入力端子４に入力信号が存在しない場合、電流
I1はトランジスタT1とT2に均等に分割されるた
め、これら電流により点９，１０及び１１に発生
する電圧は互に等しい。点１１におけるトランジ
スタT4のベース電流は抵抗R1，RxとRy，R1との
間で分割され、点９におけるトランジスタT3の
ベース電流は抵抗R1とRy，Rx及びR1との間で分
割される。これらベース電流が点９及び１０間に
電圧差を発生しないようにするにはこれらベース
電流を特定の値にする必要がある。トランジスタ
T3及びT4の電流利得が等しい場合には電流源１
２及び１３の電流の比を I3／I2＝１＋R2／R1（１＋ａ） にする必要があることが簡単な計算により求めら
れる。更に、トランジスタT3及びT4のベース−
エミツタ電圧を互に等しくしてトランジスタT3
のエミツタの直流レベルがトランジスタT4のエ
ミツタの直流レベルに精密に等しくなるようにす
る必要がある。この目的のために、トランジスタ
T3及びT4のエミツタ面積A3及びA4を I2／I3＝A4／A3 となるように選択する必要がある。
I1はトランジスタT1とT2に均等に分割されるた
め、これら電流により点９，１０及び１１に発生
する電圧は互に等しい。点１１におけるトランジ
スタT4のベース電流は抵抗R1，RxとRy，R1との
間で分割され、点９におけるトランジスタT3の
ベース電流は抵抗R1とRy，Rx及びR1との間で分
割される。これらベース電流が点９及び１０間に
電圧差を発生しないようにするにはこれらベース
電流を特定の値にする必要がある。トランジスタ
T3及びT4の電流利得が等しい場合には電流源１
２及び１３の電流の比を I3／I2＝１＋R2／R1（１＋ａ） にする必要があることが簡単な計算により求めら
れる。更に、トランジスタT3及びT4のベース−
エミツタ電圧を互に等しくしてトランジスタT3
のエミツタの直流レベルがトランジスタT4のエ
ミツタの直流レベルに精密に等しくなるようにす
る必要がある。この目的のために、トランジスタ
T3及びT4のエミツタ面積A3及びA4を I2／I3＝A4／A3 となるように選択する必要がある。
図に示してない他の例では、これら電流をI2＝
I3となるように選択すると共にエミツタ面積をA3
＝A4となるように選択する。この場合には点９
及び１１間に発生する電圧差を、トランジスタ
T4のベースライン内に抵抗を挿入してトランジ
スタT3のベースの直流レベルがトランジスタT4
のベースの直流レベルに等しくなるようにするこ
とにより補償することができる。更にまた、電流
I2及びI3並びにエミツタ面積A3及びA4を互に等し
くない値に選択することもできる。この場合には
トランジスタT3とトランジスタT4の両ベースラ
イン内に抵抗を挿入することによりトランジスタ
T3及びT4のエミツタに等しい電圧を得ることが
できる。
I3となるように選択すると共にエミツタ面積をA3
＝A4となるように選択する。この場合には点９
及び１１間に発生する電圧差を、トランジスタ
T4のベースライン内に抵抗を挿入してトランジ
スタT3のベースの直流レベルがトランジスタT4
のベースの直流レベルに等しくなるようにするこ
とにより補償することができる。更にまた、電流
I2及びI3並びにエミツタ面積A3及びA4を互に等し
くない値に選択することもできる。この場合には
トランジスタT3とトランジスタT4の両ベースラ
イン内に抵抗を挿入することによりトランジスタ
T3及びT4のエミツタに等しい電圧を得ることが
できる。
入力端子４にパルス状信号、例えば周波数変調
された信号が供給されると、トランジスタT1及
びT2は交互にターンオン及びターンオフしてコ
レクタ９及び１０間の電圧差の極性が変化する。
そしてトランジスタT2のコレクタ及び従つてト
ランジスタT3のエミツタに増幅された入力信号
が発生する。第２ａ図はトランジスタT3のエミ
ツタに発生するパルス高ΔV1の信号V1を示す。
抵抗Ry＝R2（１−ａ）とRx＝R2（１＋ａ）が互に
等しくない結果として口出しタツプの信号電圧は
コレクタ９及び１０間の電圧差ΔV1の極性に追従
する。そして口出しタツプ１１及び従つてトラン
ジスタT4のエミツタの信号電圧V2はパルス高
ΔV2＝（１＋ａ）／２ΔV1を有する。第２ｂ図はこの 電圧V2を示す。略々リニアな周波数−位相特性
を得るには、トランジスタT2のコレクタ９の信
号の低い減衰が必要とされる。この低減衰は定数
ａを大きくすれば得られ、この定数は実際には
0.8〜0.9の値にする。これがため、抵抗Rx及びRy
及び抵抗R1はオフセツト補償を考慮して極めて
高い相対精度を有する必要がある。集積回路にお
いてはこれら抵抗は小区域内に互に近接して集積
することができるため、これらの抵抗を最小のバ
ラツキで製造することができる。
された信号が供給されると、トランジスタT1及
びT2は交互にターンオン及びターンオフしてコ
レクタ９及び１０間の電圧差の極性が変化する。
そしてトランジスタT2のコレクタ及び従つてト
ランジスタT3のエミツタに増幅された入力信号
が発生する。第２ａ図はトランジスタT3のエミ
ツタに発生するパルス高ΔV1の信号V1を示す。
抵抗Ry＝R2（１−ａ）とRx＝R2（１＋ａ）が互に
等しくない結果として口出しタツプの信号電圧は
コレクタ９及び１０間の電圧差ΔV1の極性に追従
する。そして口出しタツプ１１及び従つてトラン
ジスタT4のエミツタの信号電圧V2はパルス高
ΔV2＝（１＋ａ）／２ΔV1を有する。第２ｂ図はこの 電圧V2を示す。略々リニアな周波数−位相特性
を得るには、トランジスタT2のコレクタ９の信
号の低い減衰が必要とされる。この低減衰は定数
ａを大きくすれば得られ、この定数は実際には
0.8〜0.9の値にする。これがため、抵抗Rx及びRy
及び抵抗R1はオフセツト補償を考慮して極めて
高い相対精度を有する必要がある。集積回路にお
いてはこれら抵抗は小区域内に互に近接して集積
することができるため、これらの抵抗を最小のバ
ラツキで製造することができる。
パルス状入力信号はトランジスタT1のベース
の代りにトランジスタT2のベースに供給しても
よい。また、パルスの正の半部をトランジスタ
T1のベースに、負の半部をトランジスタT2のベ
ースに供給してもよい。
の代りにトランジスタT2のベースに供給しても
よい。また、パルスの正の半部をトランジスタ
T1のベースに、負の半部をトランジスタT2のベ
ースに供給してもよい。
トランジスタT3のエミツタの信号は遅延回路
２の一部を構成するトランジスタT5のベースに
供給され、トランジスタT4のエミツタの減衰さ
れた信号は比較器３の第１入力端子２０に供給さ
れる。
２の一部を構成するトランジスタT5のベースに
供給され、トランジスタT4のエミツタの減衰さ
れた信号は比較器３の第１入力端子２０に供給さ
れる。
遅延回路２は図に示す簡単な例では差動対とし
て接続した２個のトランジスタT5及びT6を具え、
それらの共通エミツタ接続点は電流I4を供給する
電流源１４を経て接地端子に接続する。差動対
T5，T6には電流ミラーを負荷し、本例ではこの
電流ミラーはダイオードとして接続したトランジ
スタT7と、このトランジスタとベースを共通に
接続したトランジスタT8とから成る。トランジ
スタT7及びT8のエミツタはそれぞれ抵抗R7及び
R8を経て正電源電圧端子５に接続する。出力端
子にはコンデンサC1を結合し、その他端を本例
では電源電圧端子５に接続する。このコンデンサ
C1は集積回路に外部素子として付加される。更
に、出力端子はエミツタホロワトランジスタT9
のベースに接続し、そのエミツタライン内に電流
I5を供給する電流源１５を配置する。トランジス
タT9のエミツタはトランジスタT6のベースに結
合すると共に比較器３の入力端子２１に結合す
る。抵抗R7とR8との比はトランジスタT5及びT6
のコレクタ電流が互に略々等しくなるように選択
する。
て接続した２個のトランジスタT5及びT6を具え、
それらの共通エミツタ接続点は電流I4を供給する
電流源１４を経て接地端子に接続する。差動対
T5，T6には電流ミラーを負荷し、本例ではこの
電流ミラーはダイオードとして接続したトランジ
スタT7と、このトランジスタとベースを共通に
接続したトランジスタT8とから成る。トランジ
スタT7及びT8のエミツタはそれぞれ抵抗R7及び
R8を経て正電源電圧端子５に接続する。出力端
子にはコンデンサC1を結合し、その他端を本例
では電源電圧端子５に接続する。このコンデンサ
C1は集積回路に外部素子として付加される。更
に、出力端子はエミツタホロワトランジスタT9
のベースに接続し、そのエミツタライン内に電流
I5を供給する電流源１５を配置する。トランジス
タT9のエミツタはトランジスタT6のベースに結
合すると共に比較器３の入力端子２１に結合す
る。抵抗R7とR8との比はトランジスタT5及びT6
のコレクタ電流が互に略々等しくなるように選択
する。
トランジスタT5のベースに入力信号がない場
合にはコンデンサC1はトランジスタT6のベース
の直流レベルかトランジスタT5のベースの直流
レベルに等しくなる程度まで充電される。従つ
て、入力端子２０及び２１の直流レベルも等しく
なるため、比較器３の出力端子に何の信号も現わ
れない。
合にはコンデンサC1はトランジスタT6のベース
の直流レベルかトランジスタT5のベースの直流
レベルに等しくなる程度まで充電される。従つ
て、入力端子２０及び２１の直流レベルも等しく
なるため、比較器３の出力端子に何の信号も現わ
れない。
パルス状入力信号V1がトランジスタT5のベー
スに供給されると、トランジスタT5及びT6が交
互に導通するため、コンデンサC1が交互に充電
及び放電される。コンデンサC1は、その端子電
圧及びエミツタホロワT9を経たトランジスタT6
のベース電圧がトランジスタT5のベースの電圧
V1の最大値に等しくなるまで充電される。同様
に、放電中はトランジスタT6のベース電圧がト
ランジスタT5のベースの電圧V1の最少値に等し
くなるまで減小する。第２ｂ図においてV3はト
ランジスタT9のエミツタ及び従つて比較器３の
入力端子２１における電圧変化を示す。第２ｂ図
に示す電圧V2及びV3は比較器３の入力電圧であ
る。比較器３はこれら電圧を比較し、比較器３の
出力端子２２の電圧レベルは両電圧の差の極性が
変化する度に変化する。第２ｃ図はこの出力電圧
V4の変化を示す。出力端子２２の各パルスは広
い周波数範囲に亘つて略々同一の時間Ｔだけ遅延
されるため、0゜〜180゜の範囲に亘つて略々リニア
な周波数−位相関係が得られる。出力信号が入力
信号の位相に対し90゜遅れる周波数は特性周波数
0と称されている。この周波数0に対応する時間
t0は、コンデンサC1がコンデンサC1両端間の電圧
変化がΔV1に等しくなる量だけ充電されるのに要
する時間に等しい（即ちt0＝ΔV1×C1／I4）。この時 間t0を温度変化と無関係にする必要がある場合に
は、ΔV1とI4を温度変化と無関係にする必要があ
る。温度変化と無関係な電圧変化ΔV1は、温度変
化と無関係なバンドギヤツプ電圧を用いて導出し
た信号を入力端子４に供給することにより得るこ
とができ、温度変化と無関係がI4は本願と同日出
願の特願昭59−58532号（特開昭59−184924号）
に記載されているタイプの電流源を電流源１４に
使用することにより得ることができる。
スに供給されると、トランジスタT5及びT6が交
互に導通するため、コンデンサC1が交互に充電
及び放電される。コンデンサC1は、その端子電
圧及びエミツタホロワT9を経たトランジスタT6
のベース電圧がトランジスタT5のベースの電圧
V1の最大値に等しくなるまで充電される。同様
に、放電中はトランジスタT6のベース電圧がト
ランジスタT5のベースの電圧V1の最少値に等し
くなるまで減小する。第２ｂ図においてV3はト
ランジスタT9のエミツタ及び従つて比較器３の
入力端子２１における電圧変化を示す。第２ｂ図
に示す電圧V2及びV3は比較器３の入力電圧であ
る。比較器３はこれら電圧を比較し、比較器３の
出力端子２２の電圧レベルは両電圧の差の極性が
変化する度に変化する。第２ｃ図はこの出力電圧
V4の変化を示す。出力端子２２の各パルスは広
い周波数範囲に亘つて略々同一の時間Ｔだけ遅延
されるため、0゜〜180゜の範囲に亘つて略々リニア
な周波数−位相関係が得られる。出力信号が入力
信号の位相に対し90゜遅れる周波数は特性周波数
0と称されている。この周波数0に対応する時間
t0は、コンデンサC1がコンデンサC1両端間の電圧
変化がΔV1に等しくなる量だけ充電されるのに要
する時間に等しい（即ちt0＝ΔV1×C1／I4）。この時 間t0を温度変化と無関係にする必要がある場合に
は、ΔV1とI4を温度変化と無関係にする必要があ
る。温度変化と無関係な電圧変化ΔV1は、温度変
化と無関係なバンドギヤツプ電圧を用いて導出し
た信号を入力端子４に供給することにより得るこ
とができ、温度変化と無関係がI4は本願と同日出
願の特願昭59−58532号（特開昭59−184924号）
に記載されているタイプの電流源を電流源１４に
使用することにより得ることができる。
本発明はNPNトランジスタとPNPトランジス
タを具える一実施例について説明したが、その
NPNトランジスタをPNPトランジスタ、PNPト
ランジスタをNPNトランジスタに置換すること
ができる。また電界効果トランジスタを用いるこ
ともできる。
タを具える一実施例について説明したが、その
NPNトランジスタをPNPトランジスタ、PNPト
ランジスタをNPNトランジスタに置換すること
ができる。また電界効果トランジスタを用いるこ
ともできる。
第１図は本発明による減衰回路を具える周波数
位相変換器を示す回路図、第２図は第１図の回路
に発生するいくつかの信号の波形を示す図であ
る。 １…減衰回路、２…遅延回路、３…比較器、４
…入力端子、５…正電源電圧端子、６…接地端
子、T1，T2…差動増幅トランジスタ対、R1…負
荷抵抗、Rx，Ry…分圧器、７…電流源、８…基
準電圧源、９，１０…コレクタ、１１…口出しタ
ツプ、T3，T4…エミツタホロワトランジスタ、
１２，１３…電流源、T5，T6…差動増幅トラン
ジスタ対、１４，１５…電流源、T7，T8…電流
ミラー、R7，R8…負荷抵抗、C1…コンデンサ、
T9…エミツタホロワトランジスタ、２０，２１
…比較器３の入力端子、２２…比較器３の出力端
子、V1…トランジスタT3のエミツタに発生する
減衰されてない信号、V2…トランジスタT4のエ
ミツタに発生する減衰された信号、V3…トラン
ジスタT9のエミツタに発生する遅延信号、V4…
比較器３の出力信号。
位相変換器を示す回路図、第２図は第１図の回路
に発生するいくつかの信号の波形を示す図であ
る。 １…減衰回路、２…遅延回路、３…比較器、４
…入力端子、５…正電源電圧端子、６…接地端
子、T1，T2…差動増幅トランジスタ対、R1…負
荷抵抗、Rx，Ry…分圧器、７…電流源、８…基
準電圧源、９，１０…コレクタ、１１…口出しタ
ツプ、T3，T4…エミツタホロワトランジスタ、
１２，１３…電流源、T5，T6…差動増幅トラン
ジスタ対、１４，１５…電流源、T7，T8…電流
ミラー、R7，R8…負荷抵抗、C1…コンデンサ、
T9…エミツタホロワトランジスタ、２０，２１
…比較器３の入力端子、２２…比較器３の出力端
子、V1…トランジスタT3のエミツタに発生する
減衰されてない信号、V2…トランジスタT4のエ
ミツタに発生する減衰された信号、V3…トラン
ジスタT9のエミツタに発生する遅延信号、V4…
比較器３の出力信号。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を受信する変換器入力端子４と、比
較器３と、前記変換器入力端子４と前記比較器３
の第１入力端子２１との間に結合された遅延回路
２と、前記変換器入力端子４と前記比較器３の第
２入力端子２０との間に結合され入力信号を減衰
させる減衰回路１と具えた周波数−位相変換器に
おいて、前記減衰回路１は、 各々制御端子、第１主端子及び第２主端子を有
する第１及び第２トランジスタ（T1及びT2）を
具え、これらトランジスタの制御電極を前記変換
器入力端子４のそれぞれの入力端子に結合し、こ
れらトランジスタの第１主端子を共通に接続して
電流源７を介して第１電源電圧端子６に結合し、
これらトランジスタの第２主端子をそれぞれ各別
の負荷R1を介して第２電源電圧端子５に結合し、
且つ 相互接続された２つの不等抵抗Rx，Ryを有し、
その相互接続点に口出しタツプ１１が設けられた
分圧器を具え、その両端９，１０を前記第１及び
第２トランジスタ（T1及びT2）の第２主端子に
それぞれ接続し、前記分圧器の両端の一方の端９
が減衰されてない出力信号を前記遅延回路２に供
給する第１出力端子を構成し、前記口出しタツプ
１１が減衰された出力信号を前記比較器３の第２
入力端子２０に供給する第２出力端子を構成して
いることを特徴とする周波数−位相変換器。 ２ 特許請求の範囲第１項記載の変換器におい
て、前記第２主端子の一方及び前記分圧器の口出
しタツプがエミツタホロワとして接続された第３
及び第４トランジスタの制御電極にそれぞれ結合
されていることを特徴とする周波数−位相変換
器。 ３ 特許請求の範囲第２項記載の変換器におい
て、前記第３及び第４トランジスタのエミツタラ
イン内に電流源が配置され、これら電流源により
供給される電流の比が、減衰された信号を出力す
る口出しタツプの直流レベルが減衰されてない信
号を出力する第２主端子の直流レベルに略々等し
くなるような値であることを特徴とする周波数−
位相変換器。 ４ 特許請求の範囲第３項記載の変換器におい
て、前記第３及び第４トランジスタのエミツタ面
積の比が前記第３及び第４トランジスタのエミツ
タラインの電流の比に略々等しくしてあることを
特徴とする周波数−位相変換器。 ５ 特許請求の範囲第２項記載の変換器におい
て、前記第３及び第４トランジスタのベースライ
ンの少くとも一方に抵抗が挿入され、該抵抗の抵
抗値が、第３トランジスタのエミツタの直流レベ
ルが第４トランジスタのエミツタの直流レベルに
略々等しくなるような値であることを特徴とする
周波数−位相変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8301139A NL190885C (nl) | 1983-03-31 | 1983-03-31 | Verzwakkerschakeling. |
| NL8301139 | 1983-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59185419A JPS59185419A (ja) | 1984-10-22 |
| JPH0588563B2 true JPH0588563B2 (ja) | 1993-12-22 |
Family
ID=19841633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59061243A Granted JPS59185419A (ja) | 1983-03-31 | 1984-03-30 | 周波数―位相変換器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4625131A (ja) |
| EP (1) | EP0121278B1 (ja) |
| JP (1) | JPS59185419A (ja) |
| CA (1) | CA1204179A (ja) |
| DE (1) | DE3464681D1 (ja) |
| HK (1) | HK34888A (ja) |
| NL (1) | NL190885C (ja) |
| SG (1) | SG9688G (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791326A (en) * | 1987-01-22 | 1988-12-13 | Intel Corporation | Current controlled solid state switch |
| JP2873004B2 (ja) * | 1987-09-11 | 1999-03-24 | 日本電気ホームエレクトロニクス株式会社 | ディレイ回路 |
| JPH03173289A (ja) * | 1989-12-01 | 1991-07-26 | Toshiba Corp | 最大値／最小値回路 |
| JPH04304012A (ja) * | 1991-03-31 | 1992-10-27 | Sony Corp | フイルタ回路 |
| US5424663A (en) * | 1993-04-22 | 1995-06-13 | North American Philips Corporation | Integrated high voltage differential sensor using the inverse gain of high voltage transistors |
| US6600372B2 (en) | 2000-12-22 | 2003-07-29 | Intersil Americas Inc. | Attenuator control circuit |
| KR20040005106A (ko) * | 2002-07-08 | 2004-01-16 | 엘지전자 주식회사 | 전력합성기 및 커플러를 이용한 감쇄기 |
| JP2004072462A (ja) * | 2002-08-07 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 信号出力回路 |
| FR3029717A1 (ja) * | 2014-12-09 | 2016-06-10 | St Microelectronics Crolles 2 Sas |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3522443A (en) * | 1967-05-10 | 1970-08-04 | Rca Corp | Limiting network |
| JPS5033753B1 (ja) * | 1971-02-05 | 1975-11-01 | ||
| JPS4846249A (ja) * | 1971-10-12 | 1973-07-02 | ||
| US3763436A (en) * | 1971-12-27 | 1973-10-02 | Us Navy | Amplitude independent time of arrival detector |
| US4105942A (en) * | 1976-12-14 | 1978-08-08 | Motorola, Inc. | Differential amplifier circuit having common mode compensation |
| JPS552769A (en) * | 1978-06-22 | 1980-01-10 | Tokyo Netsu Shiyori Kogyo Kk | Washing method for metal |
| JPS5636809A (en) * | 1979-09-03 | 1981-04-10 | Sumitomo Electric Industries | Insulated electric wire |
-
1983
- 1983-03-31 NL NL8301139A patent/NL190885C/xx not_active IP Right Cessation
-
1984
- 1984-03-16 US US06/590,095 patent/US4625131A/en not_active Expired - Fee Related
- 1984-03-26 EP EP84200423A patent/EP0121278B1/en not_active Expired
- 1984-03-26 DE DE8484200423T patent/DE3464681D1/de not_active Expired
- 1984-03-28 CA CA000450702A patent/CA1204179A/en not_active Expired
- 1984-03-30 JP JP59061243A patent/JPS59185419A/ja active Granted
-
1988
- 1988-02-05 SG SG96/88A patent/SG9688G/en unknown
- 1988-05-12 HK HK348/88A patent/HK34888A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NL8301139A (nl) | 1984-10-16 |
| DE3464681D1 (en) | 1987-08-13 |
| NL190885B (nl) | 1994-05-02 |
| HK34888A (en) | 1988-05-20 |
| EP0121278B1 (en) | 1987-07-08 |
| NL190885C (nl) | 1994-10-03 |
| US4625131A (en) | 1986-11-25 |
| CA1204179A (en) | 1986-05-06 |
| JPS59185419A (ja) | 1984-10-22 |
| SG9688G (en) | 1988-07-01 |
| EP0121278A1 (en) | 1984-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061900A (en) | Self-zeroing amplifier | |
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US4591739A (en) | Impedance conversion circuit | |
| JPH0326563B2 (ja) | ||
| JPH0544845B2 (ja) | ||
| JPH0588563B2 (ja) | ||
| EP0484129B1 (en) | Sample-and-hold circuit | |
| EP0124918B1 (en) | Current-source arrangement | |
| US4178558A (en) | DC Level clamping circuit | |
| US5142245A (en) | Power amplifier for rectangular input signals | |
| US5576638A (en) | Level shift circuit with DC component extraction and controlled current mirrors | |
| JPS62292076A (ja) | 周期信号の基準レベル調整回路 | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| US4380739A (en) | Electronic differential controller | |
| US4314326A (en) | Rectifying circuit with zero correction | |
| US4868429A (en) | Circuit arrangement for generating a limited current | |
| US6002296A (en) | Filter circuit with an intermittent constant current with constant period | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH0575408A (ja) | 電圧遷移回路 | |
| EP0398065A2 (en) | Monolithically integratable differential operational amplifier | |
| CA2055858C (en) | Holding circuit | |
| JP3922737B2 (ja) | サンプルアンドホールド回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2569944B2 (ja) | カレントミラー回路 | |
| US5834963A (en) | Circuit configuration for parameter adjustment |