JPH0358027A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、液晶表示装置に係り，特に、液晶表示装置の
液晶表示部と外部駆動回路との接続用端子および測定用
端子の構造に関する。 〔従来の技術〕 例えば、アクティブ・マトリックス方式の液晶表示装置
は，マトリクス状に配列された複数の画素電極の各々に
対応して非線形素子（スイッチング素子）を設けたもの
である．各画素における液晶は理論的には常時駆動（デ
ューティ比１．０）されているので、時分割駆動方式を
採用している、いわゆる単純マトリクス方式と比べてア
クティブ方式はコントラストが良く，特にカラーでは欠
かせない技術となりつつある。スイッチング素子として
代表的なものとしては薄膜トランジスタ（ＴＰＴ）があ
る． ＴＰＴとｉｉ［素電極とを画素の一構或要素とする液晶
表示装置は、マトリックス状に複数の画素が配置された
液晶表示部（液晶表示パネル）ｔｔ有している．液晶表
示部の各画素は、隣接する２本の走査信号線（ゲート信
号線または水平信号線とも称す）と隣接する２本の映像
信号線（ドレイン信号線または垂直信号線とも称す）と
の交差領域内に配置されている。走査信号線は、列方向
（水平方向）に延在し、かつ、行方向（垂直方向）に複
数本配列されている。一方、映像信号線は、走査信号線
と交差する行方向に延在し、かつ，列方向に複数本配列
されている。 液晶表示部は、薄膜トランジスタ、透明画素電極、薄膜
トランジスタの保護膜、配向膜が順次設けられた下部透
明ガラス基板と、カラーフィルタ、カラーフィルタの保
護膜、共通透明画素電極、配向膜が順次設けられた上部
透明ガラス基板と、両基板間に封入、封止された液晶と
、該液晶を封止するシール材とによって構威されている
．なお、ＴＰＴを使用したアクティブ・マトリクス液品
表示装置は、例えば「冗長構或を採用した１２。５型ア
クティブ・マトリクス方式カラー液晶ディスプレイ」，
日経エレクトロニクス，１９３〜２１０頁、１９８６年
１２月１５日、日経マグロウヒル社発行、で知られてい
る。 〔発明が解決しようとする課題〕 従来の液晶表示装置では、下部透明ガラス基板上に形成
された走査信号線および映像信号線のうち、映像信号線
が下部透明ガラス基板の両側に弓き出され、それらの各
端部に交互に接続用端子および配線抵抗や断線等をチェ
ックする測定用端子が設けられている． 第１２図（Ａ）、（Ｂ）は、それぞれ従来の端子の構造
を示す平面図および断面図である。第１２図（Ｃ）は、
信号線が基板の両側に引き出され、交互に接続用端子お
よび測定用端子が設けられている様子を示す平面図であ
る． ＳＯＢｌは下部透明ガラス基板、ＳＵＢ２は上部透明ガ
ラス基板、ＣＴは接続用端子、ＭＴは測定用端子、ＳＬ
は液晶のシール材、ＥＣは電食発生場所である。また、
（Ｃ）図において、ＤＬは映像信号線，ＧＬは走査信号
線である。 従来は、測定用端子ＭＴを設けたことにより，端子間ピ
ッチ（ＣＴとＭＥとのピッチ）が接続用端子間ピッチの
１７２となり、従って電界強度が２倍となる．また、フ
リッカレス關動するため、隣り合う端子には位相がｌ８
◇度異なる信号を加えている。これにより、隣り合う端
子間の電位差はさらに２倍となる。このような状況のも
とで、従来は、付着した水滴等に起因する端子間のリー
ク電流，特に高温多湿の環境下におけるリーク電流によ
る電食の問題が配慮されておらず、電食による配線の断
線という問題があった． 本発明の目的は、端子間のリーク電流を抑制し、電食を
抑制することにある． 本発明の前記ならびにその他の目的と新規な特徴は，本
明細書の記述及び添付図面によって明らかになるであろ
う． 〔課題を解決するための手段〕 上記の課題を達成するために、本発明の液晶表示装置は
、所定の間隔を隔てて重ね合わせられた第１および第２
の透明基板と、上記両基板間の縁周囲に沿って設けられ
たシール材と，上記両基板間に封入され，上記シール材
により封止された液晶と、上記一方の基板上に複数本配
列された各画素の駆動用配線とを具備し、上記配線の一
端には接続用端子、他端には測定用端子が設けられ、上
記接続用端子と上記測定用端子とはその配線の伸びる方
向と直角の方向に交互に配置され、かつ上記測定用端子
の先端部が上記シール材の内側に位置していることを特
徴とする。 また、上記測定用端子の先端部が保護膜で覆われ、かつ
上記保護膜の外縁部が上記シール材の内側に位置してい
ることを特徴とする。 第１図（Ａ）．（Ｂ）は、それぞれ本発明の構威の一例
を示す平面図および断面図である。 ＳＵＢ１は下部透明ガラス基板、ＳＵＢ２は上部透明ガ
ラス基板、ＣＴは接続用端子、ＭＴは測定用端子、ＳＬ
は液晶のシール材、ＰＳＶＩは保護膜である。測定用端
子ＭＴの先端部がシール材ＳＬの内側にあり、保護膜Ｐ
ＳＶＩの外縁部がシール材ＳＬの内側に位置し、保護膜
ＰＳＶＩが測定用端子ＭＴの先端部を覆っている。 〔作用〕 測定用端子の先端部が上記シール材の内側に位置してい
るので、電食を防止できる。すなわち、測定用端子の先
端部がシール材の内側にあり、上部透明ガラス基板の外
側に出ていないので、外側に存在する端子間の距離が３
倍になり、電界強度が１／３になる．また，配線は１本
毎に極性を反転させた倍号で恥動されるが、外側には接
続用端子しか存在せず、それらの電位は同極性電位とな
るので、さらに電位差を低減できる。シール材は、測定
用端子の先端部を外部の湿度から遮断し、保護する。ま
た、電食に対し、最も弱い部分である保護膜の外縁部が
シール材の内側に位置し、この保護膜で測定用端子の先
端部を覆っているので、端子間のリーク電流をさらに低
減し、電食を抑制できる。なお、測定用端子を有するの
で，配線抵抗の測定も可能である。 〔実施例〕 以下，本発明の構成について，アクティブ・マトリクス
方式のカラー液晶表示装置に本発明を適用した実施例と
ともに説明する． なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第１１図は、本発明が適用される液晶表示モジュールの
一部切断平面図である。 ５は上シールドケース、６は下シールドケース、７は上
シールドケース５に設けられた液晶表示窓、工は液晶表
示窓７に取り付けられた液晶表示パネル、１９は外部か
らの信号を入力するＦＰＣ　（フレキシブルプリント配
線基板）、１８は位置決め用穴、１６はリベット、１５
はリベット用孔、１７はリベット取り付け部のシールド
ケース５、６に設けられた凹部である．上下２枚のシー
ルドケース５，６は組み合わされ、複数のリベット１６
および半田付けによって固定されている。２は液晶表示
バネル１を廓動させるための關動ＩＣ、３は駆動ＩＣ２
が実装されたＴＡＢ（テープオートメイテイドボンデイ
ング）、４はＴＡＢ３が実装されたプリント配線基板（
Ｐ’ＣＢ），９は液晶表示パネル１の接続用端子（入力
端子）であり，ＴＡＢ３の出力端子と接続される。 第２Ａ図は本発明が適用されるアクティブ・マトリクス
方式カラー液晶表示装置の一画素とその周辺を示す平面
図であり、第２Ｂ図は第２Ａ図のｎＢ−■Ｂ切断線にお
ける断面と表示パネルのシール部付近の断面を示す図で
あり、第２Ｃ図は第２Ａ図のｎｃ−ｎｃ切断線における
断面図である。 また，第３図（要部平面図）には，第２Ａ図に示す画素
を複数配置したときの平面図を示す。 《画素配置》 第２Ａ図に示すように、各画素は、隣接する２本の走査
信号線（ゲート信号線又は水平信号線）ＧＬと、隣接す
る２本の映像信号線（ドレイン信号線又は垂直信号線）
ＤＬとの交差領域内（４本の信号線で囲まれた領域内）
に配置されている。各画素は薄膜トランジスタＴＰＴ．
画素電極ＩＴＯ１及び付加容量Ｃ　ａｄｄを含む．走査
信号＠ＧＬは、列方向に延在し、行方向に複数本配置さ
れている．映像信号線ＤＬは、行方向に延在し、列方向
に複数本配置されている。 《パネル断面全体構造》 第２Ｂ図に示すように、液晶層ＬＣを基準に下部透明ガ
ラス基板ＳＵＢＩ側には薄膜トランジスタＴＰＴ及び透
明画素電極ＩＴＯＩが形或され、上部透明ガラス基板Ｓ
ＵＢ２側には、カラーフィルタＦＩＬ、遮光用ブラック
マトリクスパターンＢＭが形威されている。下部透明ガ
ラス基板ＳＵＢ１側は、例えば、１．１　［ｍｍ］程度
の厚さで構成されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板ＳＵＢＩ及びＳＵＢ２の左側縁部
分を、右側は、透明ガラス基板ＳＵＢＩ及びＳＵＢ２の
右側縁部分を示し、それぞ外部引出配線のうちの測定用
端子が存在する部分の断面を示している。 第２Ｂ図の左側、右側の夫々トこ示すシール材ＳＬは、
液晶ＬＣを封止するように構或されており、液晶封入口
（図示していない）を除く透明ガラス基板ＳＵＢＩ及び
ＳＵＢ２の緑周囲全体に沿って形威されている。シール
材ＳＬは，例えば、エポキシ樹脂で形成されている． 下部透明ガラス基板ＳＵＢＩ上には映像信号線ＤＬと走
査信号線ＧＬが各画素に対応してそれぞれ縦横方向に複
数本配列されている（第８図の等価回路図参照）．各映
像信号線ＤＬの一端には接続用端子（図示せず，第ｌ図
（Ａ）参照）、他端には配線抵抗の測定用端子ＭＴが設
けられ、接続用端子と測定用端子ＭＴとは映像信号線Ｄ
Ｌの伸びる方向と直角の方向に交互に配置されている．
測定用端子ＭＴの先端部は図示のようにシール材ＳＬの
内側に位置しており、上部透明ガラス基板ＳＵＢ２の外
側に出ていないので、外側に存在する端子（接続用端子
）間の距離が従来と比較して３倍になり，電界強度が１
／３になる．また，映像信号線ＤＬは、１本毎に極性を
反転させた信号で寵動されるが、外側には接続用端子し
か存在せず、それらの電位は同極性電位となるので、さ
らに電位差を低減できる。シール材ＳＬは、測定用端子
ＭＴの先端部を外部の湿度から遮断し、保護する．また
、電食に対し、最も弱い部分である保護膜ＰＳＶ１の外
縁部がシール材ＳＬの内側に位置し、この保護膜ＰＳＶ
Ｉで測定用端子ＭＴの先端部を覆っているので、端子間
のリーク電流をさらに低減できる．従って、隣接する測
定用端子間の電食が防止でき、また外側の接続用端子間
も同極性電位でかつ距離が大きいので電食を抑制できる
．なお、測定用端子ＭＴを有するので，下部透明ガラス
基板ＳＵＢＩと上部透明ガラス基板ＳＵＢ２を組み立て
る前に映像信号線ＤＬの配線抵抗の測定や断線のチェッ
クが可能である。 前記上部透明ガラス基板ＳＵＢＺ側の共通透明画素電極
ＩＴＯ２は、少なくとも一個所において、銀ペースト材
ＳＩＬによって、下部透明ガラス基板ＳＵＢＩ側に形威
された外部引出配線に接続されている。この外部引出配
線は、前述したゲート電極ＧＴ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２の夫々と同一製造工程で形威される。 配向膜ＯＲＩＩ及びＯＲＩ２、透明画素電極工ＴＯ、共
通透明画素電極ＩＴＯ、保護膜ＰＳＶＩ及びＰＳＶ２、
絶＠ｌｌ［ＧＩの夫々の層は、シール材ＳＬの内側に形
威される．偏光板ＰＯＬは、下部透明ガラス基板ＳＵＢ
Ｉ、上部透明ガラス基板ＳＵＢ２の夫々の外側の表面に
形威されている．液晶ＬＣは、液晶分子の向きを設定す
る下部配向膜ＯＲＩＩ及び上部配向膜ＯＲＩ２の間に封
入され、シール部ＳＬよってシールされている．下部配
向膜ＯＲＩＩは、下部透明ガラス基板ＳＵＢ１側の保護
膜ＰＳＶＩの上部に形威される．上部透明ガラス基板Ｓ
ＵＢ２の内側（液晶側）の表面には、遮光膜ＢＭ、カラ
ーフィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画素電極
（ＣＯＭ）ＩＴ０２及び上部配向膜ＯＲＩ２が順次積層
して設けられている． この液晶表示装置は、下部透明ガラス基板ＳＵＢｌ側、
上部透明ガラス基板ＳＵＢＺ側の夫々の層を別々に形或
し、その後、上下透明ガラス基板ＳＵＢ１及びＳＵＢ２
を重ね合せ、両者間に液晶ＬＣを封入することによって
組み立てられる。 《薄膜トランジスタＴＦＴ＞ 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソースードレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され，薄膜トランジスタ（分割薄膜ト
ランジスタ）ＴＦＴＩ，ＴＦＴ２及びＴＦＴ３で構威さ
れている．薄膜トランジスタＴＦＴＩ−ＴＦＴ３の夫々
は、実質的に同一サイズ（チャンネル長と幅が同じ）で
構威されている。 この分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々は、主に，ゲート電極ＧＴ、ゲート絶縁［１ｉＧＩ
、ｉ型（真性、ｉｎｔｒｉｎｓｉｃ、導電型決定不純物
がドープされていない）非晶質Ｓｉ半導体層Ａｓ、一対
のソース電極ＳＤ１及びドレイン電極ＳＤ２で構成され
ている．なお、ソース・ドレインは本来その間のバイア
ス極性によって決まり、本表示装置の回路ではその極性
は動作中反転するので、ソース・ドレインは動作中入れ
替わると理解されたい。しかし以下の説明でも、便宜上
一方をソース，他方をドレインと固定して表現する．《
ゲート電極ＧＴ＞ ゲート電極ＧＴは、第４図（第２Ａ図の層ｇ１、ｇ２及
びＡｓのみを描いた平面図）に詳細に示すように、走査
信号線ＧＬから垂直方向（第２Ａ図及び第４図において
上方向）に突出する形状で構威されている（丁字形状に
分岐されている）．ゲート電極ＧＴは，薄膜トランジス
タＴＰＴＩ〜ＴＦＴ３の夫々の形威領域まで突出するよ
うに構成されている．薄膜トランジスタＴＰＴ１〜ＴＦ
Ｔ３の夫々のゲート電極ＧＴは、一体に（共通ゲート電
極として）構成されており，走査信号線ＯＬに連続して
形或されている。ゲート電極ＧＴは、薄膜トランジスタ
ＴＦＴＯ形或領域において大きい段差を作らないように
、単層の第工導電膜ｇ１で構或する．第１導電膜ｇ１は
、例えばスパッタで形威されたクロム（Ｃｒ）膜を用い
、１０００［Ａ　］程度の膜厚で形威する． このゲート電極ＧＴは、第２Ａ図、第２Ｂ図及び第４図
に示されているように，半導体層Ａｓを完全に覆うよう
（下方からみて）それより太き目に形或される。従って
、基板ＳＵＢＩの下方に蛍光灯等のバックライトＢＬを
取付けた場合、この不透明のＣｒゲート電極ＧＴが影と
なって、半導体層ＡＳにはバックライト光が当たらず、
光照射による導電現象すなわちＴＰＴのオフ特性劣化は
起きにくくなる。なお、ゲート電極ＧＴの本来の大きさ
は、ソース・ドレイン電極ＳＤＩとＳＤ２間をまたがる
に最低限必要な（ゲート電極とソース・ドレイン電極の
位置合わせ余裕分も含めて）幅を持ち、チャンネル幅Ｗ
を決めるその奥行き長さはソース・ドレイン電極間の距
離（チャンネル長）Ｌとの比、即ち相互コンダクタンス
ｇｍを決定するファクタＷ／Ｌをいくつにするかによっ
て決められる． 本実施例におけるゲート電極の大きさは勿論、上述した
本来の大きさよりも大きくされる。 ゲート電極ＧＴのゲート及び遮光の機能面からだけで考
えれば、ゲート電極及びその配ｉ１１ＧＬは単一の層で
一体に形威しても良く、この場合不透明導電材料として
Ｓｉを含有させたＡｔ，純Ａｌ．及びＰｄを含有させた
Ａ１等を選ぶことができる．《走査信号線ＧＬ》 前記走査信号線ＧＬは、第１導電膜ｇ１及びその上部に
設けられた第２導電膜ｇ２からなる複合膜で構威されて
いる。この走査信号線ＧＬの第１導電膜ｇ１は、前記ゲ
ート電極ＧＴの第１導電膜ｇ１と同一製造工程で形威さ
れ、かつ一体に構威されている．第２導電ＭＡ　ｇ　２
は、例えば，スバッタで形威されたアルミニウム（Ａｆ
ｉ）膜を用い、２０００〜４０００ＣＡ　］程度の膜厚
で形戒する．第２導電膜ｇ２は、走査信号線ＧＬの抵抗
値を低減し、信号伝達速度の高速化（画素の情報の書込
特性向上）を図ることができるように構威されている。 また、走査信号線ＧＬは、第１導電膜ｇ１の幅寸法に比
べて第２導電膜ｇ２の幅寸法を小さく構威している．す
なわち、走査信号線ＧＬは、その側壁の段差形状がゆる
やかになっている．《ゲート絶縁膜ａＸ＞ 絶縁膜ＧＩは、薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々のゲート絶縁膜として使用される．絶緑膜Ｇ工は、
ゲート電極ＧＴ及び走査信号線ＧＬの上層に形威されて
いる．絶縁膜ＧＩは、例えば、プラズマＣＶＤで形威さ
れた窒化珪素膜を用い、３０００［Ａ　］程度の膜厚で
形成する．《半導体層Ａｓ＞ ｉ型半導体層ＡＳは、第４図に示すように、複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の夫々のチ
ャネル形或領域として使用される。 ｉ型半導体層Ａｓは、アモーファスシリコン膜又は多結
晶シリコン膜で形成し、約１８００［Ａ］程度の膜厚で
形或する． このｉ型半導体層ＡＳは、供給ガスの戒分を変えてＳｉ
，Ｎ．ゲート絶縁膜ＧＩの形戊に連続して、同じプラズ
マＣＶＤ装置で、しかもその装置から外部に露出するこ
となく形威される。また、オーミックコンタクト用のＰ
をドープしたＮ“層ｄｏ（第２Ｂ図）も同様に連続して
約４００［人］の厚さに形成される．しかる後下側基板
ＳＵＢ１はｃＶＤ装置から外に取り出され、写真処理技
術により、Ｎ＋層ｄｏ及びｉ層ＡＳは第２Ａ図、第２Ｂ
図及び第４図に示すように独立した島にパターニングさ
れる． ｉ型半導体層ＡＳは、第２Ａ図及び第４図に詳細に示す
ように、走査信号線ＧＬと映像信号線ＤＬとの交差部（
クロスオーバ部）の両者間にも設けられている．この交
差部ｉ型半導体ＩＡｓは、交差部における走査信号線Ｇ
Ｌと映像信号線ＤＬとの短絡を低減するように構威され
ている。 《ソース・ドレイン電極ＳＤ１、ＳＤ２：）複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の夫々のソ
ース電極ＳＤ１とドレイン電極ＳＤ２とは、第２Ａ図、
第２Ｂ図及び第５図（第２Ａ図の層ｄ１〜ｄ３のみを描
いた平面図）で詳細に示すように、半導体層ＡＳ上に夫
々離隔して設けられている． ソース電極ＳＤ１、ドレイン電極ＳＤ２の夫々は、Ｎ＋
型半導体層ｄｏに接触する下層側から、第１導電膜ｄｉ
．第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせて
構威されている．ソース電極ＳＤＩの第１導電膜ｄ１、
第２導電膜ｄ２及び第３導電膜ｄ３は、ドレイン電極Ｓ
Ｄ２の夫々と同一製造工程で形成される。 第１導電膜ｄｉは、スパッタで形戊したクロム膜を用い
、５００〜１０００［λコの膜厚（本実施例では、６０
０［λコ程度の膜厚）で形或する．クロム膜は、膜厚を
厚く形或するとストレスが大きくなるので、２０００［
人］程度の膜厚を越えない範囲で形或する。 クロム膜は、Ｎ０型半導体ＪｉｌｄＯとの接触が良好で
ある。クロム膜は、後述する第２導電［ｄ２のアルミニ
ウムがＮ＋型半導体層ｄｏに拡散することを防止する，
所謂パリ７層を構或する，第１導電膜ｄ１としては、ク
ロム膜の他に、高融点金属（ＭｏｔＴＬＴａ−Ｗ）膜，
高融点金属シリサイド（ＭｏＳｉ，，ＴｉＳｉ，，Ｔａ
Ｓｉ，，ＷＳｉ，）膜で形威してもよい． 第１導電膜ｄ１を写真処理でパターニングした後、同じ
写真処理用マスクで或は第１導電膜ｄ１をマスクとして
Ｎ＋層ｄＯが除去される。つまり、ｉ　ＭＡ　Ｓ上に残
っていたＮ＋層ｄｏは第１導電膜ｄ１以外の部分がセル
ファラインで除去される。 このとき、Ｎ“層ｄｏはその厚さ分は全て除去されるよ
うエッチされるのでｉ層Ａｓも若干その表面部分でエッ
チされるが、その程度はエッチ時間で制御すれば良い。 しかる後第２導電膜ｄ２が、アルミニウムのスパッタリ
ングで３０００〜４０００［Ａ］の膜厚（本実施例では
、３０００　［λ］程度の膜厚）に形威される。アルミ
ニウム膜は、クロム膜に比べてストレスが小さく、厚い
膜厚に形或することが可能で、ソース電極ＳＤＩ、ドレ
イン電極ＳＤ２及び映像信号線ＤＬの抵抗値を低減する
ように構威されている。第２導電膜ｄ２としては、アル
ミニウム膜の他に、シリコン（Ｓｉ）や銅（Ｃ　ｕ）を
添加物として含有させたアルミニウム膜で形或してもよ
い． 第２導電膜ｄ２の写真処理技術によるバターニング後第
３導電膜ｄ３が形威される．この第３導電膜ｄ３はスパ
ッタリングで形威された透明導電膜（Ｉｎｄｕｉｍ−Ｔ
ｉｎ−Ｏｘｉｄｅ　Ｉ　Ｔ　Ｏ　：ネサ膜）から或り、
１０００〜２０００　［人コの膜厚（本実施例では、１
２００　［　Ａコ程度の膜厚）で形戒される。この第３
導電１ｌｄ３は、ソース電極ＳＤＩ、ドレイン電極ＳＤ
２及び映像信号線ＤＬを構或すると共に、透明画素電極
ＩＴＯＩを構或するようになっている。 ソース電極ＳＤ１の第１導電膜ｄ１、ドレイン電極ＳＤ
２の第１導電膜ｄｉの夫々は，上層の第２導電膜ｄ２及
び第３導電膜ｄ３に比べて内側に（チャンネル領域内に
）大きく入り込んでいる。 つまり、これらの部分における第１導電膜ｄｉは、／ｌ
ｄ２．ｄ３とは無関係に薄膜トランジスタＴＰＴのゲー
ト長Ｌを規定できるように構戊されている。 ソース電極ＳＤＩは、前記のように、透明画素電極ＩＴ
ＯＩに接続されている．ソース電極ＳＤＩは，ｉ型半導
体層ＡＳの段差形状（第１導Ｗ１膜ｇ１の膜厚、Ｎ＋層
ｄｏの膜厚及びｉ型半導体層Ａｓの膜厚とを加算した膜
厚に相当する段差）に沿って構威されている。具体的に
は、ソース電極ＳＤＩは、ｉ型半導体層Ａｓの段差形状
に沿って形威された第１導電膜ｄ１と、この第１導電膜
ｄ１の上部にそれに比べて透明画素電ｉＩＴＯ１と接続
される側を小さいサイズで形威した第２導電膜ｄ２と、
この第２導電膜から露出する第ｌ導電膜ｄ１に接続され
た第３導電膜ｄ３とでｉｆｉされている。ソース電極Ｓ
ＤＩの第２導電膜ｄ２は、第１導電膜ｄｉのクロム膜が
ストレスの増大から厚く形或できず、ｉ型半導体層ＡＳ
の段差形状を乗り越えられないので、このｉ型半導体層
Ａｓを乗り越えるために構成されている。つまり、第２
導電膜ｄ２は、厚く形戒することでステップ力バレッジ
を向上している。第２導電膜ｄ２は、厚く形或できるの
で、ソース電極ＳＤＩの抵抗値（ドレイン電極ＳＤ２や
映像信号線ＤＬについても同様）の低減に大きく寄与し
ている．第３導電膜ｄ３は、第２導電膜ｄ２のｉ型半導
体層Ａ　Ｓに起因する段差形状を乗り越えることができ
ないので、第２導電膜ｄ２のサイズを小さくすることで
露出する第１導電膜ｄ１に接続するように構威されてい
る。第１導電膜ｄ１と第３導電膜ｄ３とは、接着性が良
好であるばかりか、両者間の接続部の段差形状が小さい
ので、確実に接続することができる。 《画素電極Ｉ　Ｔｏ　１＞ 前記透明画素電極ＩＴＯＩは、各画素毎に設けられてお
り、液晶表示部の画素電極の一方を構成する．透明画素
電極ＩＴ○１は、画素の複数に分割された薄膜トランジ
スタＴＰＴＩ〜ＴＦＴ３の夫々に対応して３つの透明画
素電極（分割透明画素電極）Ｅｌ、Ｅ２、Ｅ３に分割さ
れている。透明画素電極Ｅ１〜Ｅ３は、各々、薄膜トラ
ンジスタＴＰＴのソース電極ＳＤ１に接続されている。 透明画素電極Ｅ１〜Ｅ３の夫々は、実質的に同一面積と
なるようにバターニングされている。 このように、１画素の薄膜トランジスタＴＰＴを複数の
薄膜トランジスタＴＰＴＩ〜ＴＦＴ３に分割し、この複
数に分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々に複数に分割した透明画素電極Ｅｌ−Ｅ３の夫々を
接続することにより、分割された一部分（例えば、ＴＦ
Ｔ１）が点欠陥になっても、画素全体でみれば点欠陥で
なくなる（ＴＦＴ２及びＴＦＴ３が欠陥でない）ので，
点欠陥の確率を低減することができ、また欠陥を見にく
くすることができる。 また、前記画素の分割された透明画素電極Ｅ１〜Ｅ３の
夫々を実質的に同一面積で構成することにより、透明画
素電極Ｅ１〜Ｅ３の夫々と共通透明画素電極ＩＴＯ２と
で構威される夫々の液晶容量（Ｃｐｉｘ）を均一にする
ことができる．《保護膜ＰＳＶ１＞ 薄膜トランジスタＴＰＴ及び透明画素電極ＩＴ○１上に
は、保護ｖＡＰｓＶＩが設けられている．保護膜ＰＳＶ
Ｉは、主に、薄膜トランジスタＴＰＴを湿気等から保護
するために形威されており、透明性が高くしかも耐湿性
の良いものを使用する。 保護膜ＰＳＶＩは、例えば，プラズマＣＶＤで形或した
酸化珪素膜や窒化珪素膜で形成されており、８０００［
Ａ　］程度の膜厚で形成する。 《遮光膜ＢＭ》 上部基板ＳＵＢ２側には、外部光（第２Ｂ図では上方か
らの光）がチャネル形或領域として使用されるｉ型半導
体層ＡＳに入射されないように、遮蔽膜Ｂ　Ｍ　ｆＪ＜
設けられ，第６図のハンチングに示すようなパターンと
されている。なお、第６図は第２Ａ図におけるＩＴＯ膜
層ｄ３、フィルタ層ＦＩＬ及び遮光膜ＢＭのみを描いた
平面図である。 遮光膜ＢＭは、光に対する遮蔽性が高い、例えば、アル
ミニウム膜やクロム膜等で形成されており、本実施例で
は、クロム膜がスパッタリングで１３００［Ａ］程度の
膜厚に形威される。 従って、ＴＰＴＩ〜３の共通半導体層ＡＳは上下にある
遮光膜ＢＭ及び大き目のゲー１−電極ＧＴによってサン
ドインチにされ，その部分は外部の自然光やバックライ
ト光が当たらなくなる。遮光膜ＢＭは第６図のハッチン
グ部分で示すように、画素の周囲に形威され、つまり遮
光膜ＢＭは格子状に形威され（ブラックマトリクス）、
この格子で１画素の有効表示領域が仕切られている。従
って、各画素の輪郭が遮光膜ＢＭによってはっきりとし
コントラストが向上する。つまり遮光膜ＢＭは、半導体
層Ａｓに対する遮光とブラックマトリクスとの２つの機
能をもつ。 なお、パックライトをＳＵＢ２側に取り付け、ＳＵＢＩ
＠：Ｉｌ！奈側（外部露出側）とすることもできる． 《共通電極ＩＴＯ２）） 共通透明画素電極ＩＴ○２は、下部透明ガラス基板ＳＵ
ＢＩ側に画素毎に設けられた透明画素電極ＩＴＯＩに対
向し、液晶の光学的な状態は各画素電極ＩＴＯ１と共通
電極ＩＴＯＺ間の電位差（電界）に応答して変化する。 この共通透明画素電極ＩＴＯ２には、コモン電圧Ｖ　ｃ
ｏｗが印加されるように構威されている．コモン電圧Ｖ
　ｃｏｗは，映像信号線ＤＬに印加されるロウレベルの
闘動電圧Ｖ　ｄ　ｗｉｎとハイレベルの昶動電圧Ｖ　ｄ
　ｗａｘとの中間電位である． 《カラーフィルタＦ　Ｉ　Ｌ） カラーフィルタＦＩＬは、アクリル樹脂等の樹脂材料で
形威される染色基材に染料を着色して構威されている。 カラーフィルタＦＩＬは、画素に対向する位置に各画素
毎にドット状に形成され（第７図），染め分けられてい
る（第７図は第３図の第３導電膜層ｄ３とカラーフィル
タ，ＩＦＩＬのみを描いたもので、Ｒ，Ｇ，Ｂの各フィ
ルターはそれぞれ、４５’　　　１３５°、クロスのハ
ッチを施してある）．カラーフィルタＦＩＬは第６図に
示すように画素電極ＩＴＯＩ　（Ｅｌ〜Ｅ３）の全てを
覆うように太き目に形威され、遮光膜ＢＭはカラーフィ
ルタＦＩＬ及び画素電極ＩＴ○１のエッジ部分と重なる
よう画素電極ＩＴ○１の周縁部より内側に形威されてい
る。 カラーフィルタＦＩＬは、次のように形成することがで
きる．まず、上部透明ガラス基板ＳＵＢ２の表面に染色
基材を形威し，フォトリングラフィ技術で赤色フィルタ
形威領域以外の染色基材を除去する．この後，染色基材
を赤色染料で染め、固着処理を施し，赤色フィルタＲを
形或する。次に，同様な工程を施すことによって、緑色
フィルタＧ、青色フィルタＢを順次形或する。 保護膜ＰＳＶ２は、前記カラーフィルタＦＩＬを異なる
色に染め分けた染料が液晶ＬＣに漏れることを防止する
ために設けられている．保護膜ＰＳＶ２は、例えば、ア
クリル樹脂，エポキシ樹脂等の透明樹脂材料で形成され
ている． 《画素配列》 前記液晶表示部の各画素は、第３図及び第７図に示すよ
うに、走査信号線ＧＬが延在する方向と同一列方向に複
数配置され、画素列Ｘｉ，Ｘ２，Ｘ３，Ｘ４，・・・の
夫々を構威している．各画素列Ｘ１，Ｘ２，Ｘ３，Ｘ４
，・・・の夫々の画素は、薄膜トランジスタＴＦＴＩ〜
ＴＦＴ３及び透明画素電極Ｅ１〜Ｅ３の配置位置を同一
に構威している．つまり，奇数画素列Ｘｉ，Ｘ３，・・
・の夫々の画素は、薄膜トランジスタＴＰＴ１〜ＴＦＴ
３の配置位置を左側、透明画素電極Ｅ１〜Ｅ３の配置位
置を右側に構威している．奇数画素列Ｘｉ，Ｘ３，・・
・の夫々の行方向の隣りの偶数画素列Ｘ２，Ｘ４，・・
・の夫々の画素は、奇数画素列Ｘｉ，Ｘ３，・・・の夫
々の画素を前記映像信号線ＤＬの延在方向を基準にして
線対称でひっくり返した画素で構或されている．すなわ
ち、画素列Ｘ２，Ｘ４，・・・の夫々の画素は、薄膜ト
ランジスタＴＰＴＩ　ＮＴＦＴ３の配置位置を右側、透
明画素電極Ｅ１〜Ｅ３の配置位置を左側に構威している
．そして、画素列Ｘ２，Ｘ４，・・・の夫々の画素は，
画素列Ｘｉ，Ｘ３，・・・の夫々の画素に対し、列方向
に半画素間隔移動させて（ずらして）配置されている．
つまり、画素列Ｘの各画素間隔を１．０（１．０ピッチ
）とすると，次段の画素列Ｘは、各画素間隔を１．０と
し、前段の画素列Ｘに対して列方向に０．５画素間隔（
０．５ピッチ）ずれている。 各画素間を行方向に延在する映像信号線ＤＬは、各画素
列Ｘ間において、半画素間隔分（０．５ピッチ分）列方
向に延在するように構威されている。 その結果，第７図に示すように、前段の画素列Ｘの所定
色フィルタが形成された画素（例えば、画素列Ｘ，の赤
色フィルタＲが形威された画素）と次段の画素列Ｘの同
一色フィルタが形成された画素（例えば、画素列Ｘ４の
赤色フィルタＲが形威された画素）とが１。５画素間隔
（１．５ピッチ）離隔され，また、ＲＧＢのカラーフィ
ルタＦＩＬは三角形配置となる。カラーフィルタＦＩＬ
のＲＧＢの三角形配置構造は、各色の混色を良くするこ
とができるので、カラー画像の解像度を向上することが
できる． また、映像信号線ＤＬは、各画素列Ｘ間において，半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線ＤＬと交差しなくなる．したがって、映像信号線Ｄ
Ｌの引き回しをなくしその占有面積を低減することがで
き，又映像信号線ＤＬの迂回をなくし多層配線構造を廃
止することができる． 《表示パネル全体等価回路》 この液晶表示部装置の等価回路を第８図に示す．ＸｉＧ
，Ｘｉ＋ＩＧ，・・・は、緑色フィルタＧが形威される
ｉＩ！ｉｌに接続された映像信号線ＤＬである．ＸｉＢ
，Ｘｉ＋ＩＢ，・・・は、青色フィルタＢが形威される
ｉＩ素に接続された映像信号線ＤＬである．Ｘｉ＋ＩＲ
，Ｘｉ＋２Ｒ，・・・は、赤色フィルタＲが形威される
画素に接続された映像信号線ＤＬである．これらの映儂
信号線ＤＬは、両側に交互に引き出され，２つの映像信
号轄動回路で選択される．Ｙｉは第３図及び第７図に示
す画素列Ｘ１を選択する走査信号線ＯＬである。同様に
、Ｙｉ＋１，Ｙｉ＋２，・・・の夫々は、画素列Ｘ２，
Ｘ３，・・・の夫々を選択する走査信号線ＧＬである。 これらの走査信号線ＧＬは、垂直走査回路に接続されて
いる，　Ｃａｄｄは付加容量を示し、Ｖｃｏｍは共通電
圧を示す． 《付加容量Ｃ　ａｄｄの構造》 透明画素電極Ｅ１〜Ｅ３の夫々は、薄膜トランジスタＴ
ＰＴと接続される端部と反対側の端部において、隣りの
走査信号線ＧＬと重なるよう，Ｌ字状に屈折して形成さ
れている．この重ね合せは、第２Ｃ図からも明らかなよ
うに、透明画素電極Ｅ１〜Ｅ３の夫々を一方の電極ＰＬ
２とし、隣りの走査信号線ＯＬを他方の電極ＰＬＩとす
る保持容量素子（静電容量素子）Ｃａｄｄを構或する。 この保持容量素子Ｃ　ａｄｄの誘電体膜は，薄膜トラン
ジスタＴＰＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉと同一層で構成されている． 保持容量Ｃ　ａｄｄは、第４図からも明らかなように、
ゲート線ＧＬの１層目ｇ１の幅を広げた部分に形或され
ている．なお、ドレイン線ＤＬと交差する部分の層ｇ１
はドレイン線との短絡の確率を小さくするため細《され
ている． 保持容量素子Ｃａｄｄを構或するために重ね合わされる
透明画素電極Ｅ１〜Ｅ３の夫々と容量電極線（ｇ１）と
の間の一部には、前記ソース電極ＳＤＩと同様に、段差
形状を乗り越える際に透明画素電極ＩＴＯＩが断線しな
いように、第１導電膜ｄｉ及び第２導電膜ｄ２で構威さ
れた島領域が設けられている．この島領域は、透明ｉｉ
ｉ＊電ＦＡＸＴ０１の面積（開口率）を低下しないよう
に、できる限り小さく構威する． 《付加容量Ｃ　ａｄｄの等価回路とその動作》第２Ａ図
に示される画素の等価回路を第９図に示す．第９図にお
いて、Ｃｇｓは薄膜トランジスタＴＰＴのゲート電極Ｇ
Ｔ及びソース電極ＳＤＩ間に形或される寄生容量である
。寄生容量Ｃｇｓの誘電体膜は絶縁膜ＧＩである。Ｃ　
ｐｉｘは透明画素電極ＩＴＯＩ（ＦＩＸ）及び共通透明
画素電極ＩＴＯ２（ＣＯＭ）間で形威される液晶容量で
ある．液晶容ｔｃｐｉｘの誘電体膜は液晶ＬＣ、保護［
ＰＳＶ１及び配向膜ＯＲＩＩ，ＯＲＩ２である．Ｖｌｃ
は中点電位である． 前記保持容量素子Ｃ　ａｄｄは、ＴＦＴがスイッチング
するとき、中点電位（画素電極電位）Ｖｌｃに対するゲ
ート電位変化ΔＶｇの影響を低減するように働く．この
様子を式で表すヒ ΔＶ　ｌｃ　＝　（　（Ｃｇｓ／　（Ｃｇｓ＋Ｃａｄｄ
＋Ｃｐｉｘ））　ＸΔＷｇとなる．ここでΔＶｌｃはΔ
Ｖｇによる中点電位の変化分を表わす。この変化分ΔＶ
ｌｃは液晶に加わる直流戒分の原因となるが，保持容量
Ｃ　ａｄｄを太き《すればする程その値を小さくするこ
とができる．また、保持容量Ｃ　ａｄｄは放電時間を長
くする作用もあり．ＴＰＴがオフした後の映像情報を長
く蓄積する．液晶ＬＣに印加される直流或分の低減は、
液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に
前の画像が残る所謂焼き付きを低減することができる。 前述したように、ゲー１一電極ＧＴは半導体層ＡＳを完
全に覆うよう大きくされている分、ソース・ドレイン電
極ＳＤ１、ＳＤ２とのオーバラップ面積が増え，従って
寄生容量Ｃｇｓが大きくなり中点電位Ｖｌｃはゲート（
走査）信号Ｖｇの影響を受け易くなるという逆効果が生
じる。しかし、保持容量Ｃ　ａｄｄを設けることにより
このデメリットも解消することができる。 前記保持容量素子Ｃ　ａｄｄの保持容量は、画素の書込
特性から、液晶容量Ｃ　ｐｉｘに対して４〜８倍（４・
Ｃｐｉｘ＜Ｃａｄｄ＜８・Ｃｐｉｘ）、重ね合せ容量Ｃ
ｇｓに対して８〜３２倍（ＬＣｇｓ＜Ｃａｄｄ＜３２・
Ｃｇｓ）程度の値に設定する。 《付加容量Ｃ　ａｄｄ電極線の結線方法》容量電極線と
してのみ使用される最終段の走査信号線ＧＬ（又は初段
の走査信号線ＧＬ）は、第８図に示すように，共通透明
画素電極（Ｖｃｏｍ）ＩＴＯ２に接続する．共通透明画
素電極ＩＴＯ２は、第２Ｂ図に示すように、液晶表示装
置の周縁部において銀ペースト材ＳＬによって外部引出
配線に接続されている。しかも、この外部引出配線の一
部の導電層（ｇｌ及びｇ２）は走査信号線ＧＬと同一製
造工程で構威されている。この結果、最終段の容量電極
線ＧＬは、共通透明画素電極ＩＴ○２に簡単に接続する
ことができる。 又は、第８図の点線で示すように、最終段（初段）の容
量電極線ＧＬを初段（最終段）の走査信号線ＧＬに接続
しても良い．なお、この接続は液晶表示部内の内部配線
或は外部引出配線によって行うことができる． 《付加容量Ｃ　ａｄｄ走査信号による直流分相殺》本液
晶表示装置は、先に本願出願人によって出願された特願
昭６２−９６１２５号に記載される直流相殺方式（ＤＣ
キャンセル方式）に基づき、第１０図（タイムチャート
）に示すように、走査信号線ＤＬの駆動電圧を制御する
ことによってさらに液晶ＬＣに加わる直流成分を低減す
ることができる．第１０図において，ｖｉは任意の走査
信号線ＯＬの駆動電圧、Ｖｉ＋１はその次段の走査信号
線ＧＬの駆動電圧である。Ｖｅａは走査償号線ＧＬに印
加されるロウレベルの駆動電圧Ｖｄｍｉｎ．Ｖｄｄは走
査信号＠ＧＬに印加されるハイレベルの駆動電圧Ｖ　ｄ
　ｗａｘである．各時刻１＝１，〜ｔ４における中点電
位Ｖｉｅ（第９図参照）の電圧変化分Δ■、〜Δｖ４は
次のようになる．１＝１，：ΔＶ　ｚ　＝　−　（Ｃ　
ｇｓ／　Ｃ　）　一Ｖ　２ｔ　−　ｔ　ｚ　：　ΔＶ＊
　＝＋　（Ｃｇｓ／　Ｃ　）｛Ｖ　１　＋　Ｖ　２　）
−（Ｃａｄｄ／　Ｃ）・Ｖ　２ １＝１，：ΔＶ３＝−（Ｃｇｓ／Ｃ）”Ｖ１＋（Ｃａｄ
ｄ／Ｃ）・（Ｖ１＋Ｖ２） １＝１４：ΔＶ４＝　　（Ｃａｄｄ／Ｃ）・Ｖ１ただし
、画素の合計の容量：Ｃ＝Ｃｇｓ＋Ｃｐｉｘ＋Ｃａｄｄ ここで、走査信号線ＧＬに印加される郭動電圧が充分で
あれば（下記

〔発明の効果〕

以上説明したように、本発明によれば、端子部の電食を
防止できるので、信頼性を向上できる。 また、従来、端子部洗浄工程や端子部保護のための樹脂
塗布工程を省略できるので、コスト低減の効果もある。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は、それぞれ本発明の構威の一例
を示す平面図および断面図、 第２Ａ図は、本発明の実施例■であるアクティブ・マト
リックス方式のカラー液晶表示装置の液晶表示部の一画
素を示す要部平面図、 第２Ｂ図は、前記第２Ａ図のｎＢ−ＩＩＢ切断線で切っ
た部分とシール部周辺部の断面図、第２Ｃ図は、第２Ａ
図のｎｃ−ｎｃ切断線における断面図、 第３図は、前記第２Ａ図に示す画素を複数配置した液晶
表示部の要部平面図、 第４図乃至第６図は、前記第２Ａ図に示す画素の所定の
層のみを描いた平面図， 第７図は、前記第３図に示す画素電極層とカラーフィル
タ層のみとを重ね合せた状態における要部平面図、 第８図はアクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図、第９図は、第２
Ａ図に記載される画素の等価回路図、 第１０図は、直流相殺方式による走査信号線の酩動電圧
を示すタイムチャート図、 第１１図は、本発明が適用される液晶表示モジュールの
一部切断平面図、 第１２図（Ａ）、（Ｂ）は、それぞれ従来の端子の構造
を示す平面図および断面図、 第１２図（Ｃ）は、信号線が基板の両側に引き出され、
交互に接続用端子および測定用端子が設けられている様
子を示す平面図である。 図中、ＳＵＢＩ、２・・・透明ガラス基板．ＣＴ・・・
接続用端子、ＭＴ・・・測定用端子、ＳＬ・・・シール
材，ＰＳＶＩ・・・保護膜、ＧＬ・・・走査信号線、Ｄ
Ｌ・・・映像信号線、ＧＩ・・・絶縁膜、ＧＴ・・・ゲ
ートｉｔ極、ＡＳ・・・ｉ型半導体層、ＳＤ・・・ソー
ス電極又はドレイン電極、ｐｓｖ・・・保護膜、ＬＳ・
・・遮光膜、ＬＣ・・・液晶、ＴＰＴ・・・薄膜トラン
ジスタ、、ＩＴＯ・・・透明電極、ｇｐｄ・・・導電膜
、Ｃ　ａｄｄ・・・保持容量素子、Ｃｇｓ・・・重ね合
せ容量、Ｃ　ｐｉｘ・・・液晶容量である（英文字の後
の数字の添字は省略）。

Claims (1)

1. 【特許請求の範囲】 １、所定の間隔を隔てて重ね合わせられた第１および第
   ２の透明基板と、上記両基板間の縁周囲に沿って設けら
   れたシール材と、上記両基板間に封入され、上記シール
   材により封止された液晶と、上記一方の基板上に複数本
   配列された各画素の駆動用配線とを具備し、上記配線の
   一端には接続用端子、他端には測定用端子が設けられ、
   上記接続用端子と上記測定用端子とはその配線の伸びる
   方向と直角の方向に交互に配置され、かつ上記測定用端
   子の先端部が上記シール材の内側に位置していることを
   特徴とする液晶表示装置。 ２、上記測定用端子の先端部が保護膜で覆われ、かつ上
   記保護膜の外縁部が上記シール材の内側に位置している
   ことを特徴とする液晶表示装置。