JPH0358140A - マイクロプロセッサのテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサのテスト方法に関する。

〔従来の技術〕

近年のＬＳＩ製造技術の進歩により、小さいチップ上に
より大きな機能を搭載することが可能となり、高機能で
安価なＬＳＩを市場に供給することが可能となった。そ
の反面チップ上の個々のトランジスタの外部からの観測
性の減少をきたし、製造したＬ８Ｉの出荷検査（テスト
）はより困難になってきた。

高機能を有するＬＳＩをＬＳＩの外部からテストするに
はＬＳＩテスタを用いて多くのテスト・パターンとテス
ト時間を要する。ＬＳＩの機能が高くなればなるほどよ
り多くのテスト・パターンとより長いテスト時間が必要
となる。

テスト・パターンが増加すると最適なテスト・パターン
の作或が困難になるので、検査工程で全ての不良を発生
させることが困難になり、市場で発生する不良が増加す
る。

渣た一つのＬＳＩのテストに要する時間が増加すると、
一定の台数の出荷検査用ＬＳＩテスタにより単位時間あ
たりに検査することのできるＬ８工の数量が減少するの
で、ＬＳＩのコストが高くなる。

これらの欠点を補うために近年のＬ８Ｉはチップ上に自
己診断機能が搭載されるようになった。

ＬＳＩのなかで特にマイクロプロセ、ツサのチップ上に
搭載されたテストには次のようなものがある。

ハードウエア自己診断テストはマイクロプロセッサ内蔵
のＢ　Ｉ　８　Ｔ　（　Ｂｕｉｌｔ　Ｉｎ　Ｓｅｌｆ　
Ｔｅｓｔ　）などのハードウエアによって自動的に診断
するテスト方法である。

ファームウエア自己診断テストはマイクロプログラム制
御方式を実施しているマイクロプロセッサのテスト・マ
イクロプログラムによりマイクロプロセッサ内部のノ・
−ドウエアを自動的に診断する方法である。

このほかにチップ上にＩ／Ｏやプログラム用ＲＯＭを有
するワンチップ・マイコンについては、チップ上のＣＰ
Ｕ部分を切り離して外部からチップ上の個々のＩ／Ｏや
メモリのテストを行なう方法、プログラム用｝ＬＯＭの
なかのテスト・プログラムによりチップ上の一つ一つの
Ｉ／Ｏのテストを行なう方法などがある。

マイクロブロセ，サのテストには上記のように多くのテ
スト方法があるが、これらのなかの複数のテスト方法を
実現したマイクロプロセッサに対してどのテストを実行
させるかをマイクロプロセ，サの外部から指定する方法
は、従来次の様に行われていた。

第４図は従来のマイクロプロセッサのテスト方法を説明
するためのブロック図である。ｌｂは従来のマイクロプ
ロセ，サである。

例えばテスト有効性を示す信号Ｓｖを入力する１本の端
子ＴＩとテストのモードを区別するための信号８２〜Ｓ
４を入力する３本端子Ｔ２〜Ｔ４の合計４本の端子によ
って、８つのテストを区別して指定していた。

ＴＢはリセット端子である。テスト端子Ｔ１〜Ｔ４から
入力される信号Ｓｖ，８２〜Ｓ４はリセ，｝　信号Ｓ　
Ｒでレジスタ６に保持される。

ＴＲにリセ，ト信号Ｓｎが印加されるとマイク信号がア
クティブであると、マイクロプロセ，サｌｂはリセ，ト
信号ｓＲがインアクティブになった後、テスト端子Ｔ！
〜Ｔ４の３ビットで指定されるテストの実行開始が指定
される。

例えば信号８２〜Ｓ４の３ビットが＊　ｔ　ｌ　Ｏ　／
／であったときには、レジスタ６にようファームウエア
自己診断テストの実行開始がレジスタ６の出力信号Ｆ，
によりマイクロプロセッサｌｂのマイクプログラム制御
部ｌｌに通知され、マイクロプログラム制御部ｌ１はリ
セット信号ＳＲがインアクティブになると１ず最初に自
己診断テスト用ファームウエアを実行する。

第５図はマイクロプロセッサｌｂのマイクロプログラム
のアドレス空間を示す構或図である。

マイクロプログラム制御部１ｂｖｃＦｔ信号が入力され
ると、まず自己診断ルーチンを実行し引き続いて通常の
リセット処理を実行する。

マイクロプログラム制御部１１ＫＦｔ信号が入力されな
いときには、自己診断ルーチンは実行されず通常のリセ
ット処理のみを実行する。

〔発明が解決しようとする課題〕

以上説明したように従来のマイクロプロセッサのテスト
方法は、少ないテスト・モード指定用端子から指定する
ことができるテストの数が少ないので、内部状態をテス
トを補充するために、大量のテスト・パターンと長時間
を要するＬＳＩテスタを用いた従来のテストが必要とな
う、マイクロプロセッサのように高機能を有するＬＳＩ
のコストを低減することができないという欠点とマイク
ロプロセッサの信頼性を向上させることができないとい
う欠点があった。

〔課題を解決するための手段〕 本発明のマイクロプロセッサのテスト方法は、するテス
ト・モード指定端子と、前記リセ，ト信号とテスト・モ
ード指定信号を入力とする論理積ゲートと、該論理積ゲ
ートの出力によって計数制御されるカウンタと、前記リ
セット信号をストローブ信号として前記カウンタの出力
を保持するレがインアクティブになった直後に前記レジ
スタの値によって前記複数のプログラム実行手段のレジ
スタのテストのプログラム実行手段を選択して構或され
ている。

〔実施例〕

第１図は本発明の第１の実施例を説明するためのプロ，
ク図である。

Ｔ，はマイクロプロセッサのテスト・モード指定端子、
ＴＲはリセット端子、４は論理積ゲート、５はカウンタ
、６はテスト・モード・レジスタ、７はカウンタ５の出
力信号Ｓｃの“ｌ〃検出回路、８はマイクロプロセッサ
ｌのパワー・オン・リセット回路、９は論理和ゲート、
１１はプロセッサ１のマイクロプログラム制御部、Ｓｅ
はテスト終了信号である。

第２図は第１図のブロックの動作を説明するタイミング
・チャートである。

筐ずプロセッサ１に電源が投入された直後にパワー・オ
ン・リセット回路９が作動し、論理和ゲー｝１０を介し
てカウンタ５がリセットされる。

その後第２図に示されているようにリセット端子ＴＲか
らリセット信号ＳＲが入力されている期間を考える。

通常リセ，ト信号は１０〜２０クロック期間程度の長さ
のアクティブ・レベルをもつ信号で６る。

第２図に示されているように、リセット信号ＳＲがアク
ティブの期間中にテスト端子ＴＩにたいしてパルス信号
をテスト・モード指定信号ＳＴとして印加する。

リセット端子ＴＲから入力されるリセット信号ＳＲとテ
スト端子Ｔｌから入力される上記のテスト・モード指定
信号８，は論理積ゲート４に入力され、カウンタ５ぱ論
理積ゲート４の出力信号Ｓ＾によって計数を制御されて
いる。

本実施例では論理積ゲート４の出力がアクティブになる
とカウンタ５はゝｌ“だけカウント・アップする。

論理積ゲート４によりテスト・モード指定端子Ｔ１に入
力されるパルス信号は、上記リセット信号ＳＲがアクテ
ィブである期間中にだけ上記テスト・モード指定信号８
丁の変化をカウンタ５に伝達されるため、カウンタは上
記リセット信号ＳＲがアクティブである期間中にテスト
・モード指定端子Ｔ１に入力されるパルスの数を計数す
る。

７はカウンタ５のカウント出力ＳＣＫ１つでも″１“が
あった時に信号８をアクティブにする９１“検出回路で
ある。

７の内部構或はカウンタ５の出力の全てを入力とする論
理和ゲート、１たは論理和ゲートと同等の回路である。

６はリセット信号ＳＲの立ち下がりエッジでカウンタ５
の出力を保持するレジスタである。

ここでプロセッサｌのテスト・モード指定端子Ｔ，とリ
セット端子ＴＲに第２図に示されている信号が入力され
た場合を考える。

リセット信号ＳＲがアクティブである期間にテスト・モ
ード指定端子Ｔｌには３つのパルス信号が入力されてい
る。

テスト・モード指定端子ＴＲに入力されたテスト信号Ｓ
丁の１つ目のパルス信号が入力されるとカウンタ５は″
′ｌ“を計数する。

カウンタが１１“を出力すると“ｌ“検出回路７の出力
はアクティブとなる。

リセ，ト信号ＳＲがロー・レベルになったときに、カウ
ンタ５はリセット信号ＳＲがアクティブである期間中の
テスト・モード指定端子Ｔｌのパルスを計数してゝゝ３
“を出力し、レジスタ６は該カウンタ５の出力の０３“
を保持し、検出信号ＳＤはアクティ，ブである。

プロセッサｌはリセット直後から動作を開始する。

信号８Ｄがインアクティブである時には、マイクロプロ
グラムのリセット・ルーチンによりプロセッサｌの内部
の初期化などを行ない、リセット・ルーチンでの処理が
終了すると通常の処理を行なう。

リセット信号ＳＲがインアクティブになった瞬間に検出
信号ＳＤがアクティブであると、プロセサ１は最初にテ
スト動作を開始する。

リセット信号ＳＲがインアクティブとなったときに信号
ＳＤがアクティブであれば、レジスタ６に保持されてい
るデータに従ってマイクロプログラムの実行開始アドレ
スを変更してマイクロプログラムのテスト・ルーチンを
実行することによりプロセッサ１の内部のテストを行な
う。

リセット信号ＳＲがインアクティブになった時のレジス
タ６のデータによってマイクロプログラム１１のテスト
・ルーチンが指定されるので、マイクロブログ２ムｌ１
によるテストの種類を変更することができる。

レジスタ６に保持されるデータはリセット期間中にテス
ト・モード指定端子ＴＩから入力するパルスの数によっ
て非常に容易に変更することが可能であるので、プロセ
ッサｌのテストの種類を指定することは容易である。

マイクロプログラム１１のテスト・ルーチンでの処理が
終了すると、テスト終了信号Ｓｅがアクティブとなりカ
ウンタ５とレジスタ６がリセットされる。

１たテスト・モード指定端子Ｔ，が１本だけでも、カウ
ンタ５のビット数釦よびレジスタ６のビット数を拡張し
、リセット信号ＳＲのアクティブ期間を長くしてカウン
タ５の計数信号となるテスト・モード指定端子Ｔ，から
入力するパルスの数を増加すれば、基本的には非常に多
くの種類のテストを識別することが可能になる。

そのうえ本実施例にかいてはカウンタ５は低速で動作す
れば充分であるため、プロセッサ１が超高速で動作する
場合でも、カウンタ５は従来から多くの実施された実績
のある回路構或でよい。

チップ上のテスト・モードを指定する手段は、単純で高
信頼性（確実）の回路であることとチップ上の占有面積
が小さいことが必要である。

テストのための回路が複雑であったり、大きな面積を占
めるものであるとチップを作或した時にテストのための
回路そのものが正常に動作する確率が低下する為、テス
ト回路によるテストが無意味となるばかりでなく、テス
トの対象であるチップ上の本来の機能に対して悪影響を
及ぼす可能性が高いため、テストのための回路としては
不適当である。

テスト・モードの指定のためのハードウエアとして、シ
リアル・データを受信するハードウエアを用いても理論
的には本発明と同等の効果が得られるが、本発明にかい
て該ハードウエアをカウンタで構或する必然性は、上に
説明したように、カウンタ回路が単純で信頼性が高いこ
と、チップ上の占有面積が小さいことである。

第３図は本発明の第２の実施例を説明するためのブロッ
ク図である。

回路の構或と動作は第１図とほぼ同様である。

本実施例にかいて１２はプロセッサ１ａがチップ上に持
つプログラム用メモリである。

プログラム用メモリ１２の構或はＲＯＭでもＲＡＭでも
よい。

リセット信号ＳＲがインアクティブとなったときに検出
信号ＳＤがアクティブであればレジスタ６に保持されて
いるデータに従ってプログラムの実行開始アドレスを変
更してプログラム・メモリ内のテスト・ルーチンを実行
することによりプロセッサｌａの内部のテストを行なう
。

〔発明の効果〕

以上説明したように本発明は、従来から多くの実施され
た実績のあるカウンタ回路を使用することにより、本発
明は１本のテスト・モード指定用端子から多くのテスト
・モードを確実で容易に指定することができるため、マ
イクロプロセッサのチップ上に多くのテスト機能を搭載
して、チップ上のＬＳＩのテストを容易に選択して実行
することが可能となるので、大量のテスト・パターンと
長時間を要するＬＳＩテスタを用いた従来のテストが不
要となり、少量のテスト・パターンと短時間のＬＳＩテ
スタによるテストで充分なテストを実施することができ
、高信頼のマイクロプロセッサを低コストで市場に供給
することが可能になるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するためのプロ，
ク図、第２図は第１図のブロックの動作図は従来のマイ
クロプロセッサのテスト方法を説明するためのブロック
図及びアドレス空間の構或図である。 Ｔ１・・・・・・テスト・モード指定端子、ＴＲ・・・
・・・リセット端子、４・・・・・・論理積ゲート、５
・・・・・・カウンタ、６・・・・・・レジスタ、７・
・・・・・ゝｌ〃検出回路、９・・・・・・パワー・オ
ン・リセット回路、ｌＯ・・・・・・論理和ゲート、ｌ
１・・・・・・マイクロプログラム制御部、Ｓｅ・・・
・・・テスト終了信号、 ＳＲ・・・・・・リセッ ト信号、 １ ２・・・・・・プログラム用メモリ。

Claims (1)

【特許請求の範囲】
1. リセット信号を入力するリセット端子と、いくつかのパ
   ルスを有するテスト・モード指定信号を入力するテスト
   ・モード指定端子と、前記リセット信号とテスト・モー
   ド指定信号を入力とする論理積ゲートと、該論理積ゲー
   トの出力によって計数制御されるカウンタと、前記リセ
   ット信号をストローブ信号として前記カウンタの出力を
   保持するレジスタと、同一チップ上にＬＳＩをテストす
   る複数のプログラム実行手段とを有し、前記リセット信
   号がインアクティブになった直後に前記レジスタの値に
   よって前記複数のプログラム実行手段の中から１つのテ
   ストのプログラム実行手段を選択することを特徴とする
   マイクロプロセッサのテスト方法。