JPH04228199A - 内容参照可能メモリの自己検査方法及び装置 - Google Patents
内容参照可能メモリの自己検査方法及び装置Info
- Publication number
- JPH04228199A JPH04228199A JP3094988A JP9498891A JPH04228199A JP H04228199 A JPH04228199 A JP H04228199A JP 3094988 A JP3094988 A JP 3094988A JP 9498891 A JP9498891 A JP 9498891A JP H04228199 A JPH04228199 A JP H04228199A
- Authority
- JP
- Japan
- Prior art keywords
- word
- row
- sequence
- cells
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 18
- 238000007689 inspection Methods 0.000 title abstract description 6
- 238000012360 testing method Methods 0.000 claims description 44
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000006835 compression Effects 0.000 claims 2
- 238000007906 compression Methods 0.000 claims 2
- 238000002864 sequence alignment Methods 0.000 claims 2
- 210000004027 cell Anatomy 0.000 description 100
- 230000007704 transition Effects 0.000 description 10
- 230000009471 action Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 102100025580 Calmodulin-1 Human genes 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100118004 Arabidopsis thaliana EBP1 gene Proteins 0.000 description 1
- 101150052583 CALM1 gene Proteins 0.000 description 1
- 101100459256 Cyprinus carpio myca gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 101150091339 cam-1 gene Proteins 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、内容参照可能メモリの
組込み自己検査方法及び装置に関する。 【０００２】 【従来の技術】半導体産業では、半導体自体を検査する
能力（組込み自己検査）を持つように半導体の構造を設
計する傾向がある。有する複雑で、非常に大規模な集積
回路に組込み自己検査能力を与えれば、精巧な検査装置
を必要とすることなしに非常に高い故障検出率を得るこ
とが可能である。 【０００３】現在、異なるタイプの構造（例えば、ＲＡ
Ｍ、ＲＯＭ、ＦＩＦＯなど）に対して組込み自己検査を
達成可能な単一の一般性のある技術は存在しない。従っ
て、別々の組込み自己検査技術がこのような異なる機能
的構造に対して必要となる。 【０００４】組込み自己検査技術が大部分のタイプの機
能的半導体構造に対して存在することが知られている一
方で、内容参照可能メモリ（ＣＡＭ）というあるタイプ
の機能的構造があり、この構造に対しては、全く組込み
自己検査技術が存在しないことが知られている。 【０００５】ＣＡＭとランダム・アクセス・メモリ（Ｒ
ＡＭ）とは、ともに記憶セルのマトリクス・アレイを含
み、ランダムに、これらにデータは書き込み可能であり
、またこれらからデータが読みだし可能であるという点
で同じである。加えて、ＣＡＭはまた複数の排他的論理
和（ＸＯＲ）ゲートをも有し、各ゲートはアレイの各行
における別々のメモリ・セルに連関されている。 【０００６】各行の記憶セルに連関されたＸＯＲゲート
は、各他のゲートとの論理積を取った出力を有し、アレ
イの各行に記憶されたワードに「整合ワード」と呼ばれ
るワードを整合させるという利点をＣＡＭに供与する。 さらに、ある種のＣＡＭは、整合・ワードの選択された
数ビットをマスク可能にする「ワイルド・カード」とし
て知られている特徴をも有する。 【０００７】 【発明が解決しようとする課題】現在のＣＡＭの整合と
ワイルド・カードという特徴により、ＣＡＭは、ＲＡＭ
のような他のタイプのメモリと比較してより複雑になっ
ている。このために、ＲＡＭに対して使用されている現
在の組込み自己検査技術は、ＣＡＭに対しては適切では
ない。さらに、整合とワイルド・カードとを有するＣＡ
Ｍの全特徴を検査するために有効であることを証明した
単一の組込み自己検査技術は未知である。 【０００８】本発明は、ＣＡＭの全ての構成要素を検査
できる組込み自己検査方法及び装置を提供することを目
的とする。 【０００９】 【課題を解決するための手段】本発明は、メモリ部分と
これに連関された排他的論理和（ＸＯＲ）ゲートとを有
する複合セルのアレイと一連の連関されたブロックとか
らなる内容参照可能メモリを検査するための方法である
。本発明では、ＣＡＭ上での所定の一連の書き込み、整
合、読みだし動作を実行することによりＣＡＭの全ての
素子が集合的に検査される。 【００１０】各書き込み動作中には、すべて０のワード
、すべて１のワード、１の中にウォーキング０があるワ
ード、あるいは０の中にウォーキング１があるワードか
らなるグループから所定のデータワードが、アレイ内の
連続する一つのメモリ・セルの行に書き込まれる。 【００１１】各整合動作は、ＣＡＭアレイ内のセルの全
行に書き込まれたワードと整合するために、グループ内
の所定のデータワードの一つを整合レジスタに入れるこ
とにより実行される。各読みだし動作は、セルの連続す
る行の内容を読みだし、この読みだされたワードがデー
タワードのグループの所定の一つに一致するかどうかを
決定するために内容を検査することにより実行される。 【００１２】好ましい実施例においては、整合ワードが
全行の内容に整合されるとき、セルの連続する行が読み
だされるように整合と読みだし動作は同時に実行される
。書き出しと整合の動作の結果に基づいて、ＣＡＭの各
素子の動作性能が検査され得る。 【００１３】好ましい実施例においては、下表に示す７
個の書き込み、整合、読みだし動作シーケンスのセット
が実行される。 【表１】 ここで、Ｗは書き込み動作を示し、Ｍは整合／読みだし
動作（整合と読みだしの両方が行われる間）をそれぞれ
示す。また、上付き文字０、１、 【数１】 、 【数２】 は、特定の動作が、すべて０のワード、すべて１のワー
ド、１の中にウォーキング０があるワード、すべて０の
中にウォーキング１があるワードのそれぞれを書き込む
あるいは整合させる／読みだす、といういずれかにより
実行されることを示す。 【００１４】整合／読みだし動作に連関した二つの上付
き文字がある場合には、第１の上付き文字は整合ワード
を示すが、第２の上付き文字は読みだされることが期待
されるワードを示す。単一の上付き文字の場合には、整
合されるワードは、セルの行から読みだされることが期
待されるワードと同じである。 【００１５】上向きと下向きの矢は、矢に従う特定の動
作系列が、矢がそれぞれ上向きであるかあるいは下向き
であるかどうかに依存して、最初の行あるいは最後の行
で始まる、アレイの連続する各行に対して実行される。 【００１６】第１のシーケンス（１）は、すべて０のワ
ードがアレイ内のメモリ・セルの各連続する行内に、第
１の行から始まり書き込まれる間の単一の書き込み動作
（Ｗ０）からなる。 【００１７】第２のシーケンス（２）は、整合／読みだ
し動作（Ｍ１／０）、書き込み動作（Ｗ１）、書き込み
動作（Ｗ０）、書き込み動作（Ｗ１）からなり、これら
はセルの各連続する行に対して連続して実行される。 【００１８】整合／読みだし動作Ｍ１／０は、アレイ内
に記憶されたワードにすべて１のワードを整合させるこ
とにより実行されるが、一方同時にワードがすべて０の
ワードであるかを決定するために連続する行内に記憶さ
れたワードを読み出す。シーケンス（２）内の各書き込
み動作は、特定書き込み動作に連関した上付き文字表示
に従って、すべて１のワードあるいはすべて０のワード
のいずれかを、整合／読みだし動作中に読みだされたセ
ルの行内に書き込むことにより実行される。 【００１９】シーケンス（４）、（５）、（７）もまた
、メモリ・セルの各連続する行に対して連続して実行さ
れる書き込み動作と整合／読みだし動作のセットからな
る。 【００２０】シーケンス（２）、（４）、（５）、（７
）と異なり、シーケンス（３）とシーケンス（６）は、
１の単一ワードあるいは０の単一ワードをではなく、１
のワード内で０をウォーキングすることにより得られた
ワード、また０のワード内で１をウォーキングすること
により得られたワード、それぞれを整合させる／読みだ
しすることにより実行される。シーケンス（３）とシー
ケンス（６）において、整合／読みだし動作【数３】 【数４】が実行されることにより、ＣＡＭの整合機能は
都合良く検査されるであろう。 【００２１】上述の書き込み動作と整合／読みだし動作
のシーケンス（１）から（７）までを実行することによ
り、ＣＡＭの全ての素子は、完全に検査される。従って
、このＣＡＭ検査の瞬間的技術は、１００％の故障検出
率が可能であることを保証する。 【００２２】 【実施例】以下、本発明の一定施例を図面を参照して説
明する。図１は、当業者には周知の内容参照可能メモリ
（ＣＡＭ）１０の構成を模式的に示す。図１において、
ＣＡＭ１０は、メモリ・セル１４のｎ個の列とｍ個の行
のアレイ１２からなる。ここでｍとｎは整数である。こ
こでは、メモリ・セル１４の１行のみが図示されている
。アレイ１２内の各行におけるメモリ・セル１４の各々
は、まずデータ−インレジスタ１６に入力され、レジス
タ出力線のセットの別個の出力線１７１、１７２、１７
３．．．１７ｎを経由して行内のセルに転送された、ワ
ードのｎ個のビットのそれぞれを記憶する。 【００２３】メモリ・セル１４の各行内に記憶されたワ
ードは、データ−アウトレジスタ１９に結合した別々の
線１８１、１８２、１８３．．．１８ｎを経由してアレ
イ１２から読み込み可能である。データ−アウトレジス
タ１９に記憶されたデータは、バス２０を経由して外部
デバイス（図示せず）への出力される。データワードが
書き込まれるべき、あるいは記憶されたデータワードが
読み出されるべきメモリ・セル１４の行の見出しは、Ｃ
ＡＭ１０に連関したデコーダ２１への行アドレス入力に
おいて設定される。 【００２４】デコーダ２１は、行の見出しを設定するた
めのアドレスを解読し、その後アドレス指定された行内
のセルをデータ読みだしあるいはデータ書き込み（デー
タはｎ個のビットワードの形である）操作可能にする。 【００２５】他のタイプのメモリ・デバイスと異なり、
ＣＡＭ１０は連想アドレス指定能力、すなわち、整合す
る行のアドレスを認識するために、ｎ個のビット列をア
レイ１２のセル１４の各行内に記憶されたデータワード
に整合する能力を有する。整合されるべきｎ個のビット
列は、以後「整合ワード」と呼ばれる。 【００２６】連想アドレス指定を達成するために、各排
他的論理和（ＸＯＲ）ゲート２２は、アレイ１２内の各
メモリ・セル１４に結合されている。アレイ１２の各列
内でメモリ・セル１４に結合された各ＸＯＲゲート２２
は、各メモリ・セル１４の内容と各整合線２４１、２４
２、２４３．．．２４ｎからのビットとの排他的論理和
をとる。各整合線２４１、２４２、２４３．．．２４ｎ
にはＣＡＭ１０に設けられた整合レジスタ２５内に保持
された整合ワード中の個々のビットが送り込まれる。 【００２７】メモリ・セル１４の特定行でのメモリ・セ
ル１４に連結した各ＸＯＲゲート２２により実行される
排他的論理和動作は、ＡＮＤゲート２６１、２６２、．
．．２６ｎ−１により、同じ行内のそのすぐ左にあるＸ
ＯＲゲート（すなわち、先行する列に結合されたＸＯＲ
ゲート）の出力信号との論理和を取ることにより行われ
る。 【００２８】メモリ・セル１４の各行内にあるＡＮＤゲ
ート２６ｎ−１からの出力信号（行内のゲート２６１−
２６ｎ−１の出力信号の論理積を表す）は、エンコーダ
３０の各入力線２８１、２８２．．．２８ｍに入力され
る。入力線２８１−２８ｍでの信号に応答して、エンコ
ーダ３０は、内容が整合レジスタ２５内の整合ワードに
一致するような行の見出しを表す信号を出力線３１１、
３１２、３１３．．．３１ｍに与える。 【００２９】ＡＮＤゲート３２と０Ｒゲート３３は各線
２８１−２８ｍに結合され、それぞれこれらの線での信
号の論理積と論理和を表す信号を生成する役割を果たす
。 【００３０】また、ＣＡＭ１０には、各整合線２４１、
２４２、２４３．．．２４ｎにそれぞれ結合された出力
線３５１、３５２、３５３．．．３５ｎを有するワイル
ドカードレジスタ３４が設けられている。ワイルドカー
ドレジスタ３４内にロードされたワードのビットに従っ
て、線３５１−３５ｎに１個以上の信号が送られる。 【００３１】ワイルドカードレジスタ３４の各出力線３
５１、３５２、３５３．．．３５ｎ上の信号が論理「１
」のレベルである時、この信号は、整合レジスタ２５か
らの整合線２４１、２４２、２４３．．．２４ｎの対応
する線で受け取った信号をそれぞれマスクする。整合線
２４１、２４２、２４３．．．２４ｎの選択された線で
論理「１」のレベルに設定するようにワイルドカードレ
ジスタ３４の内容を選択することにより、「整合」レジ
スタ２５内の整合ワードの対応するビットをマスクする
ことが可能になる。 【００３２】上述のように構成されたＣＡＭ１０は、多
数の故障を生じやすい。メモリ・セル１４のアレイ１２
は、それ自身（ａ）「縮退」故障、（ｂ）遷移故障、（
ｃ）結合故障、（ｄ）連結結合及び遷移による故障、を
生じやすい。 【００３３】縮退故障が起こるのは、メモリ・セル１４
の内容がセル内に以前に書き込まれたビットの状態に関
係なく「１」あるいは「０」に固定されたままである時
である。遷移故障が起こるのは、「１」または「０」を
それぞれ書き込むことにより、「０」から「１」へある
いは「１」から「０」へセル１４の内容の状態に変化を
与えることが不可能である時であると言われている。 【００３４】結合故障が起こるのは、セル１４内のビッ
トの状態が意図せず変化する時である、なぜなら隣合っ
た行でのセルのビットが変化するからである。その名前
が示すように、連結結合と遷移による故障は、遷移故障
と結合故障の組合せである。 【００３５】メモリ・セルのアレイ１２の他に、ＣＡＭ
１０の他の部分にも故障が起こる。例えば、デコーダ２
１は、メモリ・セル１４のアドレス指定された行にアク
セスできない可能性があり、あるいはさらにアドレス指
定された行の代わりに他の行にアクセスするかもしれな
い。エンコーダ３０は、整合レジスタ２５内のワードに
整合するワードの内容を含むセル１４の各行のアドレス
を出力できない可能性がある。 【００３６】整合レジスタ２５は、もし整合線２４１、
２４２、２４３．．．２４ｎの１個以上の線での信号の
状態が「０」あるいは「１」に固定されたままであるな
らば、適切な整合ワードを与えられない可能性がある。 ワイルドカードレジスタ３２は、もしその出力線３４１
、３４２、３４３．．．３４ｎの１個以上の線に現れる
信号が「１」あるいは「０」に固定されているならば、
正しく動作できないかもしれない。 【００３７】ＯＲゲート２２自身の故障があり得る。例
えば、１個以上のＯＲゲート２２が、このゲートに与え
られる入力信号の異なる４個の可能な組合せの一つに応
答して適切な信号を出力することができない可能性があ
る。また、データ−インレジスタ１６とデータ−アウト
レジスタ１９の各々に、縮退型の故障が起きるかもしれ
ない。 【００３８】ＣＡＭ１０を完全に検査するためには、上
述の故障の全てが検査されなければならない。本実施例
において、各タイプの故障が存在するかどうかを検出を
する目的のＣＡＭ１０の完全な検査のための技術が開発
された。以下に詳細に説明するように、本実施例におけ
るＣＡＭ１０の検査は、書き込み、整合、読みだしシー
ケンスの所定のセットを実行することにより行われる。 【００３９】各書き込み動作中に、（ａ）すべて１のワ
ード、（ｂ）すべて０のワード、（ｃ）０の中にウォー
キング１があるワード、（ｄ）１の中にウォーキング０
があるワード、からなるグループから事前選択されたデ
ータワードが、ＣＡＭ１０のアレイ１２内のセル１４の
各行に書き込まれる。 【００４０】各整合動作は、上述の４個のデータワード
のグループから選ばれ、事前選択されたデータワードを
、同時に各行内に記憶されたワードに整合することによ
り実行される。整合動作と同時に、読みだし動作が実行
され、セル１４のアドレス指定された行内の内容（記憶
されたワード）は読みだされ、記憶されたワードがデー
タワードのグループの所定のワードに対応するかどうか
検査される。 【００４１】所定の書き込み、整合、読みだし動作系列
は、ＣＡＭ１０の全素子（すなわち、セルアレイ１２、
デコーダ２１、エンコーダ３０、レジスタ１６、１９、
２５、３４）を検査するように選択される。 【００４２】適切な書き込み、整合、読みだし動作系列
の実行とそれらの動作の結果の評価とを容易にするため
に、ＣＡＭ１０には、既に記述したＡＮＤゲート３２と
０Ｒゲート３３、カウンタ３７、テストパターンジェネ
レータ３８、コンパレータ４０、ワイルドカードジェネ
レータ４２、ＡＮＤゲート４４、０Ｒゲート４６などか
らなるテストシステム３６が取り付けられる。 【００４３】テストシステム３６の全素子は一般に、単
一のパッケージ（図示せず）内にＣＡＭ１０の素子と共
に集積される。アップダウンカウンタで構成されるカウ
ンタ３７は、デコーダ２１に与えられるカウントを生成
する役割を果たす。このカウントに応じて、デコーダ２
１はアレイ１２内のセル１４の異なる行の一つをアドレ
ス指定する。 【００４４】テストパターンジェネレータ３８は、デー
タ−インレジスタ１６と整合レジスタ２５の両方に、異
なる上述のデータワードタイプ（すなわち、（ａ）すべ
て０のワード、（ｂ）すべて１のワード、（ｃ）１の中
にウォーキング０があるワード、あるいは（ｄ）０の中
にウォーキング１があるワード）のうち一つを与える役
割を果たすレジスタである。 【００４５】コンパレータ４０は、線３１１、３１２、
３１３．．．３１ｍに存在する信号とカウンタ３７のカ
ウントとを比較し、信号がカウントと等しいかどうかを
示すビットを出力する役割を果たす。ワイルドカードジ
ェネレータ４２は、すべて１の数列が正しく整合ワード
をマスク可能であるかを検査するためにすべて１の数列
をＣＡＭ１０のワイルドカードレジスタ３４に与える役
割を果たすレジスタからなる。 【００４６】ＡＮＤゲート４４とＯＲゲート４６は各々
データ−アウトレジスタ１９の出力に結合され、ワード
をビットペア（２ビット）に圧縮するためにバス２０に
出力されたワードのビットのそれぞれ論理積と論理和と
を得る役割を果たす。 【００４７】ＣＡＭが、表２に表形式で記載された書き
込み、整合、読みだし動作系列に従い実行することによ
り、テストシステム３６はＣＡＭ１０を検査する。 【表２】 記号ＷとＭは、それぞれ書き込み動作と整合／読みだし
動作とを示す（整合動作と読みだし動作とは同時に実行
される）。 【００４８】記号ＷとＭとに続く上付き文字０、１、【
数１】 【数２】は、すべて１のワード、すべて０のワード、１
のワード内のウォーキング０、０のワード内のウォーキ
ング１、を書き込むあるいは整合するまた読み出すこと
により、動作が実行されることを示す。従って、例えば
、書き込み動作Ｗ０は、デコーダ２１によりアドレス指
定される行内にすべて０のワードを書き込むことにより
実行される。 【００４９】同様に、例えば、整合／読みだし動作Ｍ１
は、すべて１のワードをセル１４の各全行内に記憶され
たワードと整合することにより実行され、一方で同時に
、セル１４のアドレス指定された行内に記憶されたワー
ドが、それがすべて１であるかどうかを設定するために
読み出され、また検査される。 【００５０】整合／読みだし動作Ｍ１／０は、すべて１
のワードをアレイ１２内に記憶されたワードに整合し、
一方でセル１４のアドレス指定された行内に記憶された
ワードがすべて１であるかを決定するために、このワー
ドを読みだし、解析することにより実行される。 【００５１】矢（↑）と矢（↓）とは、矢に続く系列の
動作が、アレイ１２内のセル１４の各行に対して、最上
行または最下行それぞれから始まり、連続して実行され
ることを示す。系列（３）と系列（６）とに先行する矢
（→）は、これらの系列の各々がセル１４の単一の行に
対してのみ実行されることを示す。 【００５２】第１の動作系列の間に、書き込み動作（Ｗ
０）が実行され、すべて１のワードが、アレイ１２内の
セル１４の各連続する行内に、図１での最上行から始ま
り、書き込まれる。 【００５３】書き込み動作（Ｗ０）を実行するために、
カウンタ３７は、デコーダ２１にセル１４の最上行のア
ドレスを示すカウントを与えるが、一方同時に、テスト
パターンジェネレータ３８は、すべて０のワードを「デ
ータ−イン」レジスタ１６に与える。「データ−イン」
レジスタ１６内のワードは、セル１４のアドレス指定さ
れた行内に書き込まれる。 【００５４】書き込み動作後、カウンタ３７のカウント
は単位上増加し、それによりデコーダ２１は、セル１４
の次の連続する行をアドレス指定するが、これに対して
書き込み動作Ｗは、すべて０のワードをアドレス指定さ
れた行内に書き込むように再び実行される。シーケンス
（１）の書き込み動作Ｗ０は、セル１４の連続する行各
々に対してそこにすべて０のワードを書き込むために実
行される。 【００５５】第２のシーケンスの間に、整合／読みだし
動作Ｍ１／０と３個の異なる書き込み動作（Ｗ１、Ｗ０
、Ｗ１）が、セル１４の各行に対して、最上行から始ま
り連続して実行される。整合／読みだし動作Ｍ１／０の
間に、すべて１のワードが、セル１４の各行内のワード
に対して同時に整合される。この整合は、テストパター
ンジェネレータ３８がすべて１のワードを「整合」レジ
スタ２５に出力し、代わりにこのレジスタ２５が、ちょ
うど受信した整合ワードの各ビットを、線２４１、２４
２．．．２４ｎの対応する線に対して出力することによ
り達成される。 【００５６】セル１４の各行内に記憶されたワードのビ
ットが実際にすべて０であるかどうかに従って、「１」
あるいは「０」が、線２８１、２８２、２８３．．．２
８ｍの特定の線に生じる。線２８１、２８２、２８３．
．．２８ｍでの信号に応答して、エンコーダ３０は、線
３１１、３１２、３１３・・・に信号を出力するが、こ
の信号はひとまとめにしてその行の記憶されたワードが
整合ワードと整合する行の見出しを示す。 【００５７】整合動作を実行するとき、読みだし動作も
また実行され、デコーダ２１によりアドレス指定された
セル１４の行内に記憶されたワードが、ワードが０であ
るかを決定するために読みだされ、検査される。実際の
読みだし動作は、セル１４のアドレス指定された行内の
ワードをロードし、そのワードをバスに０に出力するこ
とにより実行される。 【００５８】ＡＮＤゲート４４とＯＲゲート４６とは、
バス２０に生じるワードのビットをそれぞれ論理積と論
理和とを得る役割を果たし、論理積と論理和とからビッ
トペアを与えるが、このビットペアは、それだけでちょ
うど読み出されたワードがすべて１かあるいはすべて０
かどうかを解析するための十分な情報を与える。このよ
うにして、ＡＮＤゲート４４とＯＲゲート４６とは、「
圧縮する」すなわち、ちょうど読み出されたワードの多
数のビットを減少させる役割を都合よく果たす。 【００５９】シーケンス（２）での整合／読みだし動作
後に、書き込み動作Ｗ１が実行され、すべて１のワード
が、デコーダ２１によりこの時アドレス指定されるセル
１４の行内に書き込まれる。この動作は、テストパター
ンジェネレータ３８がすべて１のワードをデータ−イン
レジスタ１６にロードし、代わりにレジスタ１６がその
ワードをセル１４のこの時アドレス指定された行に転送
することにより実行される。 【００６０】書き込み動作Ｗ１に続き、第２の書き込み
動作Ｗ０が実行され、この間に、すべて０のワードが、
この時アドレス指定されている行内に、前の書き込み動
作と同じ方法で書き込まれる。 【００６１】最後に、シーケンス（２）の中で、書き込
み動作（Ｗ１）が実行され、この間に、すべて１のワー
ドがこの時アドレス指定されている行内に書き込まれる
。シーケンス（２）の動作Ｍ１／０、Ｗ１、Ｗ０、Ｗ１
は、アレイ１２でのセル１４の各行に対して連続して実
行される。 【００６２】シーケンス（２）の中で整合／読みだし動
作（Ｍ１／０）が実行される各回に、ワイルドカードジ
ェネレータ４２は、ワイルドカードレジスタ３４にすべ
て１のデータ列を与える。この動作の目的は、ワイルド
カード動作に連関した故障を（もしあるとすれば）明ら
かにすることである。 【００６３】「１」が各線２４１、２４２、２４３．．
．２４ｎに存在する時、整合レジスタ２５での整合ワー
ドの全てのビットは、ＡＮＤゲート３２とＯＲゲート３
３それぞれの出力が、「すべて整合」状態を示す「１」
に両方ともあるように、マスクされる。 【００６４】シーケンス（２）の中でのすべて整合状態
を検出するために、ＡＮＤゲート３２とＯＲゲート３３
それぞれの不良は、ワイルドカードレジスタ３４あるい
はＸＯＲゲート２２いずれかでの故障を示す。全ての他
の動作の間に、ワイルドカードレジスタ３４は、すべて
１の列を生成する。 【００６５】シーケンス（２）に続き、第３のシーケン
ス（３）が実行される。シーケンス（３）での第１の動
作は、「１のワードの中にウォーキング０」により得ら
れる異なるデータワード列の一つが、セル１４の行に記
憶されたワードと整合される間の整合／読みだし動作【
数３】である。この整合を達成するために、テストパタ
ーンジェネレータ３８は、データワード１１１１１．．
．０、１１１．．．０１、１１１．．．０１１、０１１
．．．１１１のセットの連続するデータワードを、連続
して生成する。 【００６６】生成されたデータワード各々は、連続して
生成されるワード内の０が前のワードより左に１ビット
シフトされて他が１の中にただ一つの０があるワードか
らなる。従って、各生成されたデータワード内に出現す
る「０」は、他がすべて１からなるワードの中を「ウォ
ーク」しながら出現する。この整合動作の間に、１のワ
ードの中を「０」がウォーキングすることにより得られ
たワードの内ただひとつのみが、アレイの各行内に記憶
されたワードと整合するために整合レジスタ２５内に書
き込まれる。 【００６７】シーケンス（３）の中でのこの整合の各連
続実行に対して、１のワードの中を「０」がウォーキン
グすることにより得られた系列内の次の連続するワード
が、アレイ１２内に記憶されたワードに対して整合する
ために整合レジスタ２５内に書き込まれる。 【００６８】「ウォーキング０」の系列内での各ワード
に対して、ＡＮＤゲート３２とＯＲゲート３３それぞれ
からの「０」出力信号により表示されるように整合しな
い状態が起こる。 【００６９】「ウォーキング０のワード」の整合が起こ
ると同時に、読みだし動作もまた、行内に記憶されたワ
ードを、このワードが整合レジスタ２５に保持された同
じワードに一致するかどうかを決定するために読みだし
、検査する間に、セル１４のアドレス指定された行に対
して実行される。シーケンス（３）の中で実行される整
合／読みだし動作の間に読み出された、セル１４の特定
の行の見出し（アドレス）は、セルの行が読み出される
限り重要ではない。 【００７０】前述のように、各読みだし動作が完成する
と、ＡＮＤゲート４４とＯＲゲート４６各々は、ちょう
ど読みだされたワード内のビットに対して論理積と論理
和を得ることにより得られた結果を表す信号を出力する
。シーケンス（６）のこの第１の整合／読みだし動作【
数３】は、１のワードの中を０がウォーキングすること
により得られた各連続するワードに対して繰り返される
。 【００７１】第１の整合／読みだし動作Ｍ０に続き、書
き込み動作Ｗ０と整合／読みだし動作Ｍ０（表２の括弧
内ではＷとＭにより表現される）の組合せが、１のワー
ドの中を０がウォーキングすることにより得られた各ワ
ードに対して実行される。従って、このように得られた
各これらのワードに対して、書き込み動作が実行され、
ワードがセル１４のアドレス指定された行内に書き込ま
れる。以後、同じワードが全ての行内のワードに整合さ
れる。 【００７２】整合が起こると、ちょうどアドレス指定さ
れた行が読みだされ、ちょうど整合されたワードへの一
致に関して内容が検査される。１のワードの中を０がウ
ォーキングすることにより得られたシーケンス内の各連
続するワードは、いったん書き込まれ、続いて整合され
る（そしてアドレス指定された行が読み出される）と、
書き込み動作と整合／読みだし動作とがシーケンス内の
次のワードに対して再び実行される。 【００７３】動作Ｍ０と 【数５】 とが完成すると、書き込み動作Ｗ０が実行され、すべて
０のワードがアドレス指定された行内に書き込まれ、行
内のワードがすべて０であることを保証する。 【００７４】シーケンス（３）に続き、書き込み動作と
整合／読みだし動作の第４のシーケンス（４）が実行さ
れる。表２に示されるように、シーケンス（４）で実行
される第１の動作は、すべて１のワードがアレイ１２内
に記憶されたワードに同時に整合される間の整合／読み
だし動作（Ｍ１）である。同時に、ワードは、（図１の
最上行から始まる）セル１４の連続する行から読みださ
れ、ワードがすべて１からなるかどうかを決定するため
に以後解析される。 【００７５】整合／読みだし動作後、書き込み動作（Ｗ
０）が実行され、この時、すべて１のワードが、ちょう
ど読み出されたセル１４の行内に書き込まれる。次に、
整合／読みだし動作（Ｍ０）が実行され、すべて０のワ
ードがアレイ１２内に記憶されたワードに整合される。 同時に、読みだし動作が実行され、書き込み動作が実行
された行内のワードが、このワードがすべて０かどうか
を決定するために読みだされ、検査される。 【００７６】シーケンス（４）内の最後の動作は、すべ
て１のワードが、その前の整合／読みだし動作の間にち
ょうど読みだされた行内に書き込まれる間の書き込み動
作（Ｗ１）である。シーケンス（４）の整合／読みだし
動作と書き込み動作（Ｍ１、Ｗ０、Ｍ０、Ｗ１）とは、
アレイ１２内のセル１４の連続するより下の各行に対し
て、最上行から始まり、動作がセルの全ての行に対して
実行されるまで、行われる。 【００７７】シーケンス（４）に続き、書き込み動作と
整合／読みだし動作との第５のシーケンス（５）が実行
される。シーケンス（５）の第１の動作は、すべて１の
ワードをアレイ１２内に記憶されたワードに整合するこ
とにより実行される整合／読みだし動作（Ｍ１）である
。 【００７８】整合が起こるのと同時に、読みだし動作も
また、セルの連続する行内のワードがすべて１からなる
かどうかを決定するためにこのワードが読み出され、解
析される間に実行される。シーケンス（５）に連関する
動作に先行する表２内の下向きの矢に示されるように、
この系列の中で実行される読みだし動作は、セル１４の
最後の（最下の）行に対して最初に実行される。 【００７９】従って、シーケンス（５）の最初に、カウ
ンタ３６は、デコーダ２１にこの行のアドレスをロード
し、この系列の各引き続く実行に対して、カウンタはデ
コーダに減少するカウントを与える。 【００８１】シーケンス（５）の中で整合／読みだし動
作（Ｍ１）が最初に実行された後、シーケンス（５）で
実行される次の動作は、すべて０のワードがちょうど読
み出された行内に書き込まれる間の書き込み動作（Ｗ０
）である。次に、書き込み動作（Ｗ１）が、すべて０の
ワードが書き込まれた行と同じ行にすべて１の行が書き
込まれる間に実行される。この書き込み動作に続き、す
べて０のワードが行内に書き込まれる間に書き込み動作
（Ｗ０）が実行される。 【００８２】整合／読みだし動作と書き込み動作とによ
り系列（５）がセル１４の最下行に対して実行された後
、カウンタ３６などの減少するカウントに応答して、動
作のすべての系列が各々全ての行に対して実行されるま
で、セルの次により上の行に対して系列が実行される。 【００８３】書き込み動作と整合／読みだし動作とのシ
ーケンス（５）の後に、書き込み動作と整合／読みだし
動作との第６のシーケンス（６）が続く。シーケンス（
６）は、全て０のワードの中を１をウォーキングするこ
とにより得られた系列内の各連続するワードをアレイ内
に記憶されたワードに整合することによって実行される
整合／読みだし動作Ｍ１を行うことにより開始される。 【００８４】この系列の各ワードが整合されるとき、セ
ル１４の同じアドレス指定された行が読みだされ、また
整合されたワードとの一致に関して内容が検査される。 【００８５】整合／読みだし動作Ｍ１がいったん実行さ
れると、（表２の括弧内に示されるように）書き込み動
作と整合／読みだし動作の組合せが、ウォーキング１の
系列で得られた各ワードに対して実行される。従って、
０のワードの中で１をウォーキングすることにより得ら
れた各ワードは、セル１４のアドレス指定された行内に
最初に書き込まれる。 【００８６】以後、同じワードがアレイ１２内の行と整
合され、一方同時に、（それ以前の書き込み動作の主体
であった）アドレス指定された行は、整合されたワード
に対して検査するために読みだされる。書き込み動作と
整合／読みだし動作とは、０のワードの中で１をウォー
キングすることにより得られた各連続するワードに対し
て実行される。 【００８７】シーケンス（６）の中で実行された動作は
、シーケンス（３）では、１のワードの中で０をウォー
キングするよりむしろ０のワードの中で１がウォーキン
グされるということを除けば、上述したシーケンス（６
）の動作と同じである。動作 【数４】 【数６】 が完成すると、書き込み動作（Ｗ１）が実行され、その
結果、セルのアドレス指定された行の内容は、すべて１
に戻される。 【００８８】以下に説明するように、シーケンス（３）
、（６）との整合／読みだし動作【数３】 【数４】とは、それぞれＣＡＭ１０の整合能力を検査す
るために実行される。 【００８９】シーケンス（３）の書き込みと整合／読み
だし動作 【数５】とシーケンス（６）の書き込みと整合／読みだ
し動作 【数６】とは、アレイ１２から読みだされたデータを圧
縮するＡＮＤゲート４４とＯＲゲート４６とでそれぞれ
ある程度の故障に関して検査するために実行される。こ
れら特定動作を実行することは望ましいものの、一方で
もしＡＮＤゲート４４とＯＲゲート４６とによる組込み
自己検査が望ましくないならば、これらは省略可能であ
る。 【００９０】シーケンス（６）での書き込み動作Ｗ１が
実行された後、第７の整合／読みだしと書き込み動作の
シーケンス（７）が実行される。 【００９１】シーケンス（７）で実行される第１の動作
は、すべて０のワードがセル１４の各行に記憶されたワ
ードに対して整合される間の整合／読みだし動作（Ｍ０
）である。同時に、読みだし動作が、セルの連続する行
に対して最下行から始まり、実行され、この行の内容（
ワード）が、すべて０のワードとの一致に関して検査さ
れる。 【００９２】整合／読みだし動作に続き、書き込み動作
（Ｗ１）が実行され、すべて０のワードが、ちょうど読
みだされたセルの行内に書き込まれる。以後、引続き整
合／読みだし動作（Ｍ１）が実行され、すべて１のワー
ドが、アレイ１２内に記憶されている全てのワードに対
して整合される。同時に、読みだし動作が実行され、そ
の前に書き込み動作が実行されたセル１４の行の内容が
、ここで読みだされ、すべて１のワードとの一致に関し
て検査される。 【００９３】整合／読みだし動作に続き、書き込み動作
（Ｗ０）が実行され、すべて０のワードが、それ以前に
ちょうど読み出された行内に書き込まれる。シーケンス
（７）の中で実行される動作に連関して、下向きの矢に
より示されるように、セル１４の次のより上の各行に対
して、最初に最下行から始まり、最後に最上行で終わる
まで連続して動作が実行される。 【００９４】シーケンス（１）及至（７）は、以前に与
えたＣＡＭ１０の故障モデルでの全ての故障を診断する
のに十分である。まず、「１」縮退故障がアレイ１２内
に存在する可能性を最初に考察する。 【００９５】いずれのセル１４における「１」縮退故障
も、シーケンス（１）の書き込み動作（Ｗ０）とシーケ
ンス（２）の整合／読みだし動作（Ｍ１／０）との実行
の後、明白になるであろう。 【００９６】シーケンス（１）の中の各連続する書き込
み動作（Ｗ０）に従って、各行内のセル１４は０を含む
べきである。よって、シーケンス（２）の各連続する整
合／読みだし動作（Ｍ１／０）の間に、データ−アウト
レジスタ１９から読みだされた各ワードはすべて０であ
るべきであり、ＡＮＤゲート４４とＯＲゲート４６とは
、両方とも０を出力するべきである。もしそうでなけれ
ば、「１」縮退故障が存在する。 【００９７】「０」縮退故障は、シーケンス（４）の書
き込み動作（Ｗ１）とシーケンス（５）の整合／読みだ
し動作（Ｍ１）との連続した実行後に、明白になるであ
ろう。 【００９８】シーケンス（４）の書き込み動作（Ｗ１）
が連続的に実行された後、各行内のセル１４は、シーケ
ンス（５）の整合／読みだし（Ｍ１）動作の連続した実
行の間に読みだされたとき、「１」を含むべきである。 従って、ＡＮＤゲート４４とＯＲゲート４６とは、セル
１４の各行が読み出されたとき、各々「１」を出力すべ
きである。もしそうでなければ、「０」縮退故障が存在
する。 【００９９】各行の１個以上のセル１４に連関する、「
０」から「１」へ遷移できない故障は、シーケンス（４
）の整合／読みだし動作（Ｍ０）、書き込み動作（Ｗ１
）、整合／読みだし動作（Ｍ１）の連続した実行におい
て明白になる。 【０１００】各連続する行の内容を読みだし、すべて１
のワードを書き込み、そして行の内容を読み出すことに
よって、０になっていて、また書き込み動作Ｗ１の後で
は「１」に遷移することができないようないずれのセル
１４も、ＡＮＤゲート４４とＯＲゲート４６により生成
される信号間の違いにより明らかにされる。 【０１０１】同様に、「１→０」遷移故障は、シーケン
ス（７）の整合／読みだし動作（Ｍ１）、書き込み動作
（Ｗ０）、整合／読みだし動作（Ｍ０）の連続した実行
に続く、ＡＮＤゲート４４とＯＲゲート４６との信号間
の違いにより明白になる。 【０１０２】所定の行での１個以上のセルの内容が隣接
する行内のセルでの変化のために変化するときに起こる
結合故障は、シーケンス（４）の整合／読みだし動作Ｍ
０、書き込み動作Ｗ１の実行と引き続くシーケンス（５
）の整合／読みだし動作Ｍ１の実行との間に、明白にな
る。 【０１０３】シーケンス（４）の整合／読みだし動作Ｍ
０と書き込み動作Ｗ１の連続した実行に対して、セル１
４の各行は（０のワードが存在することを検査するため
に）最初に読み出され、そしてすべて１のワードが行内
に書き込まれる。それ以前の行に対して実行された書き
込み動作Ｗ１の結果として、もし１個以上の０がセル１
４の後に続くいずれかの行に生じるならば、このような
故障は、シーケンス（５）の中の整合／読みだし動作Ｍ
１の実行において明白になる。 【０１０４】シーケンス（５）の整合／読みだし動作Ｍ
１と書き込み動作Ｗ０とは、連続して実行されるとき、
ｊ番目の行に０のワードを書き込んだ結果としてすべて
０であるべきセル１４のｉ番目の行（ここで、ｉ＜ｊ）
での「０」の発生という結合故障を明らかにする役割を
果たす。 【０１０５】同様に、シーケンス（２）の整合／読みだ
し動作Ｍ１／０と書き込み動作Ｗ１とは、連続して実行
されるとき、ｊ番目の行に１のワードを書き込んだ結果
としてすべて０であるべきセル１４のｉ番目の行での「
１」の発生という結合故障を検出する。 【０１０６】デコーダ２１がアレイ１２内のセル１４の
正しい行を適切にアドレス指定できないとき、アドレス
指定故障が起きる。このタイプの故障は、シーケンス（
５）の整合／読みだし動作Ｍ１と最後の書き込み動作Ｗ
０、またシーケンス（２）の整合／読みだし動作Ｍ１／
０と最後の書き込み動作Ｗ１の連続した実行において明
白になる。 【０１０７】シーケンス（２）の書き込み動作Ｗ０が実
行される各回に、すべて０のワードが、それ以前にすべ
て１で占められたセル１４の連続した行に書き込まれる
。 【０１０８】もしデコーダ２１が故障している場合、シ
ーケンス（２）の整合／読みだし動作Ｍ１／０の連続し
た実行において、まだ０により書き込まれていない行を
アドレス指定するならば、読みだされたワードは１であ
り、期待されるようにすべて０ではないであろう。それ
故に、ＡＮＤゲート４４とＯＲゲート４６の各々は、ア
ドレス指定故障を示す「１」を出力する。 【０１０９】同様に、シーケンス（５）の書き込み動作
Ｗ１が実行される各回に、すべて１のワードが、それ以
前にすべて０で占められていたセル１４の連続した行に
書き込まれる。従って、引き続くシーケンス（５）の整
合／読みだし動作Ｍ１の実行において、すべて１のワー
ドが読み出されると、アドレス指定故障が検出される。 【０１１０】シーケンス（２）、（５）は、セル１４の
行に対して、それぞれ最上行と最下行とから始まり連続
して実行されるので、存在するいずれのアドレス指定故
障も、書き込み動作と整合／読みだし動作のこの二つの
シーケンスの実行中に検出される。 【０１１１】以前に示唆されたように、結合及び遷移に
よる故障は、相互に互いを含んでいる。この故障は共に
起こる可能性があり、連結結合及び遷移による故障と呼
ばれている。これらのタイプの故障は、シーケンス（２
）、（５）の実行において明白になる。 【０１１２】ＣＡＭ１０の整合能力における故障の検出
はまた、書き込み動作と整合／読みだし動作のシーケン
ス（１）及至（７）の実行により明らかにされる。 【０１１３】すべて０のワードがアレイ１２でのすべて
の０に対して整合される時、整合を得ることができない
場合に起こる故障を考察する。すべて０のワードが整合
レジスタ（２５）に入力されるとき、ＡＮＤゲート３２
とＯＲゲート３３の各々は、整合が起こるときに０を出
力する。従って、シーケンス（７）の整合／読みだし動
作Ｍ０の間に、整合レジスタ２５でのすべて０のワード
とアレイ１２での全ての０との整合は、ＡＮＤゲート３
２とＯＲゲート３３それぞれにより「０」出力という形
で検出され得る。 【０１１４】逆に、整合レジスタ２５でのすべて１のワ
ードとアレイ１２の全ての１との間の整合は、シーケン
ス（４）の整合動作Ｍ１の実行により、「整合」状態下
では「１」がＡＮＤゲート３２とＯＲゲート３３との両
方により出力されるので、検出されることが可能である
。 【０１１５】整合しない状態の検出は、アレイ１２の全
ての１に対するすべて０のワードを整合することにより
、およびアレイの全ての０に対するすべて１のワードを
整合することにより達成されることが可能である。しか
し、この手法は、線２４１、２４２、２４３．．．２４
ｎの望ましい特定の線に連関するＸＯＲゲート２２を個
々に分離しない。 【０１１６】本実施例において、この分離は、「ウォー
キング−０」のワード 【数３】を系列（３）の中でアレイの内容と整合するこ
とにより、また「ウォーキング−１」のワードをシーケ
ンス（６）の中でアレイの内容と整合することにより行
われる。シーケンス（３）、（６）の中で、「ウォーキ
ング１」と「ウォーキング０」とを整合することにより
、線２４１、２４２、２４３．．．２４ｎの別々の線に
連関するＸＯＲゲート２２線毎に検査される、明白な利
点がある。 【０１１７】エンコーダ３０が不完全であるとき、その
内容が整合ワードの内容と整合するセル１４の行の正し
いアドレスを認識できないだろう。このタイプの故障の
検出は、シーケンス（７）の中の書き込み動作Ｗ１と整
合／読みだし動作Ｍ１とを実行することにより行われる
。 【０１１８】書き込み動作Ｗ１がシーケンス（７）の実
行において実行されるとき、すべて１のワードが、それ
以前にすべて０を含んだセルの行内に書き込まれる。ア
レイ１２の残りもまたすべて０を含む。 【０１１９】シーケンス（７）の引き続く整合／読みだ
し動作Ｍ１の実行の間に、エンコーダ３０は、適切に動
作している時、１のワードがちょうど書き込まれた行の
アドレスを、整合はこの行のみに対して存在しているの
で、戻すべきである。ちょうど書き込まれたセル１４の
行のアドレスと同じアドレスを戻すことができないこと
は、コンパレータ４０により感知され、コンパレータ４
０が順にこのタイプの故障の存在を示すであろう。 【０１２０】ワイルドカードレジスタ３３でのいずれの
故障も、ワイルドカードジェネレータ４２が、すべて１
のワードをレジスタにロードし、シーケンス（２）の整
合／読みだし動作Ｍ１／０中にマスクワードの全てのビ
ットをマスクすることにより、検査される。 【０１２１】マスクされた整合ワードの全てのビットに
より、ＡＮＤゲート３２は、もしワイルドカードレジス
タ３４が適切に動作しているならば、整合／読みだし動
作の実行において、すべて整合状態を示す。 【０１２２】同様に、シーケンス（４）あるいは（７）
の整合／読みだし動作Ｍ０の実行中にワイルドカードレ
ジスタ３４がすべて０を与えられるとき、もしワイルド
カードレジスタが適切に動作しているならば、整合しな
い状態が起きる。 【０１２３】上述の書き込み動作と整合／読みだし動作
によるシーケンス（１）及至（７）を用いてＣＡＭ１０
を検査する利点は、データ圧縮を供与するＡＮＤゲート
４４とＯＲゲート４６とがまた検査可能なことである。 【０１２４】ＡＮＤゲート４４に連関する「１」縮退故
障は、系列（３）の動作 【数５】の書き込み部分が実行された後の整合／読みだ
し部分の実行中に明白になるであろう。０縮退故障は、
シーケンス（４）の動作Ｍ１の整合／読みだし部分の実
行において明白になる。 【０１２５】ＯＲゲート４６に連関する「１」縮退故障
は、シーケンス（６）の動作 【数６】の書き込み部分が実行された後、整合／読みだ
し部分の実行において明白になる。「０」縮退故障は、
シーケンス（７）の整合／読みだし動作Ｍ０の実行にお
いて明白になる。 【０１２６】整合線２８１、２８２、２８３．．．２８
ｍにおける信号の論理積を得るまた論理和を得るＡＮＤ
ゲート３２とＯＲゲート３３とはまた、シーケンス（１
）及至（７）でのある程度の書き込み動作と整合／読み
だし動作の実行によっても都合よく検査される。 【０１２７】ＡＮＤゲート３２内の「１」縮退は、シー
ケンス（４）中の動作Ｗ０、Ｍ０、Ｗ１の実行において
明白になるであろう、それに対して「０」縮退故障は、
同じ系列中の動作Ｍ１の実行において検出される。 【０１２８】ＯＲゲート３３内の「０」縮退故障は、シ
ーケンス（７）の動作Ｗ１、Ｍ１、Ｗ０の実行において
明白になるが、それに対して「１」縮退は、シーケンス
（６）の 【数４】動作の実行において明らかにされる。 【０１２９】以上は、書き込み動作と整合／読みだし動
作による所定のシーケンスを実行することにより内容参
照可能メモリ１０を完全に検査するための技術を記述し
ている。書き込み動作と整合／読みだし動作中に、すべ
て０、すべて１、０のワードの中にウォーキング１、１
のワードの中にウォーキング０、からなるデータワード
のセットの内の事前選択したデータワードは、ＣＡＭ１
０の各素子を検査するために書き込み及び整合／読みだ
しがそれぞれなされる。 【０１３０】上述の実施例は、本発明の原理の単なる例
示であることが理解されるべきである。本発明の原理を
実施するであろう当業者により本発明になされ得る様々
な変形及び修正は、本発明の精神と範躊内にある。 【０１３１】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。尚、特許請求の範囲に記載した参
照番号は発明の容易なる理解のためで、その技術的範囲
を制限するよう解釈されるべきではない。 【発明の効果】以上述べたごとく、本発明によれば、Ｒ
ＡＭのような他のタイプのメモリと比較してより複雑な
内容参照可能メモリ（ＣＡＭ）を構成する全ての素子に
ついて検査可能なＣＡＭの組込み自己検査方法及び装置
を提供することができる。
組込み自己検査方法及び装置に関する。 【０００２】 【従来の技術】半導体産業では、半導体自体を検査する
能力（組込み自己検査）を持つように半導体の構造を設
計する傾向がある。有する複雑で、非常に大規模な集積
回路に組込み自己検査能力を与えれば、精巧な検査装置
を必要とすることなしに非常に高い故障検出率を得るこ
とが可能である。 【０００３】現在、異なるタイプの構造（例えば、ＲＡ
Ｍ、ＲＯＭ、ＦＩＦＯなど）に対して組込み自己検査を
達成可能な単一の一般性のある技術は存在しない。従っ
て、別々の組込み自己検査技術がこのような異なる機能
的構造に対して必要となる。 【０００４】組込み自己検査技術が大部分のタイプの機
能的半導体構造に対して存在することが知られている一
方で、内容参照可能メモリ（ＣＡＭ）というあるタイプ
の機能的構造があり、この構造に対しては、全く組込み
自己検査技術が存在しないことが知られている。 【０００５】ＣＡＭとランダム・アクセス・メモリ（Ｒ
ＡＭ）とは、ともに記憶セルのマトリクス・アレイを含
み、ランダムに、これらにデータは書き込み可能であり
、またこれらからデータが読みだし可能であるという点
で同じである。加えて、ＣＡＭはまた複数の排他的論理
和（ＸＯＲ）ゲートをも有し、各ゲートはアレイの各行
における別々のメモリ・セルに連関されている。 【０００６】各行の記憶セルに連関されたＸＯＲゲート
は、各他のゲートとの論理積を取った出力を有し、アレ
イの各行に記憶されたワードに「整合ワード」と呼ばれ
るワードを整合させるという利点をＣＡＭに供与する。 さらに、ある種のＣＡＭは、整合・ワードの選択された
数ビットをマスク可能にする「ワイルド・カード」とし
て知られている特徴をも有する。 【０００７】 【発明が解決しようとする課題】現在のＣＡＭの整合と
ワイルド・カードという特徴により、ＣＡＭは、ＲＡＭ
のような他のタイプのメモリと比較してより複雑になっ
ている。このために、ＲＡＭに対して使用されている現
在の組込み自己検査技術は、ＣＡＭに対しては適切では
ない。さらに、整合とワイルド・カードとを有するＣＡ
Ｍの全特徴を検査するために有効であることを証明した
単一の組込み自己検査技術は未知である。 【０００８】本発明は、ＣＡＭの全ての構成要素を検査
できる組込み自己検査方法及び装置を提供することを目
的とする。 【０００９】 【課題を解決するための手段】本発明は、メモリ部分と
これに連関された排他的論理和（ＸＯＲ）ゲートとを有
する複合セルのアレイと一連の連関されたブロックとか
らなる内容参照可能メモリを検査するための方法である
。本発明では、ＣＡＭ上での所定の一連の書き込み、整
合、読みだし動作を実行することによりＣＡＭの全ての
素子が集合的に検査される。 【００１０】各書き込み動作中には、すべて０のワード
、すべて１のワード、１の中にウォーキング０があるワ
ード、あるいは０の中にウォーキング１があるワードか
らなるグループから所定のデータワードが、アレイ内の
連続する一つのメモリ・セルの行に書き込まれる。 【００１１】各整合動作は、ＣＡＭアレイ内のセルの全
行に書き込まれたワードと整合するために、グループ内
の所定のデータワードの一つを整合レジスタに入れるこ
とにより実行される。各読みだし動作は、セルの連続す
る行の内容を読みだし、この読みだされたワードがデー
タワードのグループの所定の一つに一致するかどうかを
決定するために内容を検査することにより実行される。 【００１２】好ましい実施例においては、整合ワードが
全行の内容に整合されるとき、セルの連続する行が読み
だされるように整合と読みだし動作は同時に実行される
。書き出しと整合の動作の結果に基づいて、ＣＡＭの各
素子の動作性能が検査され得る。 【００１３】好ましい実施例においては、下表に示す７
個の書き込み、整合、読みだし動作シーケンスのセット
が実行される。 【表１】 ここで、Ｗは書き込み動作を示し、Ｍは整合／読みだし
動作（整合と読みだしの両方が行われる間）をそれぞれ
示す。また、上付き文字０、１、 【数１】 、 【数２】 は、特定の動作が、すべて０のワード、すべて１のワー
ド、１の中にウォーキング０があるワード、すべて０の
中にウォーキング１があるワードのそれぞれを書き込む
あるいは整合させる／読みだす、といういずれかにより
実行されることを示す。 【００１４】整合／読みだし動作に連関した二つの上付
き文字がある場合には、第１の上付き文字は整合ワード
を示すが、第２の上付き文字は読みだされることが期待
されるワードを示す。単一の上付き文字の場合には、整
合されるワードは、セルの行から読みだされることが期
待されるワードと同じである。 【００１５】上向きと下向きの矢は、矢に従う特定の動
作系列が、矢がそれぞれ上向きであるかあるいは下向き
であるかどうかに依存して、最初の行あるいは最後の行
で始まる、アレイの連続する各行に対して実行される。 【００１６】第１のシーケンス（１）は、すべて０のワ
ードがアレイ内のメモリ・セルの各連続する行内に、第
１の行から始まり書き込まれる間の単一の書き込み動作
（Ｗ０）からなる。 【００１７】第２のシーケンス（２）は、整合／読みだ
し動作（Ｍ１／０）、書き込み動作（Ｗ１）、書き込み
動作（Ｗ０）、書き込み動作（Ｗ１）からなり、これら
はセルの各連続する行に対して連続して実行される。 【００１８】整合／読みだし動作Ｍ１／０は、アレイ内
に記憶されたワードにすべて１のワードを整合させるこ
とにより実行されるが、一方同時にワードがすべて０の
ワードであるかを決定するために連続する行内に記憶さ
れたワードを読み出す。シーケンス（２）内の各書き込
み動作は、特定書き込み動作に連関した上付き文字表示
に従って、すべて１のワードあるいはすべて０のワード
のいずれかを、整合／読みだし動作中に読みだされたセ
ルの行内に書き込むことにより実行される。 【００１９】シーケンス（４）、（５）、（７）もまた
、メモリ・セルの各連続する行に対して連続して実行さ
れる書き込み動作と整合／読みだし動作のセットからな
る。 【００２０】シーケンス（２）、（４）、（５）、（７
）と異なり、シーケンス（３）とシーケンス（６）は、
１の単一ワードあるいは０の単一ワードをではなく、１
のワード内で０をウォーキングすることにより得られた
ワード、また０のワード内で１をウォーキングすること
により得られたワード、それぞれを整合させる／読みだ
しすることにより実行される。シーケンス（３）とシー
ケンス（６）において、整合／読みだし動作【数３】 【数４】が実行されることにより、ＣＡＭの整合機能は
都合良く検査されるであろう。 【００２１】上述の書き込み動作と整合／読みだし動作
のシーケンス（１）から（７）までを実行することによ
り、ＣＡＭの全ての素子は、完全に検査される。従って
、このＣＡＭ検査の瞬間的技術は、１００％の故障検出
率が可能であることを保証する。 【００２２】 【実施例】以下、本発明の一定施例を図面を参照して説
明する。図１は、当業者には周知の内容参照可能メモリ
（ＣＡＭ）１０の構成を模式的に示す。図１において、
ＣＡＭ１０は、メモリ・セル１４のｎ個の列とｍ個の行
のアレイ１２からなる。ここでｍとｎは整数である。こ
こでは、メモリ・セル１４の１行のみが図示されている
。アレイ１２内の各行におけるメモリ・セル１４の各々
は、まずデータ−インレジスタ１６に入力され、レジス
タ出力線のセットの別個の出力線１７１、１７２、１７
３．．．１７ｎを経由して行内のセルに転送された、ワ
ードのｎ個のビットのそれぞれを記憶する。 【００２３】メモリ・セル１４の各行内に記憶されたワ
ードは、データ−アウトレジスタ１９に結合した別々の
線１８１、１８２、１８３．．．１８ｎを経由してアレ
イ１２から読み込み可能である。データ−アウトレジス
タ１９に記憶されたデータは、バス２０を経由して外部
デバイス（図示せず）への出力される。データワードが
書き込まれるべき、あるいは記憶されたデータワードが
読み出されるべきメモリ・セル１４の行の見出しは、Ｃ
ＡＭ１０に連関したデコーダ２１への行アドレス入力に
おいて設定される。 【００２４】デコーダ２１は、行の見出しを設定するた
めのアドレスを解読し、その後アドレス指定された行内
のセルをデータ読みだしあるいはデータ書き込み（デー
タはｎ個のビットワードの形である）操作可能にする。 【００２５】他のタイプのメモリ・デバイスと異なり、
ＣＡＭ１０は連想アドレス指定能力、すなわち、整合す
る行のアドレスを認識するために、ｎ個のビット列をア
レイ１２のセル１４の各行内に記憶されたデータワード
に整合する能力を有する。整合されるべきｎ個のビット
列は、以後「整合ワード」と呼ばれる。 【００２６】連想アドレス指定を達成するために、各排
他的論理和（ＸＯＲ）ゲート２２は、アレイ１２内の各
メモリ・セル１４に結合されている。アレイ１２の各列
内でメモリ・セル１４に結合された各ＸＯＲゲート２２
は、各メモリ・セル１４の内容と各整合線２４１、２４
２、２４３．．．２４ｎからのビットとの排他的論理和
をとる。各整合線２４１、２４２、２４３．．．２４ｎ
にはＣＡＭ１０に設けられた整合レジスタ２５内に保持
された整合ワード中の個々のビットが送り込まれる。 【００２７】メモリ・セル１４の特定行でのメモリ・セ
ル１４に連結した各ＸＯＲゲート２２により実行される
排他的論理和動作は、ＡＮＤゲート２６１、２６２、．
．．２６ｎ−１により、同じ行内のそのすぐ左にあるＸ
ＯＲゲート（すなわち、先行する列に結合されたＸＯＲ
ゲート）の出力信号との論理和を取ることにより行われ
る。 【００２８】メモリ・セル１４の各行内にあるＡＮＤゲ
ート２６ｎ−１からの出力信号（行内のゲート２６１−
２６ｎ−１の出力信号の論理積を表す）は、エンコーダ
３０の各入力線２８１、２８２．．．２８ｍに入力され
る。入力線２８１−２８ｍでの信号に応答して、エンコ
ーダ３０は、内容が整合レジスタ２５内の整合ワードに
一致するような行の見出しを表す信号を出力線３１１、
３１２、３１３．．．３１ｍに与える。 【００２９】ＡＮＤゲート３２と０Ｒゲート３３は各線
２８１−２８ｍに結合され、それぞれこれらの線での信
号の論理積と論理和を表す信号を生成する役割を果たす
。 【００３０】また、ＣＡＭ１０には、各整合線２４１、
２４２、２４３．．．２４ｎにそれぞれ結合された出力
線３５１、３５２、３５３．．．３５ｎを有するワイル
ドカードレジスタ３４が設けられている。ワイルドカー
ドレジスタ３４内にロードされたワードのビットに従っ
て、線３５１−３５ｎに１個以上の信号が送られる。 【００３１】ワイルドカードレジスタ３４の各出力線３
５１、３５２、３５３．．．３５ｎ上の信号が論理「１
」のレベルである時、この信号は、整合レジスタ２５か
らの整合線２４１、２４２、２４３．．．２４ｎの対応
する線で受け取った信号をそれぞれマスクする。整合線
２４１、２４２、２４３．．．２４ｎの選択された線で
論理「１」のレベルに設定するようにワイルドカードレ
ジスタ３４の内容を選択することにより、「整合」レジ
スタ２５内の整合ワードの対応するビットをマスクする
ことが可能になる。 【００３２】上述のように構成されたＣＡＭ１０は、多
数の故障を生じやすい。メモリ・セル１４のアレイ１２
は、それ自身（ａ）「縮退」故障、（ｂ）遷移故障、（
ｃ）結合故障、（ｄ）連結結合及び遷移による故障、を
生じやすい。 【００３３】縮退故障が起こるのは、メモリ・セル１４
の内容がセル内に以前に書き込まれたビットの状態に関
係なく「１」あるいは「０」に固定されたままである時
である。遷移故障が起こるのは、「１」または「０」を
それぞれ書き込むことにより、「０」から「１」へある
いは「１」から「０」へセル１４の内容の状態に変化を
与えることが不可能である時であると言われている。 【００３４】結合故障が起こるのは、セル１４内のビッ
トの状態が意図せず変化する時である、なぜなら隣合っ
た行でのセルのビットが変化するからである。その名前
が示すように、連結結合と遷移による故障は、遷移故障
と結合故障の組合せである。 【００３５】メモリ・セルのアレイ１２の他に、ＣＡＭ
１０の他の部分にも故障が起こる。例えば、デコーダ２
１は、メモリ・セル１４のアドレス指定された行にアク
セスできない可能性があり、あるいはさらにアドレス指
定された行の代わりに他の行にアクセスするかもしれな
い。エンコーダ３０は、整合レジスタ２５内のワードに
整合するワードの内容を含むセル１４の各行のアドレス
を出力できない可能性がある。 【００３６】整合レジスタ２５は、もし整合線２４１、
２４２、２４３．．．２４ｎの１個以上の線での信号の
状態が「０」あるいは「１」に固定されたままであるな
らば、適切な整合ワードを与えられない可能性がある。 ワイルドカードレジスタ３２は、もしその出力線３４１
、３４２、３４３．．．３４ｎの１個以上の線に現れる
信号が「１」あるいは「０」に固定されているならば、
正しく動作できないかもしれない。 【００３７】ＯＲゲート２２自身の故障があり得る。例
えば、１個以上のＯＲゲート２２が、このゲートに与え
られる入力信号の異なる４個の可能な組合せの一つに応
答して適切な信号を出力することができない可能性があ
る。また、データ−インレジスタ１６とデータ−アウト
レジスタ１９の各々に、縮退型の故障が起きるかもしれ
ない。 【００３８】ＣＡＭ１０を完全に検査するためには、上
述の故障の全てが検査されなければならない。本実施例
において、各タイプの故障が存在するかどうかを検出を
する目的のＣＡＭ１０の完全な検査のための技術が開発
された。以下に詳細に説明するように、本実施例におけ
るＣＡＭ１０の検査は、書き込み、整合、読みだしシー
ケンスの所定のセットを実行することにより行われる。 【００３９】各書き込み動作中に、（ａ）すべて１のワ
ード、（ｂ）すべて０のワード、（ｃ）０の中にウォー
キング１があるワード、（ｄ）１の中にウォーキング０
があるワード、からなるグループから事前選択されたデ
ータワードが、ＣＡＭ１０のアレイ１２内のセル１４の
各行に書き込まれる。 【００４０】各整合動作は、上述の４個のデータワード
のグループから選ばれ、事前選択されたデータワードを
、同時に各行内に記憶されたワードに整合することによ
り実行される。整合動作と同時に、読みだし動作が実行
され、セル１４のアドレス指定された行内の内容（記憶
されたワード）は読みだされ、記憶されたワードがデー
タワードのグループの所定のワードに対応するかどうか
検査される。 【００４１】所定の書き込み、整合、読みだし動作系列
は、ＣＡＭ１０の全素子（すなわち、セルアレイ１２、
デコーダ２１、エンコーダ３０、レジスタ１６、１９、
２５、３４）を検査するように選択される。 【００４２】適切な書き込み、整合、読みだし動作系列
の実行とそれらの動作の結果の評価とを容易にするため
に、ＣＡＭ１０には、既に記述したＡＮＤゲート３２と
０Ｒゲート３３、カウンタ３７、テストパターンジェネ
レータ３８、コンパレータ４０、ワイルドカードジェネ
レータ４２、ＡＮＤゲート４４、０Ｒゲート４６などか
らなるテストシステム３６が取り付けられる。 【００４３】テストシステム３６の全素子は一般に、単
一のパッケージ（図示せず）内にＣＡＭ１０の素子と共
に集積される。アップダウンカウンタで構成されるカウ
ンタ３７は、デコーダ２１に与えられるカウントを生成
する役割を果たす。このカウントに応じて、デコーダ２
１はアレイ１２内のセル１４の異なる行の一つをアドレ
ス指定する。 【００４４】テストパターンジェネレータ３８は、デー
タ−インレジスタ１６と整合レジスタ２５の両方に、異
なる上述のデータワードタイプ（すなわち、（ａ）すべ
て０のワード、（ｂ）すべて１のワード、（ｃ）１の中
にウォーキング０があるワード、あるいは（ｄ）０の中
にウォーキング１があるワード）のうち一つを与える役
割を果たすレジスタである。 【００４５】コンパレータ４０は、線３１１、３１２、
３１３．．．３１ｍに存在する信号とカウンタ３７のカ
ウントとを比較し、信号がカウントと等しいかどうかを
示すビットを出力する役割を果たす。ワイルドカードジ
ェネレータ４２は、すべて１の数列が正しく整合ワード
をマスク可能であるかを検査するためにすべて１の数列
をＣＡＭ１０のワイルドカードレジスタ３４に与える役
割を果たすレジスタからなる。 【００４６】ＡＮＤゲート４４とＯＲゲート４６は各々
データ−アウトレジスタ１９の出力に結合され、ワード
をビットペア（２ビット）に圧縮するためにバス２０に
出力されたワードのビットのそれぞれ論理積と論理和と
を得る役割を果たす。 【００４７】ＣＡＭが、表２に表形式で記載された書き
込み、整合、読みだし動作系列に従い実行することによ
り、テストシステム３６はＣＡＭ１０を検査する。 【表２】 記号ＷとＭは、それぞれ書き込み動作と整合／読みだし
動作とを示す（整合動作と読みだし動作とは同時に実行
される）。 【００４８】記号ＷとＭとに続く上付き文字０、１、【
数１】 【数２】は、すべて１のワード、すべて０のワード、１
のワード内のウォーキング０、０のワード内のウォーキ
ング１、を書き込むあるいは整合するまた読み出すこと
により、動作が実行されることを示す。従って、例えば
、書き込み動作Ｗ０は、デコーダ２１によりアドレス指
定される行内にすべて０のワードを書き込むことにより
実行される。 【００４９】同様に、例えば、整合／読みだし動作Ｍ１
は、すべて１のワードをセル１４の各全行内に記憶され
たワードと整合することにより実行され、一方で同時に
、セル１４のアドレス指定された行内に記憶されたワー
ドが、それがすべて１であるかどうかを設定するために
読み出され、また検査される。 【００５０】整合／読みだし動作Ｍ１／０は、すべて１
のワードをアレイ１２内に記憶されたワードに整合し、
一方でセル１４のアドレス指定された行内に記憶された
ワードがすべて１であるかを決定するために、このワー
ドを読みだし、解析することにより実行される。 【００５１】矢（↑）と矢（↓）とは、矢に続く系列の
動作が、アレイ１２内のセル１４の各行に対して、最上
行または最下行それぞれから始まり、連続して実行され
ることを示す。系列（３）と系列（６）とに先行する矢
（→）は、これらの系列の各々がセル１４の単一の行に
対してのみ実行されることを示す。 【００５２】第１の動作系列の間に、書き込み動作（Ｗ
０）が実行され、すべて１のワードが、アレイ１２内の
セル１４の各連続する行内に、図１での最上行から始ま
り、書き込まれる。 【００５３】書き込み動作（Ｗ０）を実行するために、
カウンタ３７は、デコーダ２１にセル１４の最上行のア
ドレスを示すカウントを与えるが、一方同時に、テスト
パターンジェネレータ３８は、すべて０のワードを「デ
ータ−イン」レジスタ１６に与える。「データ−イン」
レジスタ１６内のワードは、セル１４のアドレス指定さ
れた行内に書き込まれる。 【００５４】書き込み動作後、カウンタ３７のカウント
は単位上増加し、それによりデコーダ２１は、セル１４
の次の連続する行をアドレス指定するが、これに対して
書き込み動作Ｗは、すべて０のワードをアドレス指定さ
れた行内に書き込むように再び実行される。シーケンス
（１）の書き込み動作Ｗ０は、セル１４の連続する行各
々に対してそこにすべて０のワードを書き込むために実
行される。 【００５５】第２のシーケンスの間に、整合／読みだし
動作Ｍ１／０と３個の異なる書き込み動作（Ｗ１、Ｗ０
、Ｗ１）が、セル１４の各行に対して、最上行から始ま
り連続して実行される。整合／読みだし動作Ｍ１／０の
間に、すべて１のワードが、セル１４の各行内のワード
に対して同時に整合される。この整合は、テストパター
ンジェネレータ３８がすべて１のワードを「整合」レジ
スタ２５に出力し、代わりにこのレジスタ２５が、ちょ
うど受信した整合ワードの各ビットを、線２４１、２４
２．．．２４ｎの対応する線に対して出力することによ
り達成される。 【００５６】セル１４の各行内に記憶されたワードのビ
ットが実際にすべて０であるかどうかに従って、「１」
あるいは「０」が、線２８１、２８２、２８３．．．２
８ｍの特定の線に生じる。線２８１、２８２、２８３．
．．２８ｍでの信号に応答して、エンコーダ３０は、線
３１１、３１２、３１３・・・に信号を出力するが、こ
の信号はひとまとめにしてその行の記憶されたワードが
整合ワードと整合する行の見出しを示す。 【００５７】整合動作を実行するとき、読みだし動作も
また実行され、デコーダ２１によりアドレス指定された
セル１４の行内に記憶されたワードが、ワードが０であ
るかを決定するために読みだされ、検査される。実際の
読みだし動作は、セル１４のアドレス指定された行内の
ワードをロードし、そのワードをバスに０に出力するこ
とにより実行される。 【００５８】ＡＮＤゲート４４とＯＲゲート４６とは、
バス２０に生じるワードのビットをそれぞれ論理積と論
理和とを得る役割を果たし、論理積と論理和とからビッ
トペアを与えるが、このビットペアは、それだけでちょ
うど読み出されたワードがすべて１かあるいはすべて０
かどうかを解析するための十分な情報を与える。このよ
うにして、ＡＮＤゲート４４とＯＲゲート４６とは、「
圧縮する」すなわち、ちょうど読み出されたワードの多
数のビットを減少させる役割を都合よく果たす。 【００５９】シーケンス（２）での整合／読みだし動作
後に、書き込み動作Ｗ１が実行され、すべて１のワード
が、デコーダ２１によりこの時アドレス指定されるセル
１４の行内に書き込まれる。この動作は、テストパター
ンジェネレータ３８がすべて１のワードをデータ−イン
レジスタ１６にロードし、代わりにレジスタ１６がその
ワードをセル１４のこの時アドレス指定された行に転送
することにより実行される。 【００６０】書き込み動作Ｗ１に続き、第２の書き込み
動作Ｗ０が実行され、この間に、すべて０のワードが、
この時アドレス指定されている行内に、前の書き込み動
作と同じ方法で書き込まれる。 【００６１】最後に、シーケンス（２）の中で、書き込
み動作（Ｗ１）が実行され、この間に、すべて１のワー
ドがこの時アドレス指定されている行内に書き込まれる
。シーケンス（２）の動作Ｍ１／０、Ｗ１、Ｗ０、Ｗ１
は、アレイ１２でのセル１４の各行に対して連続して実
行される。 【００６２】シーケンス（２）の中で整合／読みだし動
作（Ｍ１／０）が実行される各回に、ワイルドカードジ
ェネレータ４２は、ワイルドカードレジスタ３４にすべ
て１のデータ列を与える。この動作の目的は、ワイルド
カード動作に連関した故障を（もしあるとすれば）明ら
かにすることである。 【００６３】「１」が各線２４１、２４２、２４３．．
．２４ｎに存在する時、整合レジスタ２５での整合ワー
ドの全てのビットは、ＡＮＤゲート３２とＯＲゲート３
３それぞれの出力が、「すべて整合」状態を示す「１」
に両方ともあるように、マスクされる。 【００６４】シーケンス（２）の中でのすべて整合状態
を検出するために、ＡＮＤゲート３２とＯＲゲート３３
それぞれの不良は、ワイルドカードレジスタ３４あるい
はＸＯＲゲート２２いずれかでの故障を示す。全ての他
の動作の間に、ワイルドカードレジスタ３４は、すべて
１の列を生成する。 【００６５】シーケンス（２）に続き、第３のシーケン
ス（３）が実行される。シーケンス（３）での第１の動
作は、「１のワードの中にウォーキング０」により得ら
れる異なるデータワード列の一つが、セル１４の行に記
憶されたワードと整合される間の整合／読みだし動作【
数３】である。この整合を達成するために、テストパタ
ーンジェネレータ３８は、データワード１１１１１．．
．０、１１１．．．０１、１１１．．．０１１、０１１
．．．１１１のセットの連続するデータワードを、連続
して生成する。 【００６６】生成されたデータワード各々は、連続して
生成されるワード内の０が前のワードより左に１ビット
シフトされて他が１の中にただ一つの０があるワードか
らなる。従って、各生成されたデータワード内に出現す
る「０」は、他がすべて１からなるワードの中を「ウォ
ーク」しながら出現する。この整合動作の間に、１のワ
ードの中を「０」がウォーキングすることにより得られ
たワードの内ただひとつのみが、アレイの各行内に記憶
されたワードと整合するために整合レジスタ２５内に書
き込まれる。 【００６７】シーケンス（３）の中でのこの整合の各連
続実行に対して、１のワードの中を「０」がウォーキン
グすることにより得られた系列内の次の連続するワード
が、アレイ１２内に記憶されたワードに対して整合する
ために整合レジスタ２５内に書き込まれる。 【００６８】「ウォーキング０」の系列内での各ワード
に対して、ＡＮＤゲート３２とＯＲゲート３３それぞれ
からの「０」出力信号により表示されるように整合しな
い状態が起こる。 【００６９】「ウォーキング０のワード」の整合が起こ
ると同時に、読みだし動作もまた、行内に記憶されたワ
ードを、このワードが整合レジスタ２５に保持された同
じワードに一致するかどうかを決定するために読みだし
、検査する間に、セル１４のアドレス指定された行に対
して実行される。シーケンス（３）の中で実行される整
合／読みだし動作の間に読み出された、セル１４の特定
の行の見出し（アドレス）は、セルの行が読み出される
限り重要ではない。 【００７０】前述のように、各読みだし動作が完成する
と、ＡＮＤゲート４４とＯＲゲート４６各々は、ちょう
ど読みだされたワード内のビットに対して論理積と論理
和を得ることにより得られた結果を表す信号を出力する
。シーケンス（６）のこの第１の整合／読みだし動作【
数３】は、１のワードの中を０がウォーキングすること
により得られた各連続するワードに対して繰り返される
。 【００７１】第１の整合／読みだし動作Ｍ０に続き、書
き込み動作Ｗ０と整合／読みだし動作Ｍ０（表２の括弧
内ではＷとＭにより表現される）の組合せが、１のワー
ドの中を０がウォーキングすることにより得られた各ワ
ードに対して実行される。従って、このように得られた
各これらのワードに対して、書き込み動作が実行され、
ワードがセル１４のアドレス指定された行内に書き込ま
れる。以後、同じワードが全ての行内のワードに整合さ
れる。 【００７２】整合が起こると、ちょうどアドレス指定さ
れた行が読みだされ、ちょうど整合されたワードへの一
致に関して内容が検査される。１のワードの中を０がウ
ォーキングすることにより得られたシーケンス内の各連
続するワードは、いったん書き込まれ、続いて整合され
る（そしてアドレス指定された行が読み出される）と、
書き込み動作と整合／読みだし動作とがシーケンス内の
次のワードに対して再び実行される。 【００７３】動作Ｍ０と 【数５】 とが完成すると、書き込み動作Ｗ０が実行され、すべて
０のワードがアドレス指定された行内に書き込まれ、行
内のワードがすべて０であることを保証する。 【００７４】シーケンス（３）に続き、書き込み動作と
整合／読みだし動作の第４のシーケンス（４）が実行さ
れる。表２に示されるように、シーケンス（４）で実行
される第１の動作は、すべて１のワードがアレイ１２内
に記憶されたワードに同時に整合される間の整合／読み
だし動作（Ｍ１）である。同時に、ワードは、（図１の
最上行から始まる）セル１４の連続する行から読みださ
れ、ワードがすべて１からなるかどうかを決定するため
に以後解析される。 【００７５】整合／読みだし動作後、書き込み動作（Ｗ
０）が実行され、この時、すべて１のワードが、ちょう
ど読み出されたセル１４の行内に書き込まれる。次に、
整合／読みだし動作（Ｍ０）が実行され、すべて０のワ
ードがアレイ１２内に記憶されたワードに整合される。 同時に、読みだし動作が実行され、書き込み動作が実行
された行内のワードが、このワードがすべて０かどうか
を決定するために読みだされ、検査される。 【００７６】シーケンス（４）内の最後の動作は、すべ
て１のワードが、その前の整合／読みだし動作の間にち
ょうど読みだされた行内に書き込まれる間の書き込み動
作（Ｗ１）である。シーケンス（４）の整合／読みだし
動作と書き込み動作（Ｍ１、Ｗ０、Ｍ０、Ｗ１）とは、
アレイ１２内のセル１４の連続するより下の各行に対し
て、最上行から始まり、動作がセルの全ての行に対して
実行されるまで、行われる。 【００７７】シーケンス（４）に続き、書き込み動作と
整合／読みだし動作との第５のシーケンス（５）が実行
される。シーケンス（５）の第１の動作は、すべて１の
ワードをアレイ１２内に記憶されたワードに整合するこ
とにより実行される整合／読みだし動作（Ｍ１）である
。 【００７８】整合が起こるのと同時に、読みだし動作も
また、セルの連続する行内のワードがすべて１からなる
かどうかを決定するためにこのワードが読み出され、解
析される間に実行される。シーケンス（５）に連関する
動作に先行する表２内の下向きの矢に示されるように、
この系列の中で実行される読みだし動作は、セル１４の
最後の（最下の）行に対して最初に実行される。 【００７９】従って、シーケンス（５）の最初に、カウ
ンタ３６は、デコーダ２１にこの行のアドレスをロード
し、この系列の各引き続く実行に対して、カウンタはデ
コーダに減少するカウントを与える。 【００８１】シーケンス（５）の中で整合／読みだし動
作（Ｍ１）が最初に実行された後、シーケンス（５）で
実行される次の動作は、すべて０のワードがちょうど読
み出された行内に書き込まれる間の書き込み動作（Ｗ０
）である。次に、書き込み動作（Ｗ１）が、すべて０の
ワードが書き込まれた行と同じ行にすべて１の行が書き
込まれる間に実行される。この書き込み動作に続き、す
べて０のワードが行内に書き込まれる間に書き込み動作
（Ｗ０）が実行される。 【００８２】整合／読みだし動作と書き込み動作とによ
り系列（５）がセル１４の最下行に対して実行された後
、カウンタ３６などの減少するカウントに応答して、動
作のすべての系列が各々全ての行に対して実行されるま
で、セルの次により上の行に対して系列が実行される。 【００８３】書き込み動作と整合／読みだし動作とのシ
ーケンス（５）の後に、書き込み動作と整合／読みだし
動作との第６のシーケンス（６）が続く。シーケンス（
６）は、全て０のワードの中を１をウォーキングするこ
とにより得られた系列内の各連続するワードをアレイ内
に記憶されたワードに整合することによって実行される
整合／読みだし動作Ｍ１を行うことにより開始される。 【００８４】この系列の各ワードが整合されるとき、セ
ル１４の同じアドレス指定された行が読みだされ、また
整合されたワードとの一致に関して内容が検査される。 【００８５】整合／読みだし動作Ｍ１がいったん実行さ
れると、（表２の括弧内に示されるように）書き込み動
作と整合／読みだし動作の組合せが、ウォーキング１の
系列で得られた各ワードに対して実行される。従って、
０のワードの中で１をウォーキングすることにより得ら
れた各ワードは、セル１４のアドレス指定された行内に
最初に書き込まれる。 【００８６】以後、同じワードがアレイ１２内の行と整
合され、一方同時に、（それ以前の書き込み動作の主体
であった）アドレス指定された行は、整合されたワード
に対して検査するために読みだされる。書き込み動作と
整合／読みだし動作とは、０のワードの中で１をウォー
キングすることにより得られた各連続するワードに対し
て実行される。 【００８７】シーケンス（６）の中で実行された動作は
、シーケンス（３）では、１のワードの中で０をウォー
キングするよりむしろ０のワードの中で１がウォーキン
グされるということを除けば、上述したシーケンス（６
）の動作と同じである。動作 【数４】 【数６】 が完成すると、書き込み動作（Ｗ１）が実行され、その
結果、セルのアドレス指定された行の内容は、すべて１
に戻される。 【００８８】以下に説明するように、シーケンス（３）
、（６）との整合／読みだし動作【数３】 【数４】とは、それぞれＣＡＭ１０の整合能力を検査す
るために実行される。 【００８９】シーケンス（３）の書き込みと整合／読み
だし動作 【数５】とシーケンス（６）の書き込みと整合／読みだ
し動作 【数６】とは、アレイ１２から読みだされたデータを圧
縮するＡＮＤゲート４４とＯＲゲート４６とでそれぞれ
ある程度の故障に関して検査するために実行される。こ
れら特定動作を実行することは望ましいものの、一方で
もしＡＮＤゲート４４とＯＲゲート４６とによる組込み
自己検査が望ましくないならば、これらは省略可能であ
る。 【００９０】シーケンス（６）での書き込み動作Ｗ１が
実行された後、第７の整合／読みだしと書き込み動作の
シーケンス（７）が実行される。 【００９１】シーケンス（７）で実行される第１の動作
は、すべて０のワードがセル１４の各行に記憶されたワ
ードに対して整合される間の整合／読みだし動作（Ｍ０
）である。同時に、読みだし動作が、セルの連続する行
に対して最下行から始まり、実行され、この行の内容（
ワード）が、すべて０のワードとの一致に関して検査さ
れる。 【００９２】整合／読みだし動作に続き、書き込み動作
（Ｗ１）が実行され、すべて０のワードが、ちょうど読
みだされたセルの行内に書き込まれる。以後、引続き整
合／読みだし動作（Ｍ１）が実行され、すべて１のワー
ドが、アレイ１２内に記憶されている全てのワードに対
して整合される。同時に、読みだし動作が実行され、そ
の前に書き込み動作が実行されたセル１４の行の内容が
、ここで読みだされ、すべて１のワードとの一致に関し
て検査される。 【００９３】整合／読みだし動作に続き、書き込み動作
（Ｗ０）が実行され、すべて０のワードが、それ以前に
ちょうど読み出された行内に書き込まれる。シーケンス
（７）の中で実行される動作に連関して、下向きの矢に
より示されるように、セル１４の次のより上の各行に対
して、最初に最下行から始まり、最後に最上行で終わる
まで連続して動作が実行される。 【００９４】シーケンス（１）及至（７）は、以前に与
えたＣＡＭ１０の故障モデルでの全ての故障を診断する
のに十分である。まず、「１」縮退故障がアレイ１２内
に存在する可能性を最初に考察する。 【００９５】いずれのセル１４における「１」縮退故障
も、シーケンス（１）の書き込み動作（Ｗ０）とシーケ
ンス（２）の整合／読みだし動作（Ｍ１／０）との実行
の後、明白になるであろう。 【００９６】シーケンス（１）の中の各連続する書き込
み動作（Ｗ０）に従って、各行内のセル１４は０を含む
べきである。よって、シーケンス（２）の各連続する整
合／読みだし動作（Ｍ１／０）の間に、データ−アウト
レジスタ１９から読みだされた各ワードはすべて０であ
るべきであり、ＡＮＤゲート４４とＯＲゲート４６とは
、両方とも０を出力するべきである。もしそうでなけれ
ば、「１」縮退故障が存在する。 【００９７】「０」縮退故障は、シーケンス（４）の書
き込み動作（Ｗ１）とシーケンス（５）の整合／読みだ
し動作（Ｍ１）との連続した実行後に、明白になるであ
ろう。 【００９８】シーケンス（４）の書き込み動作（Ｗ１）
が連続的に実行された後、各行内のセル１４は、シーケ
ンス（５）の整合／読みだし（Ｍ１）動作の連続した実
行の間に読みだされたとき、「１」を含むべきである。 従って、ＡＮＤゲート４４とＯＲゲート４６とは、セル
１４の各行が読み出されたとき、各々「１」を出力すべ
きである。もしそうでなければ、「０」縮退故障が存在
する。 【００９９】各行の１個以上のセル１４に連関する、「
０」から「１」へ遷移できない故障は、シーケンス（４
）の整合／読みだし動作（Ｍ０）、書き込み動作（Ｗ１
）、整合／読みだし動作（Ｍ１）の連続した実行におい
て明白になる。 【０１００】各連続する行の内容を読みだし、すべて１
のワードを書き込み、そして行の内容を読み出すことに
よって、０になっていて、また書き込み動作Ｗ１の後で
は「１」に遷移することができないようないずれのセル
１４も、ＡＮＤゲート４４とＯＲゲート４６により生成
される信号間の違いにより明らかにされる。 【０１０１】同様に、「１→０」遷移故障は、シーケン
ス（７）の整合／読みだし動作（Ｍ１）、書き込み動作
（Ｗ０）、整合／読みだし動作（Ｍ０）の連続した実行
に続く、ＡＮＤゲート４４とＯＲゲート４６との信号間
の違いにより明白になる。 【０１０２】所定の行での１個以上のセルの内容が隣接
する行内のセルでの変化のために変化するときに起こる
結合故障は、シーケンス（４）の整合／読みだし動作Ｍ
０、書き込み動作Ｗ１の実行と引き続くシーケンス（５
）の整合／読みだし動作Ｍ１の実行との間に、明白にな
る。 【０１０３】シーケンス（４）の整合／読みだし動作Ｍ
０と書き込み動作Ｗ１の連続した実行に対して、セル１
４の各行は（０のワードが存在することを検査するため
に）最初に読み出され、そしてすべて１のワードが行内
に書き込まれる。それ以前の行に対して実行された書き
込み動作Ｗ１の結果として、もし１個以上の０がセル１
４の後に続くいずれかの行に生じるならば、このような
故障は、シーケンス（５）の中の整合／読みだし動作Ｍ
１の実行において明白になる。 【０１０４】シーケンス（５）の整合／読みだし動作Ｍ
１と書き込み動作Ｗ０とは、連続して実行されるとき、
ｊ番目の行に０のワードを書き込んだ結果としてすべて
０であるべきセル１４のｉ番目の行（ここで、ｉ＜ｊ）
での「０」の発生という結合故障を明らかにする役割を
果たす。 【０１０５】同様に、シーケンス（２）の整合／読みだ
し動作Ｍ１／０と書き込み動作Ｗ１とは、連続して実行
されるとき、ｊ番目の行に１のワードを書き込んだ結果
としてすべて０であるべきセル１４のｉ番目の行での「
１」の発生という結合故障を検出する。 【０１０６】デコーダ２１がアレイ１２内のセル１４の
正しい行を適切にアドレス指定できないとき、アドレス
指定故障が起きる。このタイプの故障は、シーケンス（
５）の整合／読みだし動作Ｍ１と最後の書き込み動作Ｗ
０、またシーケンス（２）の整合／読みだし動作Ｍ１／
０と最後の書き込み動作Ｗ１の連続した実行において明
白になる。 【０１０７】シーケンス（２）の書き込み動作Ｗ０が実
行される各回に、すべて０のワードが、それ以前にすべ
て１で占められたセル１４の連続した行に書き込まれる
。 【０１０８】もしデコーダ２１が故障している場合、シ
ーケンス（２）の整合／読みだし動作Ｍ１／０の連続し
た実行において、まだ０により書き込まれていない行を
アドレス指定するならば、読みだされたワードは１であ
り、期待されるようにすべて０ではないであろう。それ
故に、ＡＮＤゲート４４とＯＲゲート４６の各々は、ア
ドレス指定故障を示す「１」を出力する。 【０１０９】同様に、シーケンス（５）の書き込み動作
Ｗ１が実行される各回に、すべて１のワードが、それ以
前にすべて０で占められていたセル１４の連続した行に
書き込まれる。従って、引き続くシーケンス（５）の整
合／読みだし動作Ｍ１の実行において、すべて１のワー
ドが読み出されると、アドレス指定故障が検出される。 【０１１０】シーケンス（２）、（５）は、セル１４の
行に対して、それぞれ最上行と最下行とから始まり連続
して実行されるので、存在するいずれのアドレス指定故
障も、書き込み動作と整合／読みだし動作のこの二つの
シーケンスの実行中に検出される。 【０１１１】以前に示唆されたように、結合及び遷移に
よる故障は、相互に互いを含んでいる。この故障は共に
起こる可能性があり、連結結合及び遷移による故障と呼
ばれている。これらのタイプの故障は、シーケンス（２
）、（５）の実行において明白になる。 【０１１２】ＣＡＭ１０の整合能力における故障の検出
はまた、書き込み動作と整合／読みだし動作のシーケン
ス（１）及至（７）の実行により明らかにされる。 【０１１３】すべて０のワードがアレイ１２でのすべて
の０に対して整合される時、整合を得ることができない
場合に起こる故障を考察する。すべて０のワードが整合
レジスタ（２５）に入力されるとき、ＡＮＤゲート３２
とＯＲゲート３３の各々は、整合が起こるときに０を出
力する。従って、シーケンス（７）の整合／読みだし動
作Ｍ０の間に、整合レジスタ２５でのすべて０のワード
とアレイ１２での全ての０との整合は、ＡＮＤゲート３
２とＯＲゲート３３それぞれにより「０」出力という形
で検出され得る。 【０１１４】逆に、整合レジスタ２５でのすべて１のワ
ードとアレイ１２の全ての１との間の整合は、シーケン
ス（４）の整合動作Ｍ１の実行により、「整合」状態下
では「１」がＡＮＤゲート３２とＯＲゲート３３との両
方により出力されるので、検出されることが可能である
。 【０１１５】整合しない状態の検出は、アレイ１２の全
ての１に対するすべて０のワードを整合することにより
、およびアレイの全ての０に対するすべて１のワードを
整合することにより達成されることが可能である。しか
し、この手法は、線２４１、２４２、２４３．．．２４
ｎの望ましい特定の線に連関するＸＯＲゲート２２を個
々に分離しない。 【０１１６】本実施例において、この分離は、「ウォー
キング−０」のワード 【数３】を系列（３）の中でアレイの内容と整合するこ
とにより、また「ウォーキング−１」のワードをシーケ
ンス（６）の中でアレイの内容と整合することにより行
われる。シーケンス（３）、（６）の中で、「ウォーキ
ング１」と「ウォーキング０」とを整合することにより
、線２４１、２４２、２４３．．．２４ｎの別々の線に
連関するＸＯＲゲート２２線毎に検査される、明白な利
点がある。 【０１１７】エンコーダ３０が不完全であるとき、その
内容が整合ワードの内容と整合するセル１４の行の正し
いアドレスを認識できないだろう。このタイプの故障の
検出は、シーケンス（７）の中の書き込み動作Ｗ１と整
合／読みだし動作Ｍ１とを実行することにより行われる
。 【０１１８】書き込み動作Ｗ１がシーケンス（７）の実
行において実行されるとき、すべて１のワードが、それ
以前にすべて０を含んだセルの行内に書き込まれる。ア
レイ１２の残りもまたすべて０を含む。 【０１１９】シーケンス（７）の引き続く整合／読みだ
し動作Ｍ１の実行の間に、エンコーダ３０は、適切に動
作している時、１のワードがちょうど書き込まれた行の
アドレスを、整合はこの行のみに対して存在しているの
で、戻すべきである。ちょうど書き込まれたセル１４の
行のアドレスと同じアドレスを戻すことができないこと
は、コンパレータ４０により感知され、コンパレータ４
０が順にこのタイプの故障の存在を示すであろう。 【０１２０】ワイルドカードレジスタ３３でのいずれの
故障も、ワイルドカードジェネレータ４２が、すべて１
のワードをレジスタにロードし、シーケンス（２）の整
合／読みだし動作Ｍ１／０中にマスクワードの全てのビ
ットをマスクすることにより、検査される。 【０１２１】マスクされた整合ワードの全てのビットに
より、ＡＮＤゲート３２は、もしワイルドカードレジス
タ３４が適切に動作しているならば、整合／読みだし動
作の実行において、すべて整合状態を示す。 【０１２２】同様に、シーケンス（４）あるいは（７）
の整合／読みだし動作Ｍ０の実行中にワイルドカードレ
ジスタ３４がすべて０を与えられるとき、もしワイルド
カードレジスタが適切に動作しているならば、整合しな
い状態が起きる。 【０１２３】上述の書き込み動作と整合／読みだし動作
によるシーケンス（１）及至（７）を用いてＣＡＭ１０
を検査する利点は、データ圧縮を供与するＡＮＤゲート
４４とＯＲゲート４６とがまた検査可能なことである。 【０１２４】ＡＮＤゲート４４に連関する「１」縮退故
障は、系列（３）の動作 【数５】の書き込み部分が実行された後の整合／読みだ
し部分の実行中に明白になるであろう。０縮退故障は、
シーケンス（４）の動作Ｍ１の整合／読みだし部分の実
行において明白になる。 【０１２５】ＯＲゲート４６に連関する「１」縮退故障
は、シーケンス（６）の動作 【数６】の書き込み部分が実行された後、整合／読みだ
し部分の実行において明白になる。「０」縮退故障は、
シーケンス（７）の整合／読みだし動作Ｍ０の実行にお
いて明白になる。 【０１２６】整合線２８１、２８２、２８３．．．２８
ｍにおける信号の論理積を得るまた論理和を得るＡＮＤ
ゲート３２とＯＲゲート３３とはまた、シーケンス（１
）及至（７）でのある程度の書き込み動作と整合／読み
だし動作の実行によっても都合よく検査される。 【０１２７】ＡＮＤゲート３２内の「１」縮退は、シー
ケンス（４）中の動作Ｗ０、Ｍ０、Ｗ１の実行において
明白になるであろう、それに対して「０」縮退故障は、
同じ系列中の動作Ｍ１の実行において検出される。 【０１２８】ＯＲゲート３３内の「０」縮退故障は、シ
ーケンス（７）の動作Ｗ１、Ｍ１、Ｗ０の実行において
明白になるが、それに対して「１」縮退は、シーケンス
（６）の 【数４】動作の実行において明らかにされる。 【０１２９】以上は、書き込み動作と整合／読みだし動
作による所定のシーケンスを実行することにより内容参
照可能メモリ１０を完全に検査するための技術を記述し
ている。書き込み動作と整合／読みだし動作中に、すべ
て０、すべて１、０のワードの中にウォーキング１、１
のワードの中にウォーキング０、からなるデータワード
のセットの内の事前選択したデータワードは、ＣＡＭ１
０の各素子を検査するために書き込み及び整合／読みだ
しがそれぞれなされる。 【０１３０】上述の実施例は、本発明の原理の単なる例
示であることが理解されるべきである。本発明の原理を
実施するであろう当業者により本発明になされ得る様々
な変形及び修正は、本発明の精神と範躊内にある。 【０１３１】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。尚、特許請求の範囲に記載した参
照番号は発明の容易なる理解のためで、その技術的範囲
を制限するよう解釈されるべきではない。 【発明の効果】以上述べたごとく、本発明によれば、Ｒ
ＡＭのような他のタイプのメモリと比較してより複雑な
内容参照可能メモリ（ＣＡＭ）を構成する全ての素子に
ついて検査可能なＣＡＭの組込み自己検査方法及び装置
を提供することができる。
【図１】本発明の一実施例による、ＣＡＭの組込み自己
検査装置の構成を示すブロック図である。
検査装置の構成を示すブロック図である。
１０ 内容参照可能メモリ（ＣＡＭ）１２ メモリ
・セルアレイ １４ メモリ・セル １６ 「データ−イン」レジスタ １７ レジスタ出力線 １８ 線 １９ 「データ−アウト」レジスタ ２０ バス ２１ デコーダ ２２ 排他的論理和（ＸＯＲ）ゲート２４ 整合線 ２５ 「整合」レジスタ ２６ ＡＮＤゲート ２８ 入力線 ３０ エンコーダ ３１ 出力線 ３２ ＡＮＤゲート ３３ ＯＲゲート ３４ 「ワイルドカード」レジスタ ３５ 出力線 ３６ テストシステム ３７ カウンタ ３８ テストパターンジェネレータ ４０ コンパレータ ４２ ワイルドカードジェネレータ ４４ ＡＮＤゲート ４６ ＯＲゲート
・セルアレイ １４ メモリ・セル １６ 「データ−イン」レジスタ １７ レジスタ出力線 １８ 線 １９ 「データ−アウト」レジスタ ２０ バス ２１ デコーダ ２２ 排他的論理和（ＸＯＲ）ゲート２４ 整合線 ２５ 「整合」レジスタ ２６ ＡＮＤゲート ２８ 入力線 ３０ エンコーダ ３１ 出力線 ３２ ＡＮＤゲート ３３ ＯＲゲート ３４ 「ワイルドカード」レジスタ ３５ 出力線 ３６ テストシステム ３７ カウンタ ３８ テストパターンジェネレータ ４０ コンパレータ ４２ ワイルドカードジェネレータ ４４ ＡＮＤゲート ４６ ＯＲゲート
Claims (11)
- 【請求項１】 メモリ・セル（１４）の複数の行に対
して、前記セルの特定の行をアドレス指定し、すべて０
からなるワード、すべて１からなるワード、０の中にウ
ォーキング１があるワード、１の中にウォーキング０が
あるワード、からなるグループのうち１つのデータワー
ドを前記行の中に書き込むことにより実行される各書き
込み動作と、前記グループから事前選択されたデータワ
ードを前記の行に整合し、セル（１４）の前記行の内容
を読みだし、この内容が事前選択された前記データワー
ドと一致するかどうかを確認するために内容を検査する
ことにより実行される各整合／読みだし動作とからなる
所定の一組のシーケンスを実行することを特徴とする複
数行のメモリ・セルと、このメモリ・セルに結合された
排他的論理和（ＸＯＲ）ゲート（２２）と、データワー
ドが書き込まれるべき、あるいは記憶されたワードが読
み出されるべき、セルの行のアドレスを解読するための
デコーダ（２１）と、整合ワードを記憶するための整合
ワードレジスタ（２５）と、整合ワードと整合するワー
ドを含む行のアドレスを決定するためのエンコーダ（３
０）とを有することを特徴とする内容参照可能メモリ（
ＣＡＭ）（１０）の組込み自己検査方法。 - 【請求項２】 所定のシーケンスが、（ａ）すべて０
のワードをセルの一行に書き込むことにより実行される
書き込み動作Ｗ０を、セル（１４）の各連続する行に対
して実行する第１のシーケンスと、（ｂ）セル（１４）
の各連続する行に対して、連続する行の内容がすべて０
であるかどうかを確認するために連続する行の内容を読
み出す一方で、すべて１のワードをセルのすべての行に
整合させる整合／読みだし動作Ｍ１／０と、すべて１の
ワードをセルの連続する行に書き込む、書き込み動作Ｗ
１と、書き込み動作Ｗ０と、前記書き込み動作Ｗ１とを
連続して実行する第２のシーケンスと、 （ｃ）セル（１４）の一行に対して、連続する行の内容
が整合されるワードの内の特定のワードに一致するかど
うかを決定するために連続する行の内容を連続して読み
だす一方で、１のワードの中で０をウォーキングするこ
とにより得られたワードの各系列をセルの全ての行に整
合させる整合／読みだし動作 【数３】 と、前記書き込み動作Ｗ１とを連続して実行する第３の
シーケンスと、 （ｄ）セル（１４）の各行に対して、連続する行の内容
がすべて１かどうかを確認するために連続する行の内容
を読み出す一方で、すべて１のワードをセルの全ての行
に整合させる整合／読みだし動作Ｍ１と、書き込み動作
Ｗ０と、連続する行の内容がすべて０かどうかを確認す
るために連続する行の内容を読み出す一方で、すべて０
のワードをセルの全ての行に整合させる整合／読み出し
動作Ｍ０がと、書き込み動作Ｗ０とを連続して実行する
第４のシーケンスと、 （ｅ）セル（１４）の各連続する行に対して、整合／読
み出し動作Ｍ１と、書き込み動作Ｗ０と、書き込み動作
Ｗ１と、書き込み動作Ｗ０とを連続して実行する第５の
シーケンスと、 （ｆ）セル（１４）の単一行に対して、単一行の内容が
整合されるワードの特定のワードに一致するかどうかを
決定するために単一行の内容を連続的に読み出す一方で
、０のワードの中で１をウォーキングすることにより得
られた各ワード列をセルの全ての行に整合させる整合／
読み出し動作 【数４】 と、書き込み動作Ｗ０とを連続して実行する第６のシー
ケンスと、（ｇ）セル（１４）の各行に対して、整合／
読み出し動作Ｍ０と、書き込み動作Ｗ１と、整合／読み
出し動作Ｍ１と、書き込み動作Ｗ０とを連続して実行す
る第７のシーケンスと、からなることを特徴とする請求
項１記載の方法。 - 【請求項３】 （ａ）セル（１４）の各行に対して、
第１のシーケンスの書き込み動作Ｗ０を連続して実行し
、（ｂ）セル（１４）の各行に対して、第２のシーケン
スの、整合／読み出し動作Ｍ１／０と書き込み動作Ｗ１
と、書き込み動作Ｗ０と、書き込み動作Ｗ１とを連続し
て実行し、 （ｃ）セル（１４）の各行に対して、第４のシーケンス
の整合／読み出し動作Ｍ１と、書き込み動作Ｗ０と、整
合／読み出し動作Ｍ０とを連続して実行し、（ｄ）セル
（１４）の各行に対して、第５のシーケンスの整合／読
み出し動作Ｍ１と、書き込み動作Ｗ０と、書き込み動作
Ｗ１と書き込み動作Ｗ０とを連続して実行し、（ｅ）セ
ル（１４）の各行に対して、第７のシーケンスの整合／
読み出し動作Ｍ０と、書き込み動作Ｗ１と、整合／読み
出し動作Ｍ１と、書き込み動作とを連続して実行するセ
ルの行を検査することを特徴とする請求項２記載の方法
。 - 【請求項４】 セル（１４）の各行に対して、第４の
シーケンスの書き込み動作Ｗ０と、整合／読み出し動作
Ｍ０と、書き込み動作Ｗ１とを連続して実行することに
よりエンコーダ（３０）を検査することを特徴とする請
求項２記載の方法。 - 【請求項５】 （ａ）セル（１４）の各連続する行に
対して、第１のシーケンスの書き込み動作Ｗ０と第２の
シーケンスの整合／読み出し動作Ｍ１／０とを実行し、
（ｂ）セル（１４）の各行に対して第２のシーケンスの
書き込み動作Ｗ１を実行し、セルの一つの行に対して第
３のシーケンスの整合／読み出し動作 【数３】を実行し、 （ｃ）セル（１４）の各行に対して第３のシーケンスの
書き込み動作Ｗ１を実行し、続いて第４のシーケンスの
整合／読み出し動作Ｍ１を実行し、 （ｄ）セル（１４）の各行に対して第４のシーケンスの
書き込み動作Ｗ０を実行し、続いてセルの一つの行に対
して第５のシーケンスの整合／読み出し動作【数４】を
実行することにより、排他的論理和ゲート（２２）を検
査することを特徴とする請求項２記載の方法。 - 【請求項６】 （ａ）セルの各連続する行に対して第
２のシーケンスの整合／読み出し動作Ｍ１／０と最後の
書き込み動作Ｗ１とを実行し、 （ｂ）セルの各行に対して連続して第５のシーケンスの
整合／読み出し動作Ｍ１と最後の書き込み動作Ｗ０とを
実行することによりデコーダ（２１）を検査することを
特徴とする請求項２記載の方法。 - 【請求項７】 マスクレジスタにおいてマスクワード
のビットをマスクするためのワイルドカードレジスタ（
３４）を含む、ＣＡＭについて、 （ａ）第２のシーケンスの整合／読み出し動作Ｍ１／０
を実行する一方で同時に、すべて１のワードを整合ワイ
ルドカードレジスタに入力し、 （ｂ）第４のシーケンスの整合／読み出し動作Ｍ１を実
行するによりワイルドカードレジスタを検査することを
特徴とする請求項２記載の方法。 - 【請求項８】 セルの連続する各行をアドレス指定す
るために、カウントをＣＡＭのデコーダに与えるための
アップダウンカウンタ（３７）と、すべて１、すべて０
、０のワードの中をウォーキング１、１のワードの中を
ウォーキング０、からなるグループから複数のデータワ
ード列をＣＡＭに与えるためのテストパターンジェネレ
ータ（４２）と、ＣＡＭから読みだされたデータを圧縮
する第１の装置（４４、４６）と、整合するワードを含
む行のアドレスを示すデータを圧縮する第２の装置（４
４、４６）と、整合行アドレスの出力の状態を検出する
ために、内容参照可能メモリのエンコーダに結合された
コンパレータ（４０）とからなることを特徴とする複数
の行からなるメモリ・セル（１４）と、メモリ・セルと
結合された排他的論理和（ＸＯＲ）ゲート装置（２２）
と、データが読み出されるあるいは書き込まれるセルの
行のアドレスを解読するためのデコーダ（２１）と、整
合・ワードを記憶するための整合ワードレジスタ（２５
）と、整合・ワードと整合するワードを含む行のアドレ
スを決定するためのエンコーダ（３０）とを有する内容
参照可能メモリの組込み自己検査装置。 - 【請求項９】 第１の圧縮装置が、ＣＡＭから読みだ
されたデータの内容の論理積を得るためのＡＮＤゲート
（４４）と、ＣＡＭから読みだされたデータの内容の論
理和を得るためのＯＲゲート（４６）とからなることを
特徴とする請求項８記載の装置。 - 【請求項１０】 第２の圧縮装置が、整合ワードを含
む行のアドレスを示すデータの論理積を得るためのＡＮ
Ｄゲート（４４）と、整合ワードを含む行のアドレスを
示すデータの論理和を得るためのＯＲゲート（４６）と
からなることを特徴とする請求項８記載の装置。 - 【請求項１１】 整合レジスタを検査するためにすべ
て１のワードとすべて０のワードを与えるためのワイル
ドカードジェネレータ（４２）を有することを特徴とす
る整合ワードをマスクするためにマスクワードを与える
ためのワイルドカードレジスタ（３４）を有するＣＡＭ
を検査する請求項８記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/502,965 US5107501A (en) | 1990-04-02 | 1990-04-02 | Built-in self-test technique for content-addressable memories |
| US502965 | 1990-04-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04228199A true JPH04228199A (ja) | 1992-08-18 |
Family
ID=24000194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3094988A Pending JPH04228199A (ja) | 1990-04-02 | 1991-04-02 | 内容参照可能メモリの自己検査方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5107501A (ja) |
| EP (1) | EP0451985B1 (ja) |
| JP (1) | JPH04228199A (ja) |
| KR (1) | KR940011427B1 (ja) |
| DE (1) | DE69116919T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7966531B2 (en) | 2005-11-14 | 2011-06-21 | Mitsubishi Electric Corporation | Memory diagnosis apparatus |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5259066A (en) * | 1990-04-16 | 1993-11-02 | Schmidt Richard Q | Associative program control |
| US5377148A (en) * | 1990-11-29 | 1994-12-27 | Case Western Reserve University | Apparatus and method to test random access memories for a plurality of possible types of faults |
| US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
| US5231605A (en) * | 1991-01-31 | 1993-07-27 | Micron Technology, Inc. | DRAM compressed data test mode with expected data |
| US5383146A (en) * | 1992-06-08 | 1995-01-17 | Music Semiconductors, Inc. | Memory with CAM and RAM partitions |
| US5617531A (en) * | 1993-11-02 | 1997-04-01 | Motorola, Inc. | Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor |
| US5450351A (en) * | 1993-11-19 | 1995-09-12 | International Business Machines Corporation | Content addressable memory implementation with random access memory |
| US5475815A (en) * | 1994-04-11 | 1995-12-12 | Unisys Corporation | Built-in-self-test scheme for testing multiple memory elements |
| US5550974A (en) * | 1994-04-15 | 1996-08-27 | Motorola, Inc. | Testable memory array which is immune to multiple wordline assertions during scan testing |
| US5612965A (en) * | 1994-04-26 | 1997-03-18 | Unisys Corporation | Multiple memory bit/chip failure detection |
| US5592493A (en) * | 1994-09-13 | 1997-01-07 | Motorola Inc. | Serial scan chain architecture for a data processing system and method of operation |
| US5666371A (en) * | 1995-02-24 | 1997-09-09 | Unisys Corporation | Method and apparatus for detecting errors in a system that employs multi-bit wide memory elements |
| US5701313A (en) * | 1995-02-24 | 1997-12-23 | Unisys Corporation | Method and apparatus for removing soft errors from a memory |
| US5511164A (en) * | 1995-03-01 | 1996-04-23 | Unisys Corporation | Method and apparatus for determining the source and nature of an error within a computer system |
| US5784382A (en) * | 1995-03-01 | 1998-07-21 | Unisys Corporation | Method and apparatus for dynamically testing a memory within a computer system |
| US5563833A (en) * | 1995-03-03 | 1996-10-08 | International Business Machines Corporation | Using one memory to supply addresses to an associated memory during testing |
| US5553082A (en) * | 1995-05-01 | 1996-09-03 | International Business Machines Corporation | Built-in self-test for logic circuitry at memory array output |
| US5640509A (en) * | 1995-10-03 | 1997-06-17 | Intel Corporation | Programmable built-in self-test function for an integrated circuit |
| US5721863A (en) * | 1996-01-29 | 1998-02-24 | International Business Machines Corporation | Method and structure for accessing semi-associative cache memory using multiple memories to store different components of the address |
| US5802070A (en) * | 1996-10-03 | 1998-09-01 | International Business Machines Corporation | Testing associative memory |
| US5996106A (en) | 1997-02-04 | 1999-11-30 | Micron Technology, Inc. | Multi bank test mode for memory devices |
| US5909049A (en) | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
| US5913928A (en) | 1997-05-09 | 1999-06-22 | Micron Technology, Inc. | Data compression test mode independent of redundancy |
| US6148364A (en) * | 1997-12-30 | 2000-11-14 | Netlogic Microsystems, Inc. | Method and apparatus for cascading content addressable memory devices |
| US6199140B1 (en) * | 1997-10-30 | 2001-03-06 | Netlogic Microsystems, Inc. | Multiport content addressable memory device and timing signals |
| US6112319A (en) * | 1998-02-20 | 2000-08-29 | Micron Electronics, Inc. | Method and system for verifying the accuracy of stored data |
| US6219748B1 (en) | 1998-05-11 | 2001-04-17 | Netlogic Microsystems, Inc. | Method and apparatus for implementing a learn instruction in a content addressable memory device |
| US6240485B1 (en) | 1998-05-11 | 2001-05-29 | Netlogic Microsystems, Inc. | Method and apparatus for implementing a learn instruction in a depth cascaded content addressable memory system |
| US6381673B1 (en) | 1998-07-06 | 2002-04-30 | Netlogic Microsystems, Inc. | Method and apparatus for performing a read next highest priority match instruction in a content addressable memory device |
| US6330696B1 (en) * | 1998-08-13 | 2001-12-11 | Agere Systems Guardian Corp | Self-testing of DRAMs for multiple faults |
| US6460112B1 (en) | 1999-02-23 | 2002-10-01 | Netlogic Microsystems, Llc | Method and apparatus for determining a longest prefix match in a content addressable memory device |
| US6574702B2 (en) | 1999-02-23 | 2003-06-03 | Netlogic Microsystems, Inc. | Method and apparatus for determining an exact match in a content addressable memory device |
| US6539455B1 (en) | 1999-02-23 | 2003-03-25 | Netlogic Microsystems, Inc. | Method and apparatus for determining an exact match in a ternary content addressable memory device |
| US6499081B1 (en) | 1999-02-23 | 2002-12-24 | Netlogic Microsystems, Inc. | Method and apparatus for determining a longest prefix match in a segmented content addressable memory device |
| US6892272B1 (en) | 1999-02-23 | 2005-05-10 | Netlogic Microsystems, Inc. | Method and apparatus for determining a longest prefix match in a content addressable memory device |
| US6137707A (en) * | 1999-03-26 | 2000-10-24 | Netlogic Microsystems | Method and apparatus for simultaneously performing a plurality of compare operations in content addressable memory device |
| US6286116B1 (en) * | 1999-03-26 | 2001-09-04 | Compaq Computer Corporation | Built-in test method for content addressable memories |
| IT1308100B1 (it) * | 1999-05-17 | 2001-11-29 | Cselt Centro Studi Lab Telecom | Perfezionamenti alle memorie indirizzabili mediante il contenuto |
| US6496950B1 (en) * | 1999-08-11 | 2002-12-17 | Lsi Logic Corporation | Testing content addressable static memories |
| US6392910B1 (en) | 1999-09-10 | 2002-05-21 | Sibercore Technologies, Inc. | Priority encoder with multiple match function for content addressable memories and methods for implementing the same |
| US6944709B2 (en) * | 1999-09-23 | 2005-09-13 | Netlogic Microsystems, Inc. | Content addressable memory with block-programmable mask write mode, word width and priority |
| US6934795B2 (en) * | 1999-09-23 | 2005-08-23 | Netlogic Microsystems, Inc. | Content addressable memory with programmable word width and programmable priority |
| US7272027B2 (en) * | 1999-09-23 | 2007-09-18 | Netlogic Microsystems, Inc. | Priority circuit for content addressable memory |
| US7487200B1 (en) | 1999-09-23 | 2009-02-03 | Netlogic Microsystems, Inc. | Method and apparatus for performing priority encoding in a segmented classification system |
| US7143231B1 (en) | 1999-09-23 | 2006-11-28 | Netlogic Microsystems, Inc. | Method and apparatus for performing packet classification for policy-based packet routing |
| US6567340B1 (en) | 1999-09-23 | 2003-05-20 | Netlogic Microsystems, Inc. | Memory storage cell based array of counters |
| US7110407B1 (en) | 1999-09-23 | 2006-09-19 | Netlogic Microsystems, Inc. | Method and apparatus for performing priority encoding in a segmented classification system using enable signals |
| US6543016B1 (en) | 1999-11-04 | 2003-04-01 | Agere Systems Inc. | Testing content-addressable memories |
| US6550034B1 (en) | 2000-02-17 | 2003-04-15 | Hewlett Packard Development Company, L.P. | Built-in self test for content addressable memory |
| JP3508849B2 (ja) * | 2000-07-12 | 2004-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体装置および半導体装置の検査方法 |
| US7043673B1 (en) | 2001-08-03 | 2006-05-09 | Netlogic Microsystems, Inc. | Content addressable memory with priority-biased error detection sequencing |
| US7237156B1 (en) | 2001-08-03 | 2007-06-26 | Netlogic Microsystems, Inc. | Content addressable memory with error detection |
| US7257763B1 (en) | 2001-08-03 | 2007-08-14 | Netlogic Microsystems, Inc. | Content addressable memory with error signaling |
| US7283380B1 (en) | 2001-08-03 | 2007-10-16 | Netlogic Microsystems, Inc. | Content addressable memory with selective error logging |
| US6914795B1 (en) * | 2001-08-03 | 2005-07-05 | Netlogic Microsystems, Inc. | Content addressable memory with selective error logging |
| US6430072B1 (en) | 2001-10-01 | 2002-08-06 | International Business Machines Corporation | Embedded CAM test structure for fully testing all matchlines |
| US7301961B1 (en) | 2001-12-27 | 2007-11-27 | Cypress Semiconductor Corportion | Method and apparatus for configuring signal lines according to idle codes |
| US7174419B1 (en) * | 2003-05-30 | 2007-02-06 | Netlogic Microsystems, Inc | Content addressable memory device with source-selecting data translator |
| CN100365787C (zh) * | 2003-07-29 | 2008-01-30 | 华为技术有限公司 | 支持写缓冲的flash内部单元测试方法 |
| US7428672B2 (en) * | 2003-08-27 | 2008-09-23 | Micron Technology, Inc. | Apparatus and methods for testing memory devices |
| US7219276B2 (en) * | 2003-10-07 | 2007-05-15 | Micron Technology, Inc. | Testing CMOS CAM with redundancy |
| US7304873B1 (en) | 2005-01-25 | 2007-12-04 | Netlogic Microsystems, Inc. | Method for on-the-fly error correction in a content addressable memory (CAM) and device therefor |
| EP2100308B1 (de) * | 2006-12-07 | 2011-07-06 | Continental Teves AG & Co. oHG | Verfahren und halbleiterspeicher mit einer einrichtung zur erkennung von adressierungsfehlern |
| US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| US8169238B1 (en) | 2007-07-03 | 2012-05-01 | Cypress Semiconductor Corporation | Capacitance to frequency converter |
| TWI382423B (zh) * | 2008-04-18 | 2013-01-11 | Realtek Semiconductor Corp | 記憶裝置及其測試方法 |
| US8990631B1 (en) | 2011-03-03 | 2015-03-24 | Netlogic Microsystems, Inc. | Packet format for error reporting in a content addressable memory |
| KR102814656B1 (ko) * | 2019-01-11 | 2025-05-30 | 에스케이하이닉스 주식회사 | 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57189397A (en) * | 1981-05-14 | 1982-11-20 | Toshiba Corp | Semiconductor storage device |
| JPS59168995A (ja) * | 1983-03-17 | 1984-09-22 | Mitsubishi Electric Corp | 記憶装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3420991A (en) * | 1965-04-29 | 1969-01-07 | Rca Corp | Error detection system |
| US3800286A (en) * | 1972-08-24 | 1974-03-26 | Honeywell Inf Systems | Address development technique utilizing a content addressable memory |
| US4377855A (en) * | 1980-11-06 | 1983-03-22 | National Semiconductor Corporation | Content-addressable memory |
| US4559618A (en) * | 1982-09-13 | 1985-12-17 | Data General Corp. | Content-addressable memory module with associative clear |
| US4532606A (en) * | 1983-07-14 | 1985-07-30 | Burroughs Corporation | Content addressable memory cell with shift capability |
| US4661930A (en) * | 1984-08-02 | 1987-04-28 | Texas Instruments Incorporated | High speed testing of integrated circuit |
| US4729117A (en) * | 1985-03-20 | 1988-03-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US4680760A (en) * | 1985-08-05 | 1987-07-14 | Motorola, Inc. | Accelerated test apparatus and support logic for a content addressable memory |
| JP2609211B2 (ja) * | 1987-03-16 | 1997-05-14 | シーメンス・アクチエンゲゼルシヤフト | メモリセルの検査回路装置および方法 |
| JP2604606B2 (ja) * | 1987-11-24 | 1997-04-30 | 株式会社アドバンテスト | 回路試験装置 |
| US4912710A (en) * | 1988-02-29 | 1990-03-27 | Harris Corporation | Self-checking random access memory |
-
1990
- 1990-04-02 US US07/502,965 patent/US5107501A/en not_active Expired - Lifetime
-
1991
- 1991-03-26 EP EP91302596A patent/EP0451985B1/en not_active Expired - Lifetime
- 1991-03-26 DE DE69116919T patent/DE69116919T2/de not_active Expired - Fee Related
- 1991-03-30 KR KR1019910005134A patent/KR940011427B1/ko not_active Expired - Fee Related
- 1991-04-02 JP JP3094988A patent/JPH04228199A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57189397A (en) * | 1981-05-14 | 1982-11-20 | Toshiba Corp | Semiconductor storage device |
| JPS59168995A (ja) * | 1983-03-17 | 1984-09-22 | Mitsubishi Electric Corp | 記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7966531B2 (en) | 2005-11-14 | 2011-06-21 | Mitsubishi Electric Corporation | Memory diagnosis apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910018907A (ko) | 1991-11-30 |
| EP0451985A3 (en) | 1992-09-02 |
| EP0451985B1 (en) | 1996-02-07 |
| US5107501A (en) | 1992-04-21 |
| DE69116919D1 (de) | 1996-03-21 |
| EP0451985A2 (en) | 1991-10-16 |
| KR940011427B1 (ko) | 1994-12-15 |
| DE69116919T2 (de) | 1996-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04228199A (ja) | 内容参照可能メモリの自己検査方法及び装置 | |
| US6421794B1 (en) | Method and apparatus for diagnosing memory using self-testing circuits | |
| US6519725B1 (en) | Diagnosis of RAMS using functional patterns | |
| US4715034A (en) | Method of and system for fast functional testing of random access memories | |
| JP3650411B2 (ja) | 自動メモリー・テスタのための冗長性アナライザ | |
| US7900086B2 (en) | Accelerating test, debug and failure analysis of a multiprocessor device | |
| FR1604463A (ja) | ||
| US20050047229A1 (en) | Method and circuit for collecting memory failure information | |
| JP3645578B2 (ja) | スマート・メモリの組込み自己検査のための装置と方法 | |
| US20030204795A1 (en) | Testing of ECC memories | |
| US6286116B1 (en) | Built-in test method for content addressable memories | |
| US7076706B2 (en) | Method and apparatus for ABIST diagnostics | |
| US5978946A (en) | Methods and apparatus for system testing of processors and computers using signature analysis | |
| Schanstra et al. | Industrial evaluation of stress combinations for march tests applied to SRAMs | |
| WO2006134411A1 (en) | Built-in-self-test method for a semiconductor memory | |
| US6041426A (en) | Built in self test BIST for RAMS using a Johnson counter as a source of data | |
| US7475314B2 (en) | Mechanism for read-only memory built-in self-test | |
| US7395470B2 (en) | Method, apparatus, and computer program product for diagnosing a scan chain failure employing fuses coupled to the scan chain | |
| Brauch et al. | Design of cache test hardware on the HP PA8500 | |
| US20060248414A1 (en) | Method and system for BitMap Analysis System for high speed testing of memories | |
| Ney et al. | A history-based diagnosis technique for static and dynamic faults in srams | |
| JPH0628896A (ja) | Ｂｉｓｔによるメモリのテスト方法 | |
| EP4672246A2 (en) | QUICK LOW-ZONE SELF-TEST FOR READ MEMORY | |
| Yamada et al. | Pseudorandom pattern built‐in self‐test for embedded rams | |
| JPS6366799A (ja) | 半導体記憶装置 |