JPH03581B2 - - Google Patents

Description

【発明の詳細な説明】

（産業上の利用分野） この発明はレーダエコーを一旦記憶した後、ラ
スタ走査方式の表示器に表示するレーダ装置にお
いて、上記メモリのための書込XY番地を形成す
る書込番地形成装置に関する。 （従来の技術） 近年のレーダはレーダエコーに種々の加工処理
を加え、又静止画像を得る目的で極座標で得られ
るエコーをXY座標で記憶し、表示する方式のも
のが汎用傾向にある。 係る場合、座標交換が必要とされるが、距離と
余弦、正弦の乗算方法では演算速度上の限界から
実現が困難であるため、この方式に代えて予め余
弦、正弦値が保存されたROMから該当する値を
取出して、これを順次累積加算することにより高
速処理を達成している（特開昭55−17470号、特
開昭57−43244号）。 このようなレーダは実用面からは距離方向に
256ドツト、方位方向に4096分割程度が必要であ
り、係る状態で最外周の隣接番地が番地抜けなく
指定されるためには、理論上前記ROMの桁数と
して12ビツトが要求される。 （発明が解決しようとする問題点） しかしながら、12ビツト使用で回路を構成する
と、余弦、正弦値を得るのに１バイト（８ビツ
ト）構成のROMを２回アクセスしなければなら
ないため高速性に欠ける汎用タイプである８ビ
ツトマイコンが有効に活用できないチツプ点数
等が８ビツトの場合に比し２倍程度必要となり小
型化が図れない、などの諸問題を有している。こ
のため、８ビツトROMを使用することが望まれ
るが、この結果問題となるのは指定されない番
地、すなわち番地抜けが発生する点である。 この点に関して実験した結果を第４図に示す。
第４図はレーダ表示面の写真を複写したもので、
表示面の内の第１象限を表わしている。但し、一
部分欠けている。同図はメモリの指定番地の全て
に信号有りの状態のレベル信号を書込んで、読出
表示したものであるが、書込時に番地抜けの部分
は信号が書込まれていないため黒いドツトとして
現われている。このドツト部分が番地抜けの部分
である。従つて、単に８ビツトROMを用いると
上述の番地抜けのため実用上支障をきたす。 この問題を解消する方法として１画面分の書込
毎に書込番地を、例えばＸ軸方向に１番地ずらす
ことが考えられる。これによれば、第４図からも
分かるように、軸方向に連続して２番地分番地抜
けしていないため、全ての番地が指定可能であ
る。しかしながら、この方法によれば、１画面
形成毎に１画素分映像が移動するので観察者をし
て異和感を与える１画面形成毎に１画素分の誤
差を生じ、特に中心付近では方位誤差として無視
できない等の欠点を生じる。 （問題点を解決するための手段） 本発明は上記に鑑みてなされたもので、レーダ
エコーを書込むメモリのための書込番地形成装置
において、 一定角度毎の８ビツトで表わされる正（余）
弦値を2⁸倍、すなわち整数置換して予め書込ま
れたROMと、 レーダアンテナの基準からの角度θに対応す
る角度の上記ROMの内容を読出す読出手段
と、 レーダエコー書込のための書込タイミング信
号を2⁸個発生する書込タイミング信号発生手段
と、 該書込タイミング信号送出毎に上記ROMの
出力値を累積加算する加算手段と、 Ｘ、Ｙ番地の一方について該加算手段に入力
される値がレーダアンテナ１回転おきにROM
の出力値＋１になるよう切換えられるようにな
された切換手段と、 上記累積加算値が2⁸の整数倍に達する毎に一致
パルスを送出するようになされており、 この一致パルスを計数してＸ軸（Ｙ軸）の指定
番地を形成するようになされたレーダエコーメモ
リの書込番地形成装置を提供するものである。 （実施例） 第１図は本発明の一実施例を示す回路図であ
る。 第２図は本発明に係る書込番地形成装置を備え
るレーダ装置全体のブロツク図である。 第３図は極座標と直交座標の関係を説明する幾
何学図である。 第４図は本発明が施こされる前の番地抜けの状
態を示す写真図である。 第２図において、２０はレーダアンテナ部で、
送信トリガ発生回路２１からの送信トリガにより
周期的に電波パルスを送受信するようになされて
いる。該送信トリガ発生回路２１はクロツクパル
ス発生回路２２からのクロツクパルスを、例えば
256分周した分周パルスにより動作するようにな
されている。２３は受信されたレーダエコーを増
幅検波された後クロツクパルスでサンプリングす
るＡ−Ｄ変換回路、２４は受信１画面分のメモリ
である。該メモリ２４は第３図から分かるように
両軸方向に計512×512の番地容量を有する。２５
は極座標Ｒ、θで得られるレーダエコーを直交座
標Ｘ，Ｙに変換してメモリ２４に書込ますための
座標変換回路も含んだ書込番地形成回路である。
書込番地形成回路２５には座標交換に必要な各種
データ、すなわちレーダアンテナ部２０から基準
（例えば、真北又は船首）方位信号、一定角度回
転毎に発生する回転パルス及び前記した書込タイ
ミング信号として働くクロツクパルス送信トリガ
が送入される。この書込番地形成回路２５の構
成、動作については第１図を用いて後述する。該
書込番地形成回路２５で得られた指定番地はスイ
ツチ２６を介してメモリ２４に導かれる。２７は
メモリ２４から読出された内容をアナログ信号に
変換するＤ−Ａ変換回路、２８は該アナログ信号
が表示される表示器である。２９はメモリ２４か
らの信号読出及びこれに同期して表示器２８の走
査信号を形成する読出表示回路である。 次に、第１図の書込番地形成回路について説明
する。なお、本実施例はＸ番号の形成についての
み説明しているが、これは第３図より分かるよう
に、 Ｘ＝Rsinθ、Ｙ＝Rsin（90−θ） と表わされ、回路的には実質同一であることから
Ｙ番地（90−θを新たにθとして扱えば足りる）
については説明を省略したものである。 さて、図において、１は例えば船首パルス（又
は真北指示パルス）の送入毎に、すなわちアンテ
ナ１回転毎に０、１の値をレベル信号として交互
に出力するフリツプフロツプ（以下、FFという）
で、２は上記船首パルスを基準に回転パルスを計
数して基準方向からの角度θを出力する角度カウ
ンタである。３は上記角度カウンタ２からの出力
値θに対応する、例えば正弦値が８ビツトで表わ
され且つ該正弦値を2⁸倍、すなわち整数置換され
た形態で書込まれたROMである。これにより、
ROM３の出力値X_hはINT［256sinθ］と表現でき
る。但し、INT［ａ］はａの整数部を表わす演算
子である。４はその両入力端に入力される値X_h
と前直の加算値を加算する８ビツトで構成される
加算回路である。そして、上記FF１の出力値0.1
が加算回路６に導かれるため、該加算回路６の入
力値としてX_hとX_h＋１がアンテナ１回転毎に交
互に採用されることになる。５はクロツクパルス
により加算値をラツチするラツチ回路である。 従つて、ある瞬間に加算された値、例えばｉ・
X_hを次のクロツクパルスでラツチして加算回路
４の入力側に戻すと、新たな加算結果として（ｉ
＋１）・X_hを出力する。そして、上述したように
加算回路４が８ビツトで構成されていることか
ら、計算値が256及びこれを越える瞬間に一致パ
ルスを発生する。 ６は上記一致パルスを計数する計数容量の512
の可逆カウンタで、計数値はＸ番地としてメモリ
２４に導かれる。７は角度カウンタ２の出力値に
応じて高、低レベルを出力する象現検出回路であ
る。すなわち、第３図を用いて説明すれば、第
１、第２象限ではＸは増加する方向になるから高
レベルを出力して可逆カウンタ６を加算器として
機能させる。逆に第３、第４象限では減算器とし
て機能させる。又、図より分かるように、中心０
はＸの値として256に相当するので、送信毎に256
にプリセツトされるようになされている。なお、
これらの関係は図示しないＹ軸方向に関しても同
様である。 さて、第４図からは次の事が分かる。 前述したように、番地抜けは軸方向に連続し
て生じない 極座標と直交座標の幾何学的関係から理解で
きるように、番地抜けは中心付近にはなく、む
しろそれ以降〜周辺で発生する。 番地抜けは飛び飛びに生ずるものであり且つ
その数は多くはない。 以下、この点を考慮した番地指定方法について
説明する。但し、説明の便宜上Ｘ番地についての
み言及する。 (ア) FF１の出力が０のとき可逆カウンタ６の出
力値をX_iとする。 X_i＝INT［X_h／256ｉ］ 但し、ｉは書込のクロツクパルス個数に対応
し、又内容の理解の便宜のためプリセツト値256
は考慮していない。すなわち、X_iは０〜256で変
化するものとして説明する。 (イ) FF１の出力が１のとき X_i＝INT［X_h＋１／256ｉ］ と数式的に表わすことができる。 上式において、演算子INT［ ］がなければ(イ)
の場合の方が(ア)の場合に比してｉ／256だけ値の
増加速度が大きいと言えるが、該演算子の存在に
よつて、番地の変化速度は等しいか大きいかとい
うことができる。そして、ｉの最大値が256であ
るから(ア)の場合と(イ)の場合では、(イ)の場合の方が
（例えば、第１象限では）最終的に１だけ大きい
Ｘ番地まで指定可能となる。一例を示せば、ある
角θ_j（X_h＝128のとき）においてｉ＝256のとき(ア)
の場合のＸ番地が128であるのに対して(イ)の場合
は129の如くである。これにより(ア)と(イ)の場合に
おける同じｉの値（すなわち、同一の指定タイミ
ング）に対する番地差は最大１ということが理解
される。 これをまとめると、 同じｉについて指定番地に１以上の差が出な
い。 ｉが小さい中心付近では変化速度が同じ、す
なわち同じ番地を指定する（以下、タイミング
差０という）のであるが、それ以降については
１番号の差がでる箇所が何箇所か存在する。 と言うことができる。 上記の一例をX_h＝100の場合を表にして説明す
る。

【表】

【表】

【表】

【表】

【表】 なお、上記表においてｉはＸ番地が変化すると
きの値のみを抽出して示しており、又タイミング
差とはX_h＝100におけるＸ番地が（増加方向の場
合）X_jからX_i＋１に変化し又はX_jのときのｉの
値とX_h＝101におけるＸ番地がX_jからX_i＋１に変
化し又はX_iのときのｉの値との差を示すものであ
る。 又、表より分かるようにX_h＝100とX_h＝101の
場合の値ｉが同時又は交互に発生しているので１
番地以上差が生じることがない。 Ｙ番地についても上述と同様の回路構成により
形成することができる。但し、FF１に対応する
回路は不要となる。尤も、FF１は、Ｘ番地、Ｙ
番地のいずれか一方に設ければ足りるので、Ｙ番
地側で番地変更を実行することも可能である。更
にROM３はＸ、Ｙに対応して個々に設けても良
いが前記Rsin（90−θ）を考慮して変換すれば容
易に他方を得ることが可能である。 （発明の効果） 以上説明したように、本発明によれば、極めて
簡単な回路構成で高速性、汎用性及び番地抜けの
生じない座標変換を行うことができる。又、中心
付近及び中心に近い程(ア)の場合と(イ)の場合とで同
一番地が指定されるので、前述した全体を１番地
分ずらす方式で生ずる特に顕著となる中心部分で
の方位誤差という問題は解消されると共に主に番
地抜けが生じる番地を特に指定するように番地変
更がなされるので本来の画像に対し最少限必要な
修正を施こしたものであると言うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図であ
る。第２図は本発明に係る座標変換回路を備える
レーダ装置全体のブロツクを示す図である。第３
図は極座標と直交座標の関係を説明する幾何学図
である。第４図は本発明が施こされる前の番地抜
けの状態を示す写真を複写した図である。

Claims (1)

1. 【特許請求の範囲】 １ 旋回するアンテナからの送波に基づいて受信
   されるレーダエコーを書込むメモリのための書込
   番地形成装置において、 微小角度毎の正（余）弦値が整数置換されて８
   ビツトで書込まれたROMと、 アンテナ旋回方向又は方位θに対する上記
   ROMからの正（余）弦値を読出す第１の読出手
   段と、 アンテナ旋回方向又は方位θに対する上記
   ROMから余（正）弦値を読出す第２の読出手段
   と、 レーダエコーの書込タイミング信号を少くとも
   2⁸個送出する書込タイミング信号発生手段と、 該書込タイミング信号送出毎に上記第１の読出
   手段出力値を累積加算し、加算値が256になる毎
   に一致信号を出力する計数容量2⁸の第１の加算手
   段と、 該書込タイミング信号送出毎に上記第２の読出
   手段出力値を累積加算し、加算値が256になる毎
   に一致信号を出力する計数容量2⁸の第２の加算手
   段と、 上記第１又は第２の加算手段の一方の１桁目に
   アンテナ１回転おきに値１を加える切換手段と、 上記第１の加算手段からの一致信号を計数する
   送波毎に中心番地にプリセツトされる第１の可逆
   カウンタと、 上記第２の加算手段からの一致信号を計数する
   送波毎に中心番地にプリセツトされる第２の可逆
   カウンタと、 上記方向又は方位θに基づいて象限検出信号を
   出力して上記第１、第２の可逆カウンタの計数方
   向を切換制御する象限検出手段と、 上記第１、第２の可逆カウンタの出力値を上記
   メモリの書込番地として導く手段とを具備して成
   るレーダメモリの書込番地形成装置。