JPH0358210A - 情報処理装置のバッテリ切換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、記憶容量が異なる２種類のメモリボードを使
分けることができるコンピュータ等の各種情報処理装置
におけるメモリボードのバックアップ用バッテリを記憶
容量に対応したバッテリへ切換える情報処理装置のバッ
テリ切換回路に関する。

［従来の技術］ 例えばコンピュータ等の各種情報処理装置においては、
取扱う情報量に応じて、メモリの総記憶容量を切換でき
るように構成されたものがある。

このような情報処理装置は、例えば、第３図に示すよう
に構成されている。すなわち、メインフレーム１に電源
回路が搭載され印刷配線基板で形成された電源ボード２
およびＣＰＵ　（中央処理装置）や各種入出力ポート等
の主要部品が搭載されたメインボート３が取付けられて
いる。さらに、ソケット４を介してメモリボード５が着
脱自在に設けられている。そして、一般に、メモリボー
ド５には例えばＤＲＡＭ　（常時記憶保持動作を必要と
する随時書込続出可能記憶素子）やＳＲＡＭ（記憶保持
動作を必要としない随時書込読出可能記憶素子）等から
なる多数の記憶素子６が取付けられている。

そして、例えば、オプションとして総記憶容量の異なる
別のメモリボード５が準備されており、必要に応じて、
ソケット４に装着するメモリボード５を交換することが
できる。

また、メインフレーム１にはソケット７を介して前紀メ
モリボード５のメモリバックアップ用のバッテリ８が着
脱自作に取付けられている。

第４図は前記バッテリ８と電源ボード２に設けられた充
電回路との関係を示バッテリ切換回路である。バッテリ
８の正極端子および接地端子は前記ソケット７のバッテ
リ側ソケット９の各接続端子９ａ，９ｂに接続されてい
る。また、本体側ソケット１０の接続端子１０ａはヒュ
ーズ１１を介して電流制限用の各充電抵抗１２ａ．１２
ｂに接続され、各充電抵抗１２ａ，１２ｂの他端は切換
スイッチ１３および逆流防止用のダイオード１４を介し
て充電回路１５に接続されている。そして、ヒューズ１
１と充電抵抗１２ａ，１２ｂとの接続点１６が前記ソケ
ット４を介してメモリボード５の電源端子に接続される
。

このような回路構成において、バッテリ８は現在ソケッ
ト４に装着されているメモリボード５の総記憶容量に対
応する電流容量を有する必要がある。よって、電流容量
の異なる２種類のバッテリ８が準備されている。なお、
通常、バッテリ８とバッテリ側ソケット９が一体戊型さ
れて２種類設けられている。

また、各充電抵抗１２ａ，１２ｂも接続されるバッテリ
８の電流容量に応じた抵抗値Ｒａ，Ｒｂを有している。

そして、切換スイッチ１３でバッテリ８に対応した充電
抵抗１２ａ，１２ｂを選択するようにしている。

［発明が解決しようとする課題］ しかしながら、第４図に示したバッテリ切換回路におい
てもまだ次のような問題があった。

現在ソケット４に装着しているメモリボード５を総記憶
容量が異なる他のメモリボード５に差し替える場合は、
ソケット７のバッテリ８が接続されたバッテリ側ソケッ
ト９を該当するバッテリ８が接続されたバッテリ側ソケ
ットつと差し替える。

同時に切換スイッチ１３を該当充電抵抗１２ａ，１２ｂ
側へ切換える。

すなわち、メモリボード５を差し替えた場合は、バッテ
リ８を交換する操作と、切換スイッチ１３を切換える操
作との２回の操作を実施する必要があった。したがって
、メモリボード５の交換作業が繁雑になるのみならず、
切換スイッチ１３の切換操作を忘れる懸念がある。

本発明は、バッテリを本体側に取付けるソケットを３接
続端子のソケットを用い、充電抵抗の切換回路をバッテ
リ側ソケット内に収納することにより、メモリボード差
し替えに時にバッテリ側ソケットを差し替えるのみで、
充電抵抗が自動的に切換わり、メモリボード差し替え作
業を簡素化できるとともに、誤操作の発生確率を大幅に
抑制できる情報処理装置のバッテリ切換回路を提供する
ことを目的とする。

［課題を解決するための手段］ 上記課題を解消するために本発明の情報処理装置のバッ
テリ切換回路は、取付けられた記憶素子の総記憶容量が
互いに異なる２種類のメモリボードおよび各メモリボー
ドの総記憶容量に文・１応ずる電流容量を有した２種類
のメモリバックアップ用のバッテリがそれ′ぞれ択一的
に接続され、いずれか一方のメモリボードおよび対応す
るバッテリを用いる情報処理装置において、 ２種類のバッテリのうち電流容量の小さいバツテリの正
極端子および接地端子が接続された第１，第２の接続端
子と開放された第３の接続端子とを有した第１のバッテ
リ側ソケットと、２ＰＩｉ類のバッテリのうち電流容量
の大きいバツテリの正極端子および接地端子が接続され
た第１，第２の接続端子と第１の接続端子に短絡された
第３の接続端子とを有した第２のバツテリ側ソケットと
、情報処理装置本体側に取付けられ、第１，第２のノ＜
・ノテリ側ソケットのうちの選択されたバ・ノテリ側ソ
ケットの第１，第２，第３の各接続端子が接続される第
１，第２，第３の接続端子を有し、第２の接続端子が接
地された本体側ソケ・ソトと、一端が本体側ソケットの
第１の接続端子に接続され他端が充電回路に接続された
第１の充電抵抗と、一端が本体側ソケットの第３の接続
端子に接続され他端が前記充電回路に接続された第２の
充電抵抗とを備えたものである。

［作用コ このように構成されたバッテリの切換回路によれば、例
えば、メモリボードを総記憶容量の小さい方に差し替え
た場合は、電流容量の小さい方のバッテリが接続された
第１のバッテリ側ソケットを本体側ソケットに装着する
。この場合、バッテリ側ソケットの第３の接続端子は開
放されているので、本体側ソケットの第３の接続端子に
接続された第２の充電抵抗には充電電流は流れない。よ
って、充電回路から第１の充電抵抗および各第１の接続
端子を介してバッテリに充電電流が流入する。

逆に、メモリボードを総記憶容量の大きい方に差し替え
た場合は、電流容量の大きい方のバッテリが接続された
第２のバッテリ側ソケットを本体側ソケットに装着する
。この場合、バッテリ側ソケットの第３の接続端子はバ
ッテリ側ソケットの第１の接続端子に接続されている。

したがって、本体側ソケットの第３の接続端子に接続さ
れた第２の充電抵抗はバッテリ側ソケットの第１の接続
端子を介してバツテリの正極端子に接続される。

また、この第１の接続端子は本体側ソケットの第１の接
続端子および第１の充電抵抗を介して前記充電回路に接
続されている。したがって、充電回路から第１，第２の
充電抵抗を介してバツテリへ充電電流が流入する。した
がって、合戊された充電抵抗の抵抗値は小さくなり、充
電電流はバ・ンテリの電流容量に対応した値となる。

［実施例〕 以下本発明の一実施例を図面を用いて説明する。

第１図は丈施例の情報処理装置のバツテリ切換回路の情
報処理装置本体側部分を示す回路図であり、第２図は各
バツテリ側ソケットを示す回路図である。第４図と同一
部分には同一符号が封してある。なお、情報処理装置全
体の構成は第３図とほぼ同じである。そして、第３図に
おけるソケ・ソト７の代りに第１囚および第２図で示し
たソケ・ソトが使用される。

すなわち、第１図において、２１は第３図の従来装置に
おけるソケット７の代りにメインフレ−ム１に取付けら
れた本体側ソケットである。この本体側ソケット２１に
は第１の接続端子２１ａ第２の接続端子２ｌｂおよび第
３の接続端子２１ｃのアクセブタからなる３個の接続端
子が組込まれている。そして、第１の接続端子２１ａは
ヒューズ１１および抵抗値Ｒ１を有する第１の充電抵抗
２１ａを介して逆流防止用のダイオード１４のカソード
１４に接続されている。また、第２の接続端子２１ｂは
接地されている。そして、第３の接続端子２１ｃは抵抗
値Ｒ２を有する第２の充電抵抗２２ｂを介して前記ダイ
オード１４のカソードに接続されている。ダイオード１
４のアノードは電源ボード２上に搭載された充電回路１
５に接続されている。

そして、ヒューズ１１と充電抵抗２２ａとの接続点２３
が前記ソケット４を介してメモリボード５の電源端子に
接続される。

第２図（ａ）は前記本体側ソケット２１に着脱自在に設
けられた第１のバッテリ側ソケット２４を示す回路図で
ある。この第１のバッテリ側ソケット２４には前記本体
側ソケット２１の各接続端子２１ａ，　　２ｌｂ，２１
ｃｌ．：挿入されるプラグからなる第１，第２，第３の
接続端子２４ａ，２４ｂ，２４ｃが組込まれている。そ
して、第１の接続端子２４ａと第２の接続端子２４ｂと
に間に、前記総記憶容エの小さい方のメモリポート５に
対応する電流容量を６したバッテリ２５が図示極性に接
続されている。第３の接続端子２４ｃは開放されている
。なお、バッテリ２５は第１のバッテリ側ソケット２４
と共に一つのケース２６内に収納されており、操作者は
このケース２６を掴んで本体側ソケット２１に対する着
脱操作を行う。

第２図（ｂ）は前記本体側ソケット２１に着脱自在に設
けられた第２のバッテリ側ソケット２７を示す回路図で
ある。この第２のバッテリ側ソケット２７には前記本体
側ソケット２１の各接続端子２１ａ，２ｌｂ，２１ｃに
挿入されるプラグからなる第１，第２，￥Ｓ３の接続端
子２７ａ，２７ｂ，２７ｃが組込まれている。そして、
第１の接続端子２７ａと第２の接続端子２７ｂとに間に
、前記総記憶容量の大きい方のメモリポート５に対応す
る電流容量を有したバッテリ２８が図示極性に接続され
ている。なお、第３の接続端子２７ｃはバッテリ２８の
正極端子が接続された第１の接続端子２７ａに短絡され
ている。このバッテリ２８と第２のバッテリ側ソケット
２７もーっのケース２９に収納されている。

前記第１図の第１の充電抵抗２２ａの抵抗値Ｒ，は第１
のバッテリ側ソケット２４に接続されたバッテリ２５の
電流容量に対応する値に設定されている。また、第２の
充電抵抗２２ｂの抵抗値Ｒ２は（１〉式で示される合戊
抵抗値Ｒ０が第２のバッテリ側ソケット２７に接続され
たバッテリ２８の電流容量に対応する値になるように設
定されている。

Ｒｏ　＝Ｒ＋　　−Ｒ２　／　（Ｒｌ　＋Ｒ２　）　　
＝１１）次に、このように構戊された情報処理装置のバ
ッテリ切換回路の動作説明を行う。

先ず、この情報処理装置において、必要とする記憶容量
が少ない場合は、総記憶容量の小さい方のメモリボード
５をメインフレーム１のソケット４に装着する。同時に
第１のバッテリ側ソケット２４をメインフレーム１の本
体側ソケット２１に装着する。

この場合、第１のバッテリ側ソケット２４の第３の接続
端子２４ｃは開放されているので、本体側ソケット２１
の第３の接続端子２１ｃに接続された第２の充電抵抗２
２ｂには充電電流は流れない。よって、充電回路１５か
らダイオード１４，第１の充電抵抗２２ａ，ヒューズ１
１，第１の接続端子２１ａ，第１のバッテリ側ソケット
２４の第１の接続端子２４ａを介して電流容量の少ない
バッテリ２５に充？１！電流が流入する。よって、この
場合における充電抵抗値は第１の充電抵抗２２ａの抵抗
値Ｒ１となり、電流容量の少ないバッテリ２５に対応し
た正しい充電抵抗値となる。

逆に、この情報処理装置において、必要とする記憶容量
が多い場合は、総記憶容量の大きい方のメモリボード５
をメインフレーム１のソケット４に装着する。同時に第
２のバッテリ側ソケット２７をメインフレーム１の本体
側ソケット２１に装着する。

この場合、第２のバッテリ側ソケット２７の第３の接続
端子２７ｃは第１の接続端子２７ａに接続サレているの
で、充電回路１５からこの第２の充電抵抗２２ｂを介し
てバッテリ２８へ充電電流が流入する。また、第１の充
電抵抗２２ａにも充電電流が流れる。よって、充電回路
１５からバッテリ２８に流入する合計充電電流に対応す
る合成された充電抵抗値は（１）式で示す抵抗値Ｒ。と
なる。

よって、この場合における充電抵抗値は各充電抵抗２２
ａ，２２ｂを並列接続した（１）式で示す抵抗値Ｒ０と
なり、電流容量の大きいバッテリ２８に対応した正しい
充電抵抗値となる。

このように、メモリボード５を総記憶容量の異なる他の
メモリボード５に差し替える場合は、同時に総記憶容量
に対応するバッテリ２５．２８か接続されたバッテリ側
ソケット２４．２７をメインフレーム１の本体側ソケッ
ト２１に装着するのみで、その選択されたバッテリ２５
．２８の電流容量に正確に対応する充電抵抗値Ｒ，，Ｒ
ｏが自動的に設定される。

したがって、操作者は各バッテリ２５．２８が取付けら
れた各バッテリ側ソケット２４．２７を差し替えるのみ
でよく、第４図に示す従来回路のように切換スイッチ１
３を切換操作する必要がない。よって、メモリボード５
の交換作業が簡素化されるとともに、切換スイッチ１３
の切換操作を忘れたり、または誤った方向に切換操作す
る懸念がない。よって、情報処理装置全体の信頼性を向
上できる。

［発明の効果］ 以上説明したように本発明の情報処理装置のバッテリ切
換回路によれば、バッテリを本体側に取付けるための本
体側ソケットとバッテリ側ソケットを３接続端子を有し
たソケットを用い、充電抵抗の切換回路をバッテリ側ソ
ケット内に収納している。したがって、メモリボード差
し替えに時に対応する電流容量のバッテリが接続された
バッテリ側ソケットを差し替えるのみで、充電抵抗値か
自動的に正しい値に切換わり、メモリボード差し替え作
業を簡素化できるとともに、誤操作の発生確率を大幅に
抑制でき、装置全体の信頼性を向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる情報処理装置のバッ
テリ切換回路の本体側回路を示す回路図、第２図は同実
施例回路のバッテリ側回路を示す回路図、第３図は一般
的な情報処理装置を示す斜視図、第４図は従来のバッテ
リ切換回路を示す回路図である。 １・・・メインフレーム、２・・・電源ボード、４・・
・ソケット、５・・・メモリボード、１１・・・ヒュー
ズ、１４・・・ダイオード、１５・・・充電回路、２１
・・・本体側ソケット、２２ａ・・・第１の充電抵抗、
２２ｂ・・・第２の充電抵抗、２４・・・第１のバッテ
リ側ソケット、２５．２８・・・バッテリ、２７・・・
第２のバッテリ側ソケット。

Claims (1)

1. 【特許請求の範囲】 取付けられた記憶素子の総記憶容量が互いに異なる２種
   類のメモリボードおよび各メモリボードの総記憶容量に
   対応する電流容量を有した２種類のメモリバックアップ
   用のバッテリがそれぞれ択一的に接続され、いずれか一
   方のメモリボードおよび対応するバッテリを用いる情報
   処理装置において、 前記２種類のバッテリのうち電流容量の小さいバッテリ
   の正極端子および接地端子が接続された第１、第２の接
   続端子と開放された第３の接続端子とを有した第１のバ
   ッテリ側ソケットと、前記２種類のバッテリのうち電流
   容量の大きいバッテリの正極端子および接地端子が接続
   された第１、第２の接続端子と第１の接続端子に短絡さ
   れた第３の接続端子とを有した第２のバッテリ側ソケッ
   トと、前記情報処装置理本体側に取付けられ、前記第１
   、第２のバッテリ側ソケットのうちの選択されたバッテ
   リ側ソケットの第１、第２、第３の各接続端子が接続さ
   れる第１、第２、第３の接続端子を有し、第２の接続端
   子が接地された本体側ソケットと、一端が前記本体側ソ
   ケットの第１の接続端子に接続され他端が充電回路に接
   続された第１の充電抵抗と、一端が前記本体側ソケット
   の第３の接続端子に接続され他端が前記充電回路に接続
   された第２の充電抵抗とを備えた情報処理装置のバッテ
   リ切換回路。